[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102007056732B4 - Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung - Google Patents

Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung Download PDF

Info

Publication number
DE102007056732B4
DE102007056732B4 DE102007056732A DE102007056732A DE102007056732B4 DE 102007056732 B4 DE102007056732 B4 DE 102007056732B4 DE 102007056732 A DE102007056732 A DE 102007056732A DE 102007056732 A DE102007056732 A DE 102007056732A DE 102007056732 B4 DE102007056732 B4 DE 102007056732B4
Authority
DE
Germany
Prior art keywords
analog
digital
signal
correction
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007056732A
Other languages
English (en)
Other versions
DE102007056732A1 (de
Inventor
Dr. Huppertz Jürgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102007056732A priority Critical patent/DE102007056732B4/de
Priority to US12/277,492 priority patent/US7821434B2/en
Publication of DE102007056732A1 publication Critical patent/DE102007056732A1/de
Application granted granted Critical
Publication of DE102007056732B4 publication Critical patent/DE102007056732B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/38Calibration
    • H03M3/382Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/384Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Analog-zu-Digital-Wandler (150) mit folgenden Merkmalen: einer Kompensations-Einrichtung (152) zum Beaufschlagen einer analogen Messgröße (30) mit einer von einem Kombinationssignal (154) abhängigen Korrekturgröße, um eine veränderte Messgröße (156) zu bilden; einem analogen Filter (158) zum Filtern der veränderten Messgröße (156), um eine gefilterte Messgröße (160) zu erhalten; einem Digitalisierer (40), um einen von der gefilterten Messgröße (160) abhängigen Digitalwert (162; 42) zu erzeugen; und eine Rückkoppeleinrichtung (164), um das Kombinationssignal (154) durch Addition eines digitalen Kalibrationswertes (10) und des Digitalwertes (162; 42) zu bilden, wobei die Rückkoppeleinrichtung (164) eine Bereitstellungseinrichtung (200) für den digitalen Kalibrationswert (172) aufweist, um den digitalen Kalibrationswert (172) mit einer Auflösung bereitzustellen, die die Auflösung des Digitalisierers (40) übertrifft.

Description

  • Die vorliegende Erfindung befasst sich mit einer effizienten Implementierung eines Analog-zu-Digital-Wandlers und insbesondere damit, wie ein mit einem hohen Offset beaufschlagtes Signal eine Analog-zu-Digital-Wandlung effizient und mit hoher Genauigkeit digitalisiert werden kann.
  • Bei einer Vielzahl praktischen Anwendungen ist es erforderlich, einen kleinen Signalanteil, der mit einem hohen, näherungsweise konstanten Offset beaufschlagt ist, zu bestimmen und zu digitaliseren. Dies bringt eine Reihe von Problemen mit sich. Wird ein solches Signal beispielsweise mit einem konventionellen Sigma-Delta-Wandler (ΣΔ-Wandler) digitalisiert, ergäbe sich eine Pulsfolge mit sehr hoher Dichte. Da zusätzlich zu dem interessierenden, auf dem Offset befindlichen Signalanteil, der Offset selbst mit gemessen werden muss, um die erforderliche Genauigkeit jedoch durch den auf dem Offset befindlichen Signalanteil bestimmt wird, müsste die Genauigkeit des Wandlers sehr hoch sein. Dies rührt daher, dass das keine Information enthaltene Offset-Signal mit der selben Genauigkeit digitalisiert werden müsste, wie der auf dem Offset befindliche interessierende Signalanteil. Dies würde entweder eine Multi-Bit Analog-zu-Digital Wandlung (AD) oder ein sehr hohes Oversampling erfordern. Den beiden Alternativen sind jedoch technologische Grenzen gesetzt. Zum einen sind Multibit-Wandler, wie beispielsweise Flash-ADC's, die mit einem einzelnen Wandelschritt das Signal digitalisieren können, äußerst aufwendig, da diese für jede Auflösungsstufe einen Komparator benötigen, die zudem nur geringe Fehler zwischen den Stufen aufweisen dürfen. Dies führt dazu, dass zum Einen der Energieverbrauch bei wachsender Auflösung stark anwächst und dass zum Anderen viel Chipfläche benötigt wird, um einen solchen Wandler zu implementieren.
  • Dies führt bei integrierten Designs, insbesondere bei Anwendungen, bei denen die Digitalisierung auf dem Chip eines Sensors stattfindet, zu Problemen. Der Erhöhung der Sample-Frequenz, die prinzipiell das Verwenden eines Wandlers mit geringerer Auflösung ermöglichen würde, sind ebenfalls technologische Grenzen gesetzt. Insbesondere steigt bei der Erhöhung der Taktfrequenz der Stromverbrauch mit der Anzahl der Umschaltvorgänge an, so dass auch die Wärmeentwicklung in dem selben Maße zunimmt. Dies kann durch die zusätzlich eingebrachte Wärme der ADC-Wandlung in Applikationen, in denen der Wandler in unmittelbarer geometrischer Nähe zu einem Sensorelement angebracht ist, durch Erwärmung des Wandlers dazu führen, dass es zu einer nicht mehr tolerierbaren Verfälschung des Messergebnisses aufgrund des zusätzlichen Wärmeeintrags kommt.
  • Als Beispiel für die Auslese eines Sensors soll im Folgenden die Auslese eines Bolometers dienen. Ein Bolometer dient der Messung von Wärme, indem elektromagnetische Strahlung im Bolometer absorbiert wird, wodurch sich die Temperatur des Bolometers erhöht. Durch Verwendung eines temperaturabhängigen Bauelements wird die Änderung der Temperatur in ein elektrisches Signal umgesetzt. Dabei werden beispielsweise in einem Vakuum thermisch von der Umgebung gut isolierte Widerstandselemente verwendet, deren elektrischer Widerstand sich mit der Erwärmung ändert. Allerdings sind die Temperaturänderungen durch die einfallende Wärmestrahlung äußerst gering. Für die Messung müssen Temperaturdifferenzen von weniger als 1 mK aufgelöst werden. Im Falle der Widerstands-Messung kann beispielsweise eine konstante Spannung an dem Widerstandselement angelegt werden, so dass die thermisch induzierte Widerstandsänderung einen sich minimal ändernden Stromfluss bewirkt, der zu messen ist. Allerdings wird durch den intrinsischen Widerstand des Widerstandsbauelements bei Anlegen einer Spannung bereits ein Offset-Strom fließen, der im Vergleich zu den thermisch induzierten Stromänderungen groß ist. Das elektrische Signal wird also durch einen sehr hohen Offset überlagert.
  • Oftmals wird der Strom durch ein Bolometer in der oben beschriebenen Konfiguration mit einem Sigma-Delta-Wandler gemessen. Der Offset wird dabei auf unterschiedliche Weisen abgezogen. Häufig werden z. B. sogenannten blinde Bolometer verwendet, d. h. Bolometer, die von der einfallenden elektromagnetischen Strahlung abgeschirmt werden und thermisch mit dem Substrat gut verbunden sind, durch das der den Offset bildende Strom fließt. Der Strom des blinden Bolometers kann vor der Analog-zu-Digital-Wandlung (AD) vom Strom des sensitiven Bolometers abgezogen werden. Typischerweise weichen herstellungsbedingt die Bolometerwiderstände der einzelnen Bolometer eines Bolometer-Sensor-Arrays jedoch stark voneinander ab, so dass vor einer Messung die durch das Bolometer fließenden Ströme abgeglichen werden müssen. Dazu werden bei den gängigen Implementierungen die Spannungen uber dem aktiven und dem blinden Bolometer über DA-Wandler eingestellt. Einige Ausleseschaltungen verwenden dazu Transistoren, die sich in den Pixeln des Bolomoter-Arrays befinden, und deren Gate-Spannungen mit einem DA-Wandler eingestellt werden können. Bei einer solchen Lösung befindet sich der zum Abgleich verwendete Transistor jedoch nicht innerhalb einer Regelschleife, so dass es leicht zu Abweichungen kommen kann. Beispielsweise ist die Schwellenspannung eines Transistors temperaturabhängig. Dadurch kann es zu einem Driften der Schaltung kommen. Bei dem oben beschriebenen Verfahren wird ein AD-Wandler zur Erzeugung des eigentlichen Messsignals benutzt. Dies ist unter Anderem deswegen problematisch, da die Spannung, die dem LSB entspricht, bei Verwendung zweier unterschiedlicher Wandler nicht identisch ist, so dass die Bestimmung der Messgröße mit unterschiedlicher Präzision erfolgt wie die Offsetkompensation.
  • Für Bolometer-Arrays, bzw. im Allgemeinen für Sensor-Arrays, gilt, dass die Pixel des Sensor-Arrays typischerweise sequentiell ausgelesen werden. Wird beispielsweise ein Analog-zu-Digital-Wandler pro Sensorspalte oder Sensorzeile verwendet, muss der ADC-Wandler sehr einfach aufgebaut sein. Insbesondere mehrstufige bzw. Multibit-ADC's sind zu vermeiden, da sie zum einen viel Chipfläche benötigen, zum anderen einen erheblichen Wärmeeintrag in dem Sensor zur Folge haben. Wird das Prinzip der Sigma-Delta-Wandlung verwendet, sollte also der innerhalb des Sigma-Delta-Kreises verwendete ADC sehr einfach aufgebaut sein, idealerweise also lediglich ein Auflösung von einem Bit haben. Speziell bei der Auslese von Bolometern ergibt sich darüber hinaus das Problem der zusätzlichen Erwärmung durch die verwendete Ausleseelektronik auf dem Bolometer-Chip. Die elektrisch eingebrachte Leistung führt unweigerlich dazu, dass sich aufgrund der Ausleseschaltung der Chip selbst erwärmt. Die generell unerwünschte Eigenschaft wird durch die Tatsache, dass die Verstärker bzw. ADC's auf einer Seite des Chips angeordnet sind, noch verschlimmert, da der einseitige Wärmeeintrag zu Wärmegradienten auf dem Chip führt.
  • Obwohl man bei einer Verdoppelung des Oversampling-Verhältnisses eines Sigma-Delta-Wandlers mit einem Modulator zweiter Ordnung 2,5 Bit Auflösung gewinnen könnte, ist, beispielsweise bei der Bolometer-Auslese, die Erhöhung des Oversampling-Verhältnisses besonders kritisch, da sich dadurch die von der Ausleseschaltung erzeugte Verlustwärme stark erhöht. Diese müsste gegebenenfalls durch eine Vereinfachung der restlichen an der Schaltung beteiligten Bauelemente kompensiert werden, um insgesamt die durch die Ausleseschaltung eingebrachte Verlustleistung auf einem akzeptablem Maß zu halten.
  • Das US-Patent US 6784820 B1 befasst sich mit einem Analog-zu-Digital-Wandler, bei dem das zu digitalisierende Signal in einen mit einem niedrig auflösenden Analog-Digital-Wandler zu wandelnden Gleichspannungsanteil sowie in einen zu diesen ergänzenden Offset-Anteil aufgespalten wird.
  • Lediglich der Offset-Anteil wird mittels eines hoch auflösenden Analog-zu-Digital-Konverters konvertiert, um durch Kombination der beiden digital erhaltenen Werte ein hoch auflösendes Konvertierungsergebnis zu erhalten.
  • Die europäische Patentanmeldung EP 0738045 A2 befasst sich mit einem Analog-Digital-Umsetzer, bei dem zur Erzeugung eines Vergleichssignals, mit dem der zu digitalisierende Wert verglichen wird, eine geschaltete Kondensatormatrix verwendet wird.
  • Das deutsche Patent DD 288 046 A5 befasst sich mit einem Analog-Digital-Umsetzer, bei dem ein für die Umwandlung erforderliches analoges Vergleichssignal mittels einer Mehrzahl geschalteter Widerstände erzeugt wird.
  • Die deutsche Patentanmeldung DE 100 48 419 A1 befasst sich mit einem offsetfreien Analog-Digital-Wandler, bei dem ein analoger Gleichspannungsanteil eines zu digitalisierenden Signals vor dessen Wandlung vom Analog-Signal abgezogen wird.
  • Die deutsche Patentanmeldung DE 38 36 823 A1 befasst sich ebenfalls mit einem Verfahren, bei dem vor der Analog-zu-Digital-Wandlung ein Gleichspannungsanteil von dem zu digitalisierenden Signal abgezogen wird.
  • Die US 7221302 B1 beschreibt einen Delta-Sigma-ADC, bei dem ein Rauschsignal in die Rückkopplungsschleife eines Delta-Sigma-Modulators entweder vor oder nach dem Quantisierer injiziert wird, um dann das Ausgangssignal des Modulators mit dem Rauschsignal zu korrelieren. Der Delta-Sigma-Modulator weist einstellbare Koeffizienten auf, die in Übereinstimmung mit der Korrelatorausgabe eingestellt werden, um eine wünschenswertere Rauschübertragungsfunktion zu erreichen.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zur Analog-zu-Digital-Wandlung zu schaffen, die es ermöglichen, Signale effizient zu digitalisieren.
  • Diese Aufgabe wird durch einen Analog-zu-Digital-Wandler gemäß einem der Ansprüche 1, 8 und 10 und ein Verfahren gemäß Anspruch 18 gelöst.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung wird ein Analog-zu-Digital-Wandler verwendet, bei dem der von einem analogen Messwert abzuziehende Offset innerhalb einer Regelschleife berücksichtigt wird, mittels derer ein nach dem Modulationsprinzip operierender Analog-zu-Digital-Wandler rückgekoppelt ist.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird je ein nach dem Sigma-Delta(ΣΔ)-Verfahren arbeitender ADC und DAC kombiniert, so dass ein mittels des DACs erzeugter analoger Offset, der bei der Messung einer analogen Messgröße berücksichtigt werden muss, in der Rückkoppelschleife des Sigma-Delta-ADCs berücksichtigt wird.
  • Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Korrekturgröße, die einen Kombinations- und einen Rückkoppelanteil enthält, durch Kombination der Signale einer Mehrzahl von Signalerzeugern gebildet, von denen je nach Höhe der erforderlichen Korrekturgröße eine ausgewählte Anzahl kombiniert werden, um die Korrekturgröße zu erzeugen. Bei einem Ausführungsbeispiel der vorliegenden Erfindung, bei dem als Korrekturgröße ein Strom zu erzeugen ist, sind die Signalerzeuger Kondensatoren näherungsweise identischer Kapazität bzw. Stromquellen oder Senken identischer Stromstärke. Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung kann eine Widerstandsmatrix verwendet werden, deren einzelne Widerstände beliebig kombiniert, bzw. in Reihe geschaltet werden können. Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Vielzahl von Spannungsquellen verwendet, welche in beliebiger Kombination in Reihe geschalten werden können, um eine Korrekturgrößevariierender Höhe zu erzeugen.
  • Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird die Mehrzahl von Signalerzeugern derart angesteuert, dass bei jeweils gleicher gewünschter Anzahl zu kombinierender Signalerzeuger bei verschiedenen Auslesezyklen unterschiedliche Kombinationen der Signalerzeuger verwendet werden, um produktionsbedingte Unterschiede der Betriebsparameter der einzelnen Signalerzeuger zu maskieren. Zu diesem Zweck wird bei einigen Ausführungsbeispielen der vorliegenden Erfindung eine Analog-zu-Digital-Wandlung mit deutlich höherer Frequenz als die typische Änderungsfrequenz des analogen Messsignals durchgeführt (Oversampling), so dass bereits innerhalb eines einzigen Messzyklus mit einer Vielzahl von AD-Wandlungen die statistischen Schwankungen aufgrund unterschiedlicher Betriebsparameter der einzelnen Signalerzeuger herausgemittelt bzw. kompensiert werden.
  • Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird das von der Analog-zu-Digital-Wandlung rückgeführte Rückkoppelsignal mit einem den mittleren zu erwartenden Offset beschreibenden Kalibrationssignal im Rückkoppelkreis des ADCs addiert, um daraus das Kombinationssignal zu bestimmen. Daher wird sowohl die Rückkopplung als auch die Offset-Kompensation mit identischer Quantisierung vorgenommen. Das heißt, die Werte einzelner Bits der Rückkopplung und der Offset-Kompensation entsprechen exakt identischen Signalanteilen der analogen Messgrößen, wodurch ein Mismatch verhindert wird.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird ein Analog-zu-Digital-Wandler zur Auslese eines Bolometers verwendet, bei dem ein Offset-Wert in den Rückkoppelzweig des ADCs eingespeist wird. Dies ermöglicht es über die reine Analog-zu-Digital-Wandlung hinaus, festzustellen, wie viel Energie dem Bolometer während der Auslese zugeführt wurde. Dies ist insbesondere für die Auslese eines Bolometers relevant, da sich aufgrund der zugeführten elektrischen Energie das Bolometer selbst während der Auslese erwärmt, was zur Verfälschung von Messergebnissen führen kann. Durch Verwendung des rückgekoppelten ADCs kann die zugeführte Energie durch Abzählen von verwendeten gequantelten Signalanteilen der einzelnen Signalerzeuger bestimmt werden, so dass diese bei der Auswertung des Bolometersignals rechnerisch berücksichtigt werden können. Zusätzlich wird es dadurch möglich, einem zu Vergleichszwecken verwendeten blinden Bolometer exakt dieselbe Energiemenge zuzuführen, wenn das dem Vergleichsbolometer zugeordnete ADC so lange Weiterbetrieben wird, bis die dem Vergleichsbolometer zugeführte Energie der dem zu messenden Bolometer zugeführten Energie entspricht. Dies kann auch auf alle Bolometer eines Arrays erweitert werden, sodaß jedem Bolometer die gleiche Energie zugeführt wird. Dies ist durch Verwendung der gequantelten Signalteile einige Ausführungsbeispiele der Erfindung leicht möglich.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend, Bezug nehmend auf die beigefügten Figuren, näher erläutert. Es zeigen:
  • 1a ein Blockschaltbild eines Digital-Analog-Wandlers;
  • 1b ein Blockschaltbild eines Analog-Digital-Wandlers;
  • 1c ein Ausführungsbeispiel eines Analog-zu-Digital-Wandlers;
  • 2 ein weiteres Ausführungsbeispiel eines Analog-zu-Digital-Wandlers; und
  • 3 ein Ausführungsbeispiel eines Verfahrens zur Analog-zu-Digital-Wandlung.
  • Zur Veranschaulichung des Konzepts zur Digital-Analog-Wandlung wird im Folgenden anhand der 1a und 1b kurz das Prinzip der ΣΔ-Analog-zu-Digital und Digital-zu-Analog-Wandlung dargestellt. Anhand von 1c wird beschrieben, wie sich die ADC und DAC-Wandler der 1a und 1b kombinieren lassen, um zu einem Ausführungsbeispiel eines Analog-zu-Digital-Wandlers zu gelangen.
  • 1a zeigt einen Digital-zu-Analog-Wandler (DAC), der ein N-Bit-Signal in ein analoges Ausgangssignal wandelt.
  • Ein N-Bit-Signal 2 wird am Eingang des DAC 1 zur Verfügung gestellt, und mit einem, in einer Rückkoppelschleife 4 des DAC 1 erzeugten, zweiten N-Bit-Signal 6 addiert. Das addierte Signal wird von einem Quantisierer 8 quantisiert, um ein M-Bit-Signal 10 niedrigerer Auflösung zu erhalten, also ein Signal, welches das N-Bit-Signal 2 mit verringerter Genauigkeit wiedergibt. Dies ist aus Effizienzgründen oftmals erforderlich, um einen Digital-zu-Analog-Konverter 12 (DAC), der die eigentliche Wandlung des Signals bzw. das Erzeugen des analogen Signals vornimmt, verwenden zu können. Dies ist wünschenswert, da Multi-Bit-DACs äußerst viele Bauelemente besitzen, somit also viel Energie- und Chipfläche verbrauchen. Dabei muss auch gewährleistet werden, dass die Bauteile nur geringfügig abweichen oder entsprechende Kompensationseinrichtungen vorhanden sind.
  • Der M-Bit DAC 12 erzeugt ein analoges Ausgangssignal 14, das üblicherweise eine der Auflösung des DACs 12 entsprechende Anzahl von diskreten Signalhöhen (beispielsweise Spannungen oder Ströme) aufweisen kann. Um diese treppenförmigen Analog-Signale, die sich mit dem Taktsignal des DAC 12 unstetig ändern können, in stetige Signale zu verwandeln, bzw. einen glatten Signalverlauf sicherzustellen, wird das analoge Ausgangssignal 14 von einem analogen Filter 16, beispielsweise einem Integrator, gefiltert. Das so erzeugte Analog-Signal 18 kann nun in der analogen Domain weiterverwendet werden.
  • Um durch die Quantisierung des Quantisierers 8 keine Verschlechterung der Signalqualität in Kauf nehmen zu müssen, wird in bekannter Art und Weise der Quantisierungsfehler 20 (N-M Bit-Signal) mittels eines Noise-Shaping-Digitalfilters 22 auf das digitale Eingangssignal 2 zurückgekoppelt.
  • Eine DAC-Schaltung gemäß dem Sigma-Delta-Modulationsprinzip, wie sie in 1a gezeigt ist, kann beispielsweise dazu verwendet werden, einen Offset, also einen gleichbleibenden, nicht interessierenden Signalanteil eines analogen Messsignals zu kompensieren bzw. vor einer darauf folgenden Digital-zu-Analog-Wandlung abzuziehen. Dazu wird der Digital-zu-Analog-Wandler mit dem N-Bit-Signal 2 angesteuert, welches den erwarteten Offset in digitaler Form wiederspiegelt. Das Analog-Signal 18 kann dann vom Messsignal abgezogen werden. Durch Variation des N-Bit-Signals 2 kann ein sich ändernder Offset berücksichtigt werden.
  • 1b zeigt einen Analog-zu-Digital-Wandler 25, der nach dem Sigma-Delta-Modulationsprinzip arbeitet und dazu verwendet werden kann, eine analoge Messgröße 30 zu digitalisieren, beispielsweise nachdem ein Offset mittels des in 1a gezeigten Digital-zu-Analog-Wandlers abgezogen wurde.
  • Ein analoges Messsignal 30 wird mit einem analogen Rückkoppelsignal 32 addiert, um ein so erzeugtes kombiniertes Signal 34 einem analogen Filter 36 zuzuführen. Bei der Sigma-Delta-Modulation ist der analoge Filter 36 typischerweise ein Integrator, der ein- oder mehrstufig ausgebildet sein kann. Das gefilterte kombinierte Signal 38 wird dem eigentlichen Analog-zu-Digital-Wandler 40 zugeführt, der ein digitales Ausgangssignal 42 erzeugt. Der damit unweigerlich einhergehende Quantisierungsfehler wird über ein Rückkoppelsignal 44 und einen vom Rückkoppelsignal 44 gesteuerten Digital-zu-Analog-Wandler 46 auf den Eingang des Analog-zu-Digital-Wandlers 25 zurückgekoppelt. Abhängig vom im jeweiligen Taktschritt des ADCs hervorgerufenen Digitalisierungsfehler, wird vom DAC 46 ein jeweils unterschiedliches Analog-Signal erzeugt, welches zu dem analogen Eingangssignal 30 addiert wird. Im einfachsten Fall wird entschieden, ob der Digitalisierungsfehler positiv oder negativ ist, so dass im erstgenannten Fall ein negatives Signal vorbestimmter Amplitude vom DAC 46 erzeugt wird, wohingegen im letztgenannten Fall ein positives Signal vom DAC 46 erzeugt und auf den Eingang des ADCs von 1b rückgekoppelt wird.
  • Der ADC 40 sowie die Rückkoppelschleife wird üblicherweise mit einer Frequenz betrieben, die die Signalfrequenz, also der Frequenz, mit der sich das analoge Eingangssignal 30 ändert, weit übertrifft (Oversampling). Aufgrund der Rückkopplung entspricht die digitale Repräsentation 42 des Eingangssignals bzw. das Digital Signal im Mittel dem analogen Eingangssignal 30, auch wenn sich pro Zyklus die beschriebenen Quantisierungsfehler ergeben können. Diese Tatsache wird ausgenutzt, indem das mittels eines vergleichsweise niedrig auflösenden ADCs 40 erzeugte Digital-Signal 42 von einem Dezimationsfilter 50 auf ein digitales Ausgangssignal 52 reduziert wird, das mit verminderter Frequenz, jedoch mit höherer Auflösung als das Digital-Signal 42 am Ausgang des ADCs von 1b zur Verfügung steht.
  • 1c zeigt, wie ein Konzept für eine Auswerteschaltung entwickelt werden kann, die einen ΣΔ-DAC und einen ΣΔ-ADC kombiniert. Die entstehende Schaltung ist zum Einen sehr platzsparend, zum Anderen kann ein eventueller Mismatch zwischen den Komponenten kompensiert werden, da die wesentlichen analogen Bauelemente gemeinsam genutzt werden.
  • Wird bei der Digitalisierung von mit hohen Offsetsignalen beaufschlagten analogen Messsignalen in üblicher Art und Weise der Offset mit einem DAC kompensiert, bevor das verbleibende Restsignal mit einem ADC digitalisiert wird, kommt es zwangsweise zu einem Mismatch. Dieser rührt daher, dass von dem DAC der Offset mit einer Auflösung korrigiert wird, die sich von der Auflösung des ADC's, der die eigentliche Digitalisierung und Modulation des zu messenden Signals vornimmt, unterscheidet. Dieses Mismatch kann, wie in 1c gezeigt, gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung vermieden werden.
  • Dabei zeigt 1c zum einen den ADC 25 aus 1b mittels dessen aus dem analogen Messsignal 30 das digitale Ausgangssignal 52 erzeugt wird.
  • Die den in den 1a und 1b entsprechenden Komponenten sind in 1c mit den selben Bezugszeichen versehen. Daher sind auch die die einzelnen Komponenten betreffenden Erläuterungen aus diesen Figuren und die bezüglich 1c getroffenen Aussagen wechselseitig aufeinander anwendbar.
  • Wie 1c zu entnehmen ist, werden der Analog-Filter 36 und der Digital-Analog-Konverter 46 nunmehr sowohl von der Offset-Kompensation als auch von der Analog-zu-Digital-Wandlung der FΔ-Wandler verwendet. Daher ergibt sich zum einen der Vorteil, dass diese Komponenten nicht mehrfach implementiert werden müssen, so dass sowohl Platz auf dem Chip, als auch Energie im Betrieb gespart werden kann. Erreicht wird dies dadurch, dass das digitale Rückkoppelsignal 44 und das quantisierte M-Bit Signal 10 des DACs in der digitalen Domain innerhalb der Rückkoppelschleife des ADCs 25 addiert werden, so dass DAC 46 eine Korrekturgröße erzeugt, die sowohl den Kalibrationsanteil als auch den Modulationsanteil des Analog-zu-Digital-Wandlers 25 enthält.
  • Bei dem Ausführungsbeispiel eines Analog-zu-Digital-Wandlers 150 kann gegenüber bisherigen Ausleseschaltungen, die aus einem Integrator, einem oder mehreren DA-Wandlern zur Kalibration und einem ADC bestehen, die Anzahl der benötigten Komponenten deutlich reduziert werden. Bei Verwendung von ΣΔ-Wandlern kann eine äußerst hohe Genauigkeit der Wandlung erreicht werden. Darüber hinaus vermeidet die in 1c gezeigte Schaltung bzw. das dort skizzierte Prinzip einen Mismatch der notwendigen Komponenten, wenn eine analoge Messgröße, die mit einem hohen Offsetanteil beaufschlagt ist, gemessen und digitalisiert werden soll.
  • Dies wird erreicht, indem ein Analog-zu-Digital-Wandler 150 verwendet wird, der eine Kompensations-Einrichtung 152 aufweist, um eine analoge Messgröße 30 mit einer von einem Kombinationssignal 154 abhängigen Korrekturgröße zu beaufschlagen, sodass eine veränderte Messgröße 156 gebildet wird. Der Analog-zu-Digital-Wandler 150 weist ferner einen analogen Filter 158 auf, der die veränderte Messgröße 156 filtert. Ein Digitalisierer 40 (ADC) erzeugt, abhängig von der gefilterten Messgröße 160 einen Digitalwert 162. Der Analog-zu-Digital-Wandler 150 weist ferner eine Rückkoppeleinrichtung 164 auf, um das Kombinationssignal 154 durch Kombination eines digitalen Kalibrationswerts 10 und des Digitalwerts 162 zu bilden.
  • Durch die Kombination des Kalibrationswerts und des Digitalwerts in der Rückkoppeleinrichtung können die Vorteile der geringeren Komplexität und der höheren Genauigkeit bzw. des besseren dynamischen Matchings erzielt werden.
  • Durch die Benutzung der Rückkoppeleinrichtung 164 und eines gemeinsamen DACs 46 ist der Wert des LSB (Least-Significant-Bit) für den DAC und den ADC identisch. Dadurch entfallen systembedingte Abweichungen zwischen dem DAC und dem ADC. Dies erleichtert eine spätere Verrechnung der Daten erheblich. Bei einem hohen Offset ist es vorteilhaft, den DAC als Multibitwandler auszulegen, um eine moderate Oversampling-Frequenz zu ermöglichen. Eine höhere Anzahl Bits hat beim DAC nicht so gravierende Auswirkungen wie bei einem ADC, bei dem beispielsweise beim Flash-Wandler je möglicher Wandelstufe ein Komparator und ein dazugehöriges Referenzsignal bereitgestellt werden müssen. Im Hinblick auf die aufzuwendende Energie und Chipfläche ist es daher erstrebenswert, einen ADC mit möglichst geringer Auflösung verwenden zu können.
  • In dem im Folgenden diskutierten Ausführungsbeispiel von 2, das sich besonders zur Auslese von Bolometern eignet, ist der Wandelbereich des ADCs 16-mal größer als der des DAC. Wegen des typischerweise besonders hohen Offsets von Bolometern kann das Verhältnis noch weiter vergrößert werden. 2 zeigt ein Ausführungsbeispiel zur Auslese des von einem Bolometer erzeugten Stroms als analoge Messgröße 30. Der analoge Filter 158 ist in diesem Ausführungsbeispiel durch einen Integrator zweiter Ordnung realisiert, der die von der Kompensations-Einrichtung 152 mit einer Korrekturgröße beaufschlagte, veränderte Messgröße 156 integriert bzw. filtert, um eine gefilterte Messgröße 160 an den Eingang eines 1-Bit Analog-zu-Digital-Wandlers 40 anzulegen. Der 1-Bit-Wandler 40 (Komparator) erzeugt einen Datenstrom von Bits, die jeweils 0 oder 1 sind, abhängig davon, ob die gefilterte Messgröße 160 am Eingang des Analogzu-Digital-Wandlers 40 größer oder kleiner als ein Referenzwert ist. Der Dezimationsfilter 50 ist in dem in 2 gezeigten Ausführungsbeispiel ein Dezimationsfilter dritter Ordnung, der dazu dient, aus dem oversampelten 1-Bit-Signal des Analog-zu-Digital-Wandlers 40 durch Dezimation ein digitalisiertes Ausgangssignal 52 zu erzeugen.
  • Der Digitalwert bzw. das digitale Ausgangssignal 42 des Analog-zu-Digital-Wandlers 40 wird innerhalb der Rückkoppeleinrichtung 164 von einem Addierer 170 mit einem digitalen Kalibrationswert 172 addiert. In dem in 2 gezeigten Fall hat das digitale Ausgangssignal 42 eine Auflösung von einem Bit und der digitale Kalibrationswert 172 hat eine Auflösung von 4 Bit. Vom Addierer 170 wird also ein 5-Bit Datenwort 174 erzeugt, welches in einen Thermometercode 176 transformiert wird. In dem in 2 gezeigten einfachen Ausführungsbeispiel repräsentiert der Thermometercode die 16 möglichen Werte des 5-Bit-Datenworts 174 durch 16 aneinander gereihte Bits, die jeweils 0 oder 1 sein können, wobei die Anzahl der 1-Bits der Zahl des 5-Bit-Datenwortes entspricht. Der Thermometercode 176 kann direkt als Kombinationssignal verwendet werden, um mittels der Kompensations-Einrichtung 152 die vom Kombinationssignal abhängige Korrekturgröße zu erzeugen, wie im Folgenden kurz beschrieben wird.
  • Im in 2 gezeigten Fall umfasst die Kompensationseinrichtung 152 einen Summationsknoten (Addierer) 180, an dem alle Ströme aufsummiert werden, und einen Korrektur-Erzeuger 182. Der Korrektur-Erzeuger wiederum besteht aus einem Kondensatorarray mit 16 Kondensatoren nominal identischer Kapazität. Der Thermometercode 176 bezeichnet nun diejenigen Kondensatoren, deren Ladung akkumuliert werden soll, um die Korrekturgröße zu erzeugen, die an dem Summationsknoten 180 zu der analogen Messgröße 30 addiert wird. Dabei ist jede Stelle des 16-Bit-Datenwortes einem spezifischen Kondensator eindeutig zugeordnet. Ist das Bit der betreffenden Stelle 1, wird der Kondensator verwendet, ist es 0, wird der Kondensator nicht verwendet. Die zum analogen Messsignal 30 addierte Korrekturgröße beinhaltet also sowohl einen Anteil, der aus einer Kalibration herrührt, der also die erwartete, gespeicherte Größe des Offsets beschreibt, als auch einen Anteil, der aus dem der ΣΔ-Wandlung zugrunde liegenden Modulationsprinzip herrührt.
  • In dem in 2 gezeigten Fall weist die Kompensationseinrichtung 182 zusätzlich eine optionale Zufallseinrichtung 190 auf, die bei identischem Thermometercode 176 dafür sorgt, dass jeweils unterschiedliche Kombinationen von Kondensatoren des Kondensatorarrays 182 verwendet werden. Zu diesem Zweck wird, basierend auf einer von einem Rauschgenerator 192 erzeugten Zufallszahl 194 eine zufällige Permutation der 16 Bit des Thermometercodes 176 in einem Permutator 196 vorgenommen, so dass durch Schwankungen der Parameter bei der Produktion einer integrierten Schaltung hervorgerufene Kapazitätsunterschiede der nominal identischen Kondensatoren des Kondensatorarrays 182 das Messergebnis nicht verfälschen können. Dies wird dadurch erreicht, dass immer unterschiedliche Kombinationen von Kondensatoren geschaltet werden, so dass sich die unvermeidlichen Kapazitätsunterschiede durch das Oversampling und die damit verbundene Noise-Shaping-Eigenschaft des ΣΔ-Modulators herausfiltern.
  • Die Rückkoppeleinrichtung 164 des in 2 gezeigten Ausführungsbeispiels eines Analog-zu-Digital-Wandlers weist ferner eine optionale Bereitstellungseinrichtung 200 für den Kalibrationswert 172 auf, die einen Speicher zum Speichern eines vorbestimmten Kalibrationswertes 202 und einen Noise-Shaper-Filter 204 zum Reduzieren der Auflösung des gespeicherten vorbestimmten Kalibrationswertes 202 umfasst. Im in 2 gezeigten Fall ist der aus der Kalibration des auszulesenden Detektors 206 (Bolometer bzw. Bolometerarray) vorbestimmten Kalibrationswerte 202 mit einer Auflösung von 18 Bit bestimmt. Der Noise-Shaper-Filter 204 dient dazu, die Auflösung auf die vier Bit des Kalibrationswertes 172 zu verringern, die vom Digital-zu-Analog-Konverter noch verarbeitet werden können. In Verbindung mit dem Oversampling stellt der Noise-Shaper-Filter 204 sicher, dass der Kalibrationswert 172 im Mittel dem vorbestimmten Kalibrationswert 202 der höheren Auflösung entspricht.
  • Zusammengefasst kann das in 2 gezeigte Ausführungsbeispiel eines Analog-zu-Digital-Konverters also wie folgt charakterisiert werden. Die digitalen Daten des Noise-Shapers und des ΣΔ-ADC werden addiert. Sie werden umgesetzt in einen Thermometercode, der die Anzahl der einzuschaltenden Kondensatoren festlegt und über eine Pseudozufallsfunktion wird entschieden, welche Kondensatoren aus der Kondensatormatrix geschaltet werden. Bei gleichem Eingangswert werden immer wieder unterschiedliche Kombinationen von Kondensatoren geschaltet. Dadurch können Abweichungen herausgefiltert werden. Die Abweichungen der Kapazitäten wirken sich als höherfrequente Störungen oberhalb des Signalbandes aus und werden durch das Dezimationsfilter 50 unterdrückt. Wie in 2 gezeigt, werden in dem dort beschriebenen Ausführungsbeispiel die Integratoren des analogen Filters 158 sowohl vom DAC als auch vom ADC genutzt. Die beiden Integratoren benötigen dabei jeweils einen Operationsverstärker. Generell ist es Teil des Konzeptes, dass sowohl ADC als auch DAC die analogen Schaltungskomponenten gemeinsam benutzen, was durch die eingezeichnete Trennungslinie 210 zwischen der analogen und der digitalen Domain noch einmal verdeutlicht wird.
  • Zusätzlich kann im in 2 gezeigten Fall durch den Multibit DAC der Dynamikumfang des ADC erheblich eingeschränkt werden, so dass dieser letztlich als ein einfacher Komparator implementiert werden kann.
  • Das in 2 gezeigte Ausführungsbeispiel hat den Vorteil einer deutlich verringerten Anzahl von Schaltungselementen. Bereits eine konventionelle Ausleseschaltung mit einem Integrator und einer CDS-Stufe besitzt eine ähnliche Komplexität wie die in 2 gezeigte Schaltung. Zu dieser kommen jedoch noch ein ADC und ein DAC hinzu, welche in der vorgestellten Schaltung bereits integriert sind. Das in 2 gezeigte Ausführungsbeispiel ermöglicht also eine besonders effiziente Umsetzung der Analog-zu-Digital-Wandlung von mit hohem Offset beaufschlagten analogen Messignalen. Darüber hinaus wird ein perfektes Matching des Offsetabgleichs und der Analog-Digital-Wandlung erreicht, indem sämtliche Analogkomponenten gemeinsam verwendet werden, was zu einer besseren Genauigkeit des Ergebnisses führt.
  • Eine Vereinfachung könnte sich gegenüber herkömmlichen Ausleseschaltungen darüber hinaus dadurch ergeben, dass bei normalen ΣΔ-ADCs der ADC in der Lage sein muss, sowohl positive als auch negative Referenzsignale auszugeben, bzw. je nach digitalem Eingangssignal eine Ladung Q zu addieren oder zu subtrahieren. Da im in 2 gezeigten Fall immer nur ein Stromfluss in eine Richtung stattfindet, reicht es aus, den DAC so aufzubauen, dass eine Ladung addieren oder subtrahieren kann, je nach Richtung des Stromflusses des verwendeten Sensors. Durch diese Vereinfachung kann die Anzahl der Bauelemente zusätzlich reduziert werden, einhergehend mit einer Flächenreduktion des für den ΣΔ-ADC benötigten Halbleiterbereichs.
  • 3 zeigt ein Ausführungsbeispiel eines Verfahrens zur Analog-zu-Digital-Wandlung, das folgende Schritte aufweist. In einem Korrektur-Schritt 300 wird eine analoge Messgröße mit einer von einem Kombinationssignal 302 abhängigen Korrekturgröße beaufschlagt, um eine veränderte Messgröße zu bilden.
  • Die veränderte Messgröße wird in einem Filterschritt 304 von einem analogen Filter gefiltert, um eine gefilterte Messgröße zu erhalten. Die gefilterte Messgröße wird in einem Digitalisierschritt 306 digitalisiert, um einen Digitalwert zu erhalten.
  • In einem Rückkoppelschritt 308 wird ein digitaler Kalibrationswert mit dem Digitalwert kombiniert, um das Kombinationssignal 302 zu bilden, welches der Kompensations-Einrichtung 300 zugeführt wird.
  • Im Falle des Auswertens von Messignalen von Bolometern mit einem der erfindungsgemäßen Ausführungsbeispiele, kann die in 2 gezeigte Quantisierung der möglichen Korrekturgrößen besonders vorteilhaft genutzt werden, um die inhärente Eigenerwärmung der Bolomoterelemente durch die Auslese zu kompensieren. Durch die stark unterschiedlichen Widerstände der einzelnen Bolometerelemente kommt es auch zu einer unterschiedlichen Eigenerwärmung bei der Auslese. Diese Eigenerwärmung war bei gängigen Ausleseverfahren nicht korrigierbar, bzw. diese war nicht bestimmbar. Eine unterschiedlich hohe Eigenerwärmung kann als zusätzlicher Offset betrachtet werden, der zu korrigieren ist. Aus diesem Grund muss immer wieder ein Offsetabgleich während des Betriebs bzw. des kontinuierlichen Betriebs eines Bolometers bzw. eines Bolometerarrays erfolgen.
  • Die Eigenerwärmung eines Bolometers ist jedoch durch die erfindungsgemäßen Ausführungsbeispiele bzw. die Ausleseschaltung aus 2 sehr einfach zu erfassen, insbesondere durch die Anzahl der Schaltvorgänge im Kondensatorarray in Verbindung mit der Eigenschaft der gequantelten Korrekturgrößen. Da der Strom am Eingang des analogen Filters 158 durch die Rückkopplung geregelt wird, entspricht der durch ein Bolometerelement fließende Strom im Mittel dem vom Kondensatorarray 182 abgegebenen Strom. Daraus kann die Ladung und damit die dem Bolometer während der Auslesezyklen zugeführte Energie einfach berechnet werden, wie folgende Formel zeigt:
    Figure 00200001
  • W:
    Zum Bolometer zugeführte Energie
    U:
    Spannung über dem Bolometer
    N:
    Anzahl der Zyklen
    in:
    Anzahl der geschalteten Kondensatoren und deren Polarität im Zyklus n
    q:
    Ladung auf dem Kondensator
  • Somit kann, nach Kenntnis der im Bolometer während der Auslese umgesetzten Leistung aufgrund eines theoretischen Modells eine Erwärmung errechnet werden, die zur Korrektur des Ausleseergebnisses verwendet werden kann.
  • Wird die eingangs beschriebene Vorgehensweise gewählt, ein blindes Bolometer zum Offset-Abgleich zu verwenden, kann die Eigenerwärmung auf alternative Art und Weise kompensiert werden, da nach einer festgelegten Anzahl von Ladungstransfers durch die Kondensatoren die Messung beendet, und daher bekannt ist, welche Energiemenge dem messenden Bolometer zugeführt wurde. Je nachdem, welchem der beiden zu vergleichenden Bolometer mehr Energie zugeführt wurde, kann das weniger erwärmte Bolometer mit noch weiteren Messzyklen betrieben werden, bis die Eigenerwärmung beider Bolometer gleich ist, da beiden dieselbe Energiemenge zugeführt wurde. Damit ist zugeführte Energie während der Auslese für alle Bolometer identisch und die blinden Bolometer können mit höherer Genauigkeit als bisher als Referenz verwendet werden. Dies kann auch auf alle Bolometer eines Arrays erweitert werden, sodaß jedem Bolometer die gleiche Energie zugeführt wird.
  • Die im Vorhergehenden beschriebenen Ausführungsbeispiele einer Analog-zu-Digital-Wandlung ermöglichen also zusätzlich eine bis dato nicht mögliche, sehr einfache Erfassung der Eigenerwärmung von Bolometern bzw. von mittels der Analog-zu-Digital-Wandlern ausgelesenen Sensoren.
  • Statt mehrerer Kondensatoren, wie in 2 (182) können auch weniger Kondensatoren verwendet werden, die stattdessen mit einer höheren Frequenz als der Abtastrate des Sigma-Delta-Wandlers geschaltet werden. Sie transferieren die gleiche Gesamtladung in zeitlich aufeinanderfolgenden Schritten. Anstelle von n Kondensatoren können so weniger Kondensatoren verwendet werden, z. B. n/x Kondensatoren, die x mal geschalten werden. Die Anzahl der Ladungstransfers bleibt gleich im Vergleich zu den beim Kondensatorarray durchgeführten Transfers. In einem speziellen Ausführungsbeispiel wird ein Kondensator verwendet, der n Ladungstransfers pro Takt des Sigma-Delta-Wandlers durchführen kann.
  • Es versteht sich von selbst, dass zur Erzeugung einer Korrekturgröße nicht nur die in 2 gezeigten Kondensatoren verwendet werden können. Vielmehr können beispielsweise auch Stromquellen und -Senken sowie Spannungsquellen verwendet werden, um eine geeignete Korrekturgröße zu erzeugen. Alternativ kann auch ein Widerstands-Array verwendet werden, das in beliebiger Kombination geschaltet werden kann, so dass bei fest vorgegebener Referenzspannung ein variabler Referenzstrom erzeugt wird. Auch ist es nicht erforderlich, dass die Korrekturgröße aus quantisierten Werten erzeugt wird. Vielmehr ist es genauso möglich, die Korrekturgrößen kontinuierlich zu erzeugen.
  • Obwohl im Vorhergehenden Ausführungsbeispiele von Analog-zu-Digital-Wandlern meist im Zusammenhang mit der Auslese von Bolometern diskutiert wurden, ist das erfindungsgemäße Konzept der Analog-zu-Digital-Wandlung selbstverständlich nicht auf die Auslese von Bolometern beschränkt. Vielmehr kann jedweder Sensor ausgelesen, bzw. es kann jedwedes analoges Messsignal (Spannung, Strom) mittels des Konzepts zur Analog-zu-Digital-Wandlung digitalisert werden. Besonders geeignet ist das Konzept zur Digitalisierung von analogen Messsignalen, die einen hohen Offset aufweisen.
  • Beispiele für weitere Sensoren, die mit dem erfindungsgemäßen Konzept ausgelesen werden können, sind beispielsweise Drucksensoren, Lichtsensoren, Gassensoren, Feuchtigkeitssensoren oder dergleichen.
  • Abhängig von den Gegebenheiten kann das Verfahren zur Analog-zu-Digital-Wandlung in Hardware oder in Software implementiert werden. Die Implementation kann auf einem digitalen Speichermedium, insbesondere einer Diskette oder CD mit elektronisch auslesbaren Steuersignalen erfolgen, die so mit einem programmierbaren Computersystem zusammenwirken können, dass das erfindungsgemäße Verfahren zur Analog-zu-Digital-Wandlung ausgeführt wird. Allgemein besteht die Erfindung somit auch in einem Computer-Programm-Produkt mit einem auf einem maschinenlesbaren Träger gespeicherten Programmcode zur Durchführung des erfindungsgemäßen Verfahrens, wenn das Computer-Programm-Produkt auf einem Rechner abläuft. In anderen Worten ausgedrückt kann die Erfindung somit als ein Computer-Programm mit einem Programmcode zur Durchführung des Verfahrens realisiert werden, wenn das Computer-Programm auf einem Computer abläuft.

Claims (19)

  1. Analog-zu-Digital-Wandler (150) mit folgenden Merkmalen: einer Kompensations-Einrichtung (152) zum Beaufschlagen einer analogen Messgröße (30) mit einer von einem Kombinationssignal (154) abhängigen Korrekturgröße, um eine veränderte Messgröße (156) zu bilden; einem analogen Filter (158) zum Filtern der veränderten Messgröße (156), um eine gefilterte Messgröße (160) zu erhalten; einem Digitalisierer (40), um einen von der gefilterten Messgröße (160) abhängigen Digitalwert (162; 42) zu erzeugen; und eine Rückkoppeleinrichtung (164), um das Kombinationssignal (154) durch Addition eines digitalen Kalibrationswertes (10) und des Digitalwertes (162; 42) zu bilden, wobei die Rückkoppeleinrichtung (164) eine Bereitstellungseinrichtung (200) für den digitalen Kalibrationswert (172) aufweist, um den digitalen Kalibrationswert (172) mit einer Auflösung bereitzustellen, die die Auflösung des Digitalisierers (40) übertrifft.
  2. Analog-zu-Digital-Wandler (150) gemäß Anspruch 1, bei dem die Bereitstellungseinrichtung (200) folgende Merkmale umfasst: eine Speichereinrichtung zum Speichern eines vorbestimmten Kalibrationswertes (202), dessen Auflösung größer ist als die Auflösung des digitalen Kalibrationswertes (172); und einen Noise-Shaper-Filter (204), um aus dem vorbestimmten Kalibrationswert (202) den digitalen Kalibrationswert (172) mit reduzierter Wortbreite zu erzeugen.
  3. Analog-zu-Digital-Wandler (150) gemäß Anspruch 2, bei dem der Noise-Shaper-Filter (204) ausgebildet ist, den digitalen Kalibrationswert mit einer solchen reduzierten Wortbreite zu erzeugen, dass das von der Rückkoppeleinrichtung erzeugte Kombinationssignal (154) eine Wortbreite besitzt, die eine mögliche Anzahl von Korrekturgrößen eindeutig beschreiben kann.
  4. Analog-zu-Digital-Wandler (150) gemäß einem der Ansprüche 1 bis 3, bei dem die Kompensations-Einrichtung (152) einen Korrektur-Erzeuger (182) umfasst, um die Korrekturgröße zu erzeugen.
  5. Analog-zu-Digital-Wandler (150) gemäß Anspruch 4, bei der der Korrektur-Erzeuger (182) eine Mehrzahl von Signalerzeugern umfasst, wobei der Korrektur-Erzeuger (182) ausgebildet ist, die Korrekturgröße durch Kombination einer durch das Kombinationssignal (154) angezeigten Anzahl von Signalen der Signalerzeuger zu bilden.
  6. Analog-zu-Digital-Wandler (150) gemäß Anspruch 5, bei dem die Signalerzeuger einen Strom oder eine Spannung erzeugen.
  7. Analog-zu-Digital-Wandler (150) gemäß Anspruch 5, bei der die Signalerzeuger je einen Kondensator, eine Stromquelle, eine Spannungsquelle oder einen Widerstand umfassen.
  8. Analog-zu-Digital-Wandler (150) mit folgenden Merkmalen: einer Kompensations-Einrichtung (152) zum Beaufschlagen einer analogen Messgröße (30) mit einer von einem Kombinationssignal (154) abhängigen Korrekturgröße, um eine veränderte Messgröße (156) zu bilden; einem analogen Filter (158) zum Filtern der veränderten Messgröße (156), um eine gefilterte Messgröße (160) zu erhalten; einem Digitalisierer (40), um einen von der gefilterten Messgröße (160) abhängigen Digitalwert (162; 42) zu erzeugen; und eine Rückkoppeleinrichtung (164), um das Kombinationssignal (154) durch Addition eines digitalen Kalibrationswertes (10) und des Digitalwertes (162; 42) zu bilden, wobei die Kompensations-Einrichtung (152) einen Korrektur-Erzeuger (182) umfasst, um die Korrekturgröße zu erzeugen, wobei der Korrektur-Erzeuger (182) eine Mehrzahl von Signalerzeugern umfasst, wobei der Korrektur-Erzeuger (182) ausgebildet ist, die Korrekturgröße durch Kombination einer durch das Kombinationssignal (154) angezeigten Anzahl von Signalen der Signalerzeuger zu bilden, wobei der Korrektur-Erzeuger (182) ausgebildet ist, bei einem ersten eine vorbestimmte Anzahl von Signalerzeugern anzeigenden Kombinationssignal (154) eine erste Untermenge der Signalerzeuger zu kombinieren und bei einem zweiten die vorbestimmte Anzahl von Signalerzeugern anzeigenden Kombinationssignal (154) eine zweite Untermenge der Signalerzeuger zu kombinieren, welche sich von der ersten Untermenge unterscheidet.
  9. Analog-zu-Digital-Wandler (150) gemäß Anspruch 5, bei dem die Rückkoppeleinrichtung (164) ausgebildet ist, als Kombinationssignal (154) eine der Anzahl von Signalerzeugern korrespondierende Anzahl von Bits zu erzeugen, wobei jedes Bit einem Signalerzeuger eindeutig zugeordnet ist und ein ausgewählter Bitzustand die Verwendung des korrespondierenden Signalerzeugers zur Kombination anzeigt.
  10. Analog-zu-Digital-Wandler (150) mit folgenden Merkmalen: einer Kompensations-Einrichtung (152) zum Beaufschlagen einer analogen Messgröße (30) mit einer von einem Kombinationssignal (154) abhängigen Korrekturgröße, um eine veränderte Messgröße (156) zu bilden; einem analogen Filter (158) zum Filtern der veränderten Messgröße (156), um eine gefilterte Messgröße (160) zu erhalten; einem Digitalisierer (40), um einen von der gefilterten Messgröße (160) abhängigen Digitalwert (162; 42) zu erzeugen; und eine Rückkoppeleinrichtung (164), um das Kombinationssignal (154) durch Addition eines digitalen Kalibrationswertes (10) und des Digitalwertes (162; 42) zu bilden, wobei die Kompensations-Einrichtung (152) einen Korrektur-Erzeuger (182) umfasst, um die Korrekturgröße zu erzeugen, wobei der Korrektur-Erzeuger (182) eine Mehrzahl von Signalerzeugern umfasst, wobei der Korrektur-Erzeuger (182) ausgebildet ist, die Korrekturgröße durch Kombination einer durch das Kombinationssignal (154) angezeigten Anzahl von Signalen der Signalerzeuger zu bilden, wobei die Rückkoppeleinrichtung (164) ausgebildet ist, als Kombinationssignal (154) eine der Anzahl von Signalerzeugern korrespondierende Anzahl von Bits zu erzeugen, wobei jedes Bit einem Signalerzeuger eindeutig zugeordnet ist und ein ausgewählter Bitzustand die Verwendung des korrespondierenden Signalerzeugers zur Kombination anzeigt, und wobei die Kompensations-Einrichtung (152) eine Zufallseinrichtung (190) umfasst, um eine zufällige Permutation der Anzahl von Bits zu erzeugen.
  11. Analog-zu-Digital-Wandler (150) gemäß Anspruch 10, bei dem die Rückkoppeleinrichtung (164) eine Bereitstellungseinrichtung (200) für den digitalen Kalibrationswert (172) aufweist, um den digitalen Kalibrationswert (172) mit einer Auflösung bereitzustellen, die die Auflösung des Digitalisierers (40) übertrifft.
  12. Analog-zu-Digital-Wandler (150) gemäß einem der vorhergehenden Ansprüche, bei der die Kompensations-Einrichtung (152) ausgebildet ist, die Korrekturgröße und die analoge Messgröße (30) zu addieren oder zu subtrahieren.
  13. Analog-zu-Digital-Wandler (150) gemäß einem der vorhergehenden Ansprüche, bei der der analoge Filter (158) ein Integrator erster Ordnung ist.
  14. Analog-zu-Digital-Wandler (150) gemäß einem der Ansprüche 1 bis 7, bei der der analoge Filter (158) ein Integrator höherer Ordnung ist.
  15. Analog-zu-Digital-Wandler (150) gemäß einem der vorhergehenden Ansprüche, bei der der Digitalisierer (40) eine Auflösung von kleiner oder gleich 4 Bit hat.
  16. Analog-zu-Digital-Wandler (150) gemäß einem der vorhergehenden Ansprüche, bei dem der Digitalisierer (40) eine Auflösung von einem Bit hat.
  17. Analog-zu-Digital-Wandler (150) gemäß einem der vorhergehenden Ansprüche, mit einem Dezimationsfilter (50), um aus dem Digitalwert (162; 42) einen digitalen Messwert (52) mit vorbestimmter Auflösung zu erzeugen.
  18. Verfahren zur Analog-zu-Digital-Wandlung mit folgenden Schritten: Beaufschlagen einer analogen Messgröße mit einer von einem Kombinationssignal abhängigen Korrekturgröße, um eine veränderte Messgröße zu bilden; Analoges Filtern der veränderten Messgröße, um eine gefilterte Messgröße zu erhalten; Erzeugen eines Digitalwerts durch einen Digitalisierer (40), abhängig von der gefilterten Messgröße; und Erzeugen des Kombinationssignals durch Addition eines digitalen Kalibrationswertes und des Digitalwertes, wobei der digitale Kalibrationswert (172) mit einer Auflösung bereitgestellt wird, die die Auflösung des Digitalisierers (40) übertrifft.
  19. Bolometersensor mit einem Sensorelement zum Erzeugen einer analogen Messgröße (30) in Abhängigkeit von einer empfangenen Wärmestrahlung; und einem Analog-zu-Digital-Wandler (150) gemäß einem der Ansprüche 1 bis 17.
DE102007056732A 2007-11-26 2007-11-26 Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung Expired - Fee Related DE102007056732B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007056732A DE102007056732B4 (de) 2007-11-26 2007-11-26 Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung
US12/277,492 US7821434B2 (en) 2007-11-26 2008-11-25 Apparatus and method for efficient analog-to-digital conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007056732A DE102007056732B4 (de) 2007-11-26 2007-11-26 Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung

Publications (2)

Publication Number Publication Date
DE102007056732A1 DE102007056732A1 (de) 2009-05-28
DE102007056732B4 true DE102007056732B4 (de) 2012-10-25

Family

ID=40577045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007056732A Expired - Fee Related DE102007056732B4 (de) 2007-11-26 2007-11-26 Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung

Country Status (2)

Country Link
US (1) US7821434B2 (de)
DE (1) DE102007056732B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9918023B2 (en) 2010-04-23 2018-03-13 Flir Systems, Inc. Segmented focal plane array architecture
US8791848B2 (en) * 2012-02-22 2014-07-29 Mediatek Inc. Sigma-delta modulators with excess loop delay compensation
US9389628B2 (en) * 2012-04-20 2016-07-12 Intel Deutschland Gmbh Digitally controlled buck-boost regulator having a custom mapping controller
ITMI20121116A1 (it) * 2012-06-26 2013-12-27 St Microelectronics Srl Anello di conversione analogico-digitale particolarmente per sistemi psi5 e wss
US9520906B2 (en) * 2014-06-25 2016-12-13 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US10044264B2 (en) * 2015-05-20 2018-08-07 Microchip Technology Incorporated Microcontroller with average current measurement circuit using voltage-to-current converters
FR3042928B1 (fr) * 2015-10-21 2018-11-30 Thales Sa Dispositif de generation de signaux analogiques et utilisation associee
US10499150B2 (en) * 2016-07-05 2019-12-03 Knowles Electronics, Llc Microphone assembly with digital feedback loop
US9979445B2 (en) * 2016-07-15 2018-05-22 Futurewei Technologies, Inc. Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal
US10623212B2 (en) * 2018-01-26 2020-04-14 The Board Of Trustees Of The University Of Illinois Space-time oversampling and error shaping for coarsely quantized arrays
US11017184B2 (en) * 2018-10-26 2021-05-25 Sendyne Corporation Runtime-calibratable analog computing system and methods of use
US11871190B2 (en) 2019-07-03 2024-01-09 The Board Of Trustees Of The University Of Illinois Separating space-time signals with moving and asynchronous arrays
DE102020211321A1 (de) 2020-09-09 2022-03-10 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Konvertierung eines analogen Eingangssignals in einen digitalen Signalwert und Sensorvorrichtung
DE102022103577A1 (de) * 2022-02-16 2023-08-17 Ic-Haus Gmbh Positionssensorvorrichtung für einen optischen Positionsencoder

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3836823A1 (de) * 1988-10-28 1990-05-03 Olympia Aeg Vorrichtung und verfahren zur aufloesungssteigerung bei der analog-digitalwandlung von signalen mit gleichanteil
DD288046A5 (de) * 1989-09-18 1991-03-14 Veb Mikroelektronik "Karl Marx" Erfurt,De Verstaerkerschaltungsanordnung in einem ad-umsetzer
EP0738045A2 (de) * 1995-04-11 1996-10-16 Siemens Aktiengesellschaft Analog-Digital-Umsetzer
DE10048419A1 (de) * 2000-09-29 2002-04-18 Infineon Technologies Ag Offsetfreier Analog-Digitalwandler
US6784820B1 (en) * 2003-04-09 2004-08-31 Raytheon Company High resolution, high dynamic range analog-to-digital converter system and related techniques
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163298B1 (de) * 1984-05-30 1992-09-30 Hitachi, Ltd. PCM-Coder/Decoder mit Zweidraht/Vierdrahtumwandlung
SE502900C2 (sv) 1994-11-01 1996-02-19 Foersvarets Forskningsanstalt Analog-till-digitalomvandlare och sensoranordning innefattande sådan
WO2000044098A1 (en) * 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6229466B1 (en) * 1999-08-23 2001-05-08 Level One Communications, Inc. Digital calibration method and apparatus for multi-bit delta-sigma D/A converter
US6953932B2 (en) * 1999-10-07 2005-10-11 Infrared Solutions, Inc. Microbolometer focal plane array with temperature compensated bias
US6465785B1 (en) * 2000-05-05 2002-10-15 Infrared Solutions, Inc. Apparatus and method for compensating for pixel non-uniformity in a bolometer
US7002417B2 (en) * 2003-03-21 2006-02-21 Nokia Corporation RC and SC filter compensation in a radio transceiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3836823A1 (de) * 1988-10-28 1990-05-03 Olympia Aeg Vorrichtung und verfahren zur aufloesungssteigerung bei der analog-digitalwandlung von signalen mit gleichanteil
DD288046A5 (de) * 1989-09-18 1991-03-14 Veb Mikroelektronik "Karl Marx" Erfurt,De Verstaerkerschaltungsanordnung in einem ad-umsetzer
EP0738045A2 (de) * 1995-04-11 1996-10-16 Siemens Aktiengesellschaft Analog-Digital-Umsetzer
DE10048419A1 (de) * 2000-09-29 2002-04-18 Infineon Technologies Ag Offsetfreier Analog-Digitalwandler
US6784820B1 (en) * 2003-04-09 2004-08-31 Raytheon Company High resolution, high dynamic range analog-to-digital converter system and related techniques
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus

Also Published As

Publication number Publication date
DE102007056732A1 (de) 2009-05-28
US7821434B2 (en) 2010-10-26
US20090135033A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
DE102007056732B4 (de) Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung
DE112016003065B4 (de) Verstärkungskalibrierung für AD-Wandler mit externer Referenz
DE69117794T2 (de) Mehrstufiger sigma-delta-Analog-zu-Digitalkonverter
DE102004049481B4 (de) Analog-Digital-Wandler
DE102009009486B4 (de) Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer
EP2041874B1 (de) Verfahren zur verarbeitung von offset-behafteten sensorsignalen sowie für die durchführung des verfahrens ausgebildete sensoranordnung
DE102017130934B4 (de) Integrations-Quantisierer-Schaltung, Verfahren und System
DE102014116599B4 (de) Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
EP0457749B1 (de) Hochgenauer Analog-Digital-Umsetzer nach dem Ladungsausgleichverfahren
DE102018107692B4 (de) Leistungsskalierung eines zeitkontinuierlichen Delta-Sigma-Modulators
DE102006004212A1 (de) Delta-Sigma-Analog-Digital-Wandler mit Offsetkompensation
DE102011054873A1 (de) Mehrkanal-Digitalisierer und Digitalisierungsverfahren
DE102007044592B4 (de) Zyklischer Analog-Digital-Wandler
DE102008048908A1 (de) Kalibrierung eines Digital-Analog-Wandlers für Mehrbit-Analog-Digital-Wandler
DE102020121780A1 (de) Verfahren zum filtern von referenzspannungsrauschen
DE102014105880B4 (de) Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen
DE102007056731A1 (de) Konzept zum Bestimmen eines Messwerts an einem Bauelement
EP2286515B1 (de) Analog/digitalwandler mit einer sar-topologie sowie zugehöriges verfahren
DE69615271T2 (de) Schaltung zur Eingabe eines Analogsignals mit einem Analog-Digital-Wandler in einer Halbleiterschaltung
DE102019209493A1 (de) Analog-zu-digital-konverter, analog-zu-digital-konvertierungsverfahren und verschiebungserkennungsvorrichtung
EP1916771B1 (de) Delta-Sigma-Datenkonverter-Anordnung und Verfahren zum Überprüfen eines Delta-Sigma-Datenkonverters
DE2645013A1 (de) Schaltungsanordnung zur analog-digital- und digital-analog-umsetzung
DE112020001113T5 (de) Schwachstromerkennung
DE102018109556B4 (de) Verfahren, Vorrichtung und System zur Analog-Digital-Wandlung
DE102008024218B4 (de) Vorrichtung und Verfahren mit Verstärkungsstrukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130126

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee