[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102006043400A1 - Optoelektronischer Halbleiterchip - Google Patents

Optoelektronischer Halbleiterchip Download PDF

Info

Publication number
DE102006043400A1
DE102006043400A1 DE102006043400A DE102006043400A DE102006043400A1 DE 102006043400 A1 DE102006043400 A1 DE 102006043400A1 DE 102006043400 A DE102006043400 A DE 102006043400A DE 102006043400 A DE102006043400 A DE 102006043400A DE 102006043400 A1 DE102006043400 A1 DE 102006043400A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
optoelectronic semiconductor
growth
chip according
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006043400A
Other languages
English (en)
Inventor
Tony Albrecht
Georg Dr. Brüderl
Volker Dr. Härle
Lutz Dr. Höppel
Martin Dr. Straßburg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102006043400A priority Critical patent/DE102006043400A1/de
Priority to EP07016950.3A priority patent/EP1901357A3/de
Priority to JP2007239993A priority patent/JP2008072126A/ja
Priority to US11/901,666 priority patent/US20080073655A1/en
Publication of DE102006043400A1 publication Critical patent/DE102006043400A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip mit - einem Aufwachssubstrat (1) mit einer strukturierten Aufwachsfläche (2), die eine Vielzahl von Erhebungen (4) und Senken (3) aufweist, und - einer aktiven Schichtenfolge (5), die auf die Aufwachsfläche (2) aufgebracht ist, angegeben.

Description

  • Es wird ein optoelektronischer Halbleiterchip angegeben.
  • Die Druckschrift US 2003/0085409A1 beschreibt einen optoelektronischen Halbleiterchip.
  • Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der besonders effizient betrieben werden kann. Eine weitere zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der besonders kostengünstig herstellbar ist.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip ein Aufwachssubstrat. Bei dem Aufwachssubstrat handelt es sich beispielsweise um einen Körper, der ein Halbleitermaterial enthält oder aus einem Halbleitermaterial besteht. Das Aufwachssubstrat weist zumindest eine Aufwachsfläche auf. Die Aufwachsfläche ist vorgesehen, auf ihr ein Halbleitermaterial und/oder ein metallisches Material epitaktisch abzuscheiden. Die Aufwachsfläche ist beispielsweise durch eine Hauptfläche des Aufwachssubstrats gebildet.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Aufwachsfläche des Aufwachssubstrats strukturiert. Das bedeutet beispielsweise, die Aufwachsfläche ist nicht eben oder glatt ausgebildet, sondern vielmehr weist die Aufwachsfläche dreidimensionale Strukturen auf. Bevorzugt weist die Aufwachsfläche eine Vielzahl von Erhebungen und/oder Senken auf. Aufgrund der Strukturierung verfügt die Aufwachsfläche über eine raue Oberfläche, deren Flächeninhalt gegenüber dem Flächeninhalt einer glatten Oberfläche vergrößert ist.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist auf die strukturierte Aufwachsfläche des Substrats eine aktive Schichtenfolge aufgebracht. Die aktive Schichtenfolge umfasst beispielsweise eine Mehrzahl von Schichten, wobei zumindest eine Schicht im Betrieb des optoelektronischen Halbleiterchips zur Strahlungsdetektion oder Strahlungserzeugung vorgesehen ist. Beispielsweise umfasst die aktive Schichtenfolge einen pn-Übergang, eine Doppelheterostruktur oder eine Quantentopfstruktur.
  • Die aktive Schichtenfolge ist vorzugsweise epitaktisch auf die Aufwachsfläche des Aufwachssubstrats abgeschieden. Die aktive Schichtenfolge kann sich dabei zumindest stellenweise formschlüssig an die strukturierte Aufwachsfläche – das heißt beispielsweise, die Erhebungen und/oder Senken – anschließen. Das Profil der strukturierten Aufwachsfläche bildet sich vorzugsweise zumindest stellenweise konform – das heißt, winkeltreu – in der aktiven Schichtenfolge ab. Das bedeutet insbesondere, dass die aktive Schichtenfolge die Strukturierung der Aufwachsfläche nicht einfach überwächst derart, dass eine glatte und/oder ebene äußerste, dem Aufwachssubstrat abgewandte Schicht der aktiven Schichtenfolge entsteht. Vielmehr folgt die aktive Schichtenfolge in ihrer Morphologie der Struktur der Aufwachsfläche zumindest stellenweise nach.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der Halbleiterchip ein Aufwachssubstrat mit einer strukturierten Aufwachsfläche, die eine Vielzahl von Erhebungen und/oder Senken aufweist, auf. Ferner weist der optoelektronische Halbleiterchip eine aktive Schichtenfolge auf, die auf die Aufwachsfläche aufgebracht ist.
  • Einem hier beschriebenen optoelektronischen Halbleiterchip liegt dabei unter anderem die folgende Idee zugrunde: Auf herkömmliche Weise hergestellte optoelektronische Halbleiterchips umfassen oftmals eine aktive Schichtenfolge, die auf eine glatte, ebene Aufwachsfläche eines Aufwachssubstrats aufgebracht ist. Die aktive Fläche der aktiven Schichtenfolge des Halbleiterchips – das heißt, beispielsweise die zur Strahlungserzeugung oder Strahlungsdetektion vorgesehene Fläche der aktiven Schichtenfolge – ist dann maximal so groß wie die Aufwachsfläche. Aufgrund der hier beschriebenen Strukturierung der Aufwachsfläche ist die Aufwachsfläche vergrößert. Da die aktive Schichtenfolge auf diese strukturierte, vergrößerte Aufwachsfläche aufgebracht ist, ist auch der Flächeninhalt der aktiven Schichtenfolge gegenüber dem Flächeninhalt einer glatten, ebenen aktiven Schichtenfolge vergrößert. Die aktive Schichtenfolge weist also einen größeren Flächeninhalt als die laterale Querschnittsfläche des Aufwachssubstrats auf. Unter der lateralen Querschnittsfläche des Aufwachssubstrats ist dabei der Flächeninhalt der Aufwachsfläche des Aufwachssubstrats vor der Strukturierung, also der Flächeninhalt einer glatten, ebenen Aufwachsfläche verstanden.
  • Durch die Vergrößerung des Flächeninhalts der aktiven Schichtenfolge kann bei gleich bleibender Chipgröße mehr elektromagnetische Strahlung von der aktiven Schichtenfolge erzeugt oder detektiert werden. Handelt es sich bei dem optoelektronischen Halbleiterchip zum Beispiel um einen Leuchtdiodenchip, so führt die hier beschriebene Vergrößerung des Flächeninhalts der aktiven Schichtenfolge zu einer erhöhten Leuchtdichte bei gleich bleibender lateraler Querschnittsfläche und damit insgesamt zu einem effizienteren Leuchtdiodenchip.
  • Vorzugsweise weist der Halbleiterchip auch eine dem Aufwachssubstrat abgewandte raue Oberfläche auf, wobei diese raue Oberfläche aus der strukturierten Aufwachsfläche des Aufwachssubstrats resultiert. Handelt es sich bei dem optoelektronischen Halbleiterchip zum Beispiel um einen Leuchtdiodenchip, so bildet diese raue Oberfläche vorzugsweise eine Strahlungsaustrittsfläche des Halbleiterchips. Aufgrund der Rauhigkeit der Strahlungsaustrittsfläche ist die Wahrscheinlichkeit für Totalreflexion beim Strahlungsaustritt reduziert, die Effizienz des Halbleiterchips ist auch dadurch verbessert.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erzeugt oder detektiert der Halbleiterchip mit der strukturierten Aufwachsfläche im Betrieb mehr elektromagnetische Strahlung, als ein entsprechender Halbleiterchips mit glatter Aufwachsfläche. Unter einem entsprechenden Halbleiterchip ist dabei ein Halbleiterchip verstanden, der abgesehen von der glatten Aufwachsfläche wie der Halbleiterchip mit der strukturierten Aufwachsfläche aufgebaut ist. Insbesondere weist der entsprechende Halbleiterchip auch die gleiche laterale Querschnittsfläche wie der Halbleiterchip mit der strukturierten Aufwachsfläche auf.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erzeugt oder detektiert der Halbleiterchip mit der strukturierten Aufwachsfläche im Betrieb elektromagnetische Strahlung einer höheren Strahlungsdichte, als ein entsprechender Halbleiterchip mit glatter Aufwachsfläche, der die gleiche laterale Querschnittsfläche wie der Halbleiterchip mit der strukturierten Aufwachsfläche aufweist. Unter einem entsprechenden Halbleiterchip ist dabei ein Halbleiterchip verstanden, der abgesehen von der glatten Aufwachsfläche wie der Halbleiterchip mit der strukturierten Aufwachsfläche aufgebaut ist.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips wird im Betrieb des optoelektronischen Halbleiterchips über die gesamte Fläche der aktiven Schichtenfolge elektromagnetische Strahlung erzeugt oder detektiert. Das heißt, die Erzeugung oder Detektion von elektromagnetischer Strahlung ist nicht auf bestimmte Bereiche der aktiven Schichtenfolge, wie beispielsweise Bereiche der aktiven Schichtenfolge, die in Senken der strukturierten Aufwachsfläche angeordnet sind, beschränkt. Vielmehr sind sämtliche Bereiche der aktiven Schichtenfolge in zumindest dieser Ausführungsform zur Strahlungserzeugung oder Strahlungsdetektion vorgesehen.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Aufwachsfläche des Aufwachssubstrats regelmäßig strukturiert. Das heißt, die Strukturen auf der Aufwachsfläche sind in vorgegebener Weise nach bestimmten Regeln erzeugt. Beispielsweise sind die Strukturen mittels eines lithographischen Prozesses mit anschließender isotroper Ätzung erzeugt. Auf diese Weise können beispielsweise über die gesamte Aufwachsfläche Erhebungen und/oder Senken erzeugt werden, deren Strukturgrößen im Wesentlichen gleich sind. Im Wesentlichen gleich bedeutet beispielsweise, dass die Strukturgrößen der einzelnen Strukturen höchstens 10 % um einen Mittelwert der jeweiligen Strukturgröße variieren. Strukturgrößen von Erhebungen sind dabei beispielsweise die laterale Erstreckung der Erhebung, die Höhe der Erhebung und/oder der Flankenwinkel der Erhebung. Strukturgrößen einer Senke sind beispielsweise die laterale Erstreckung der Senke, die Tiefe der Senke und/oder der Flankenwinkel der Senke.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Aufwachsfläche derart regelmäßig strukturiert, dass die Erhebungen und/oder Senken periodisch angeordnet sind. Die Erhebungen und/oder Senken bilden dann beispielsweise eine Art Wellenmuster auf der Aufwachsfläche aus. Der Abstand zwischen zwei benachbarten-Erhebungen entlang einer vorgegebenen Richtung auf der Aufwachsfläche ist dann ein im Wesentlichen konstanter Wert – die Periodenlänge. Im Wesentlichen konstant bedeutet dabei wiederum, dass die Periodenlänge um höchsten 10 % um ihren Mittelwert schwankt.
  • Der mittlere Abstand zwischen zwei Erhebungen auf der Aufwachsfläche beträgt dabei vorzugsweise höchstens 2 μm, besonders bevorzugt höchstens 1 μm.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Aufwachsfläche unregelmäßig strukturiert. Das heißt, die Aufwachsfläche ist in zufälliger oder näherungsweise zufälliger Weise strukturiert.
  • Eine unregelmäßige Strukturierung der Aufwachsfläche kann beispielsweise mit anisotropem Ätzen einer glatten Aufwachsfläche des Aufwachssubstrats erzeugt sein. Auf diese Weise wird eine kristallographisch aufgeraute Struktur erzeugt. Erhebungen und/oder Senken sind dann als unregelmäßige Strukturen auf der Aufwachsfläche ausgebildet. Das bedeutet, die Erhebungen und/oder Senken weisen ungleichmäßige Strukturgrößen und/oder Abstände auf. Der mittlere Abstand zwischen zwei Erhebungen beträgt in diesem Fall vorzugsweise höchstens 500 nm. Erhebungen und/oder Senken mit ungleichmäßigen Strukturgrößen können dabei regelmäßig oder unregelmäßig angeordnet sein.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die aktive Schichtenfolge eine im Wesentlichen konstante Dicke auf. Eine im Wesentlichen konstante Dicke bedeutet dabei, dass die Dicke der aktiven Schichtenfolge um höchstens 10 % um eine mittlere Dicke der Schichtenfolge schwankt. Die mittlere Dicke der aktiven Schichtenfolge beträgt dabei vorzugsweise höchstens 20 μm.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich die Strukturierung der Aufwachsfläche über die gesamte Aufwachsfläche. Das bedeutet, die gesamte, von der aktiven Schichtenfolge bedeckte Fläche des Aufwachssubstrats ist strukturiert und weist zum Beispiel Erhebungen und/oder Senken auf.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat GaN oder besteht aus GaN. Insbesondere ist es dann möglich, dass das Aufwachssubstrat n-dotiertes GaN enthält oder aus n-dotiertem GaN besteht. Die aktive Schichtenfolge basiert dann vorzugsweise auf Nitrid-Verbindungshalbleitern. Das n-dotierte Galliumnitrid- Aufwachssubstrat kann in diesem Fall als n-dotierte Kontaktschicht der aktiven Schichtenfolge dienen.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat InGaN oder besteht aus InGaN.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat AlGaN oder besteht aus AlGaN.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat InAlGaN oder besteht aus InAlGaN.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat oder besteht das Aufwachssubstrat aus einer ternären oder einen quaternären III-N Verbindung wie zum Beispiel InGaN, AlGaN oder InAlGaN.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat SiC oder besteht aus SiC.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat Saphir oder besteht aus Saphir.
  • Gemäß zumindest einer Ausführungsform enthält das Aufwachssubstrat oder besteht das Aufwachssubstrat aus einem oxidischen Halbleiter wie zum Biespiel ZnO.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips basiert die aktive Schichtenfolge auf Nitrid-Verbindungshalbleitern. "Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die aktive Schichtenfolge oder zumindest eine Schicht davon ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise AlnGamIn1-n-mN umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIn1-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters – Al, Ga, In, N –, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips basiert die aktive Schichtenfolge auf Phosphid-Verbindungshalbleitern. "Auf Phosphid-Verbindungshalbleitern basierend" bedeutet in diesem Zusammenhang, dass die aktive Schichtenfolge oder zumindest eine Schicht davon vorzugsweise AlnGamIn1-n-mP umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n+m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, P), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips basiert die aktive Schichtenfolge auf Arsenid-Verbindungshalbleitern. "Auf Arsenid-Verbindungshalbleitern basierend" bedeutet in diesem Zusammenhang, dass die aktive Schichtenfolge oder zumindest eine Schicht davon vorzugsweise AlnGamIn1-n-mAs umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n+m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, As), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind die Erhebungen und/oder Senken der Aufwachsfläche des Aufwachssubstrats durch zumindest einen Ätzprozess strukturiert. Dabei kann ein isotroper Ätzprozess zum Einsatz kommen, bei dem nachfolgend nach einem lithographischen Verfahren regelmäßige Strukturen in das Aufwachssubstrat geätzt werden. Ferner ist es möglich, dass die Aufwachsfläche mittels eines anisotropen Ätzverfahrens aufgeraut wird. Dieses anisotrope Ätzverfahren eignet sich besonders gut zur Herstellung unregelmäßiger, zufälliger Strukturen auf der Aufwachsfläche des Aufwachssubstrats.
  • Gemäß zumindest einer Ausführungsform sind die Erhebungen und/oder Senken epitaktisch erzeugt. Das heißt, auf eine ebene oder gestufte Aufwachsfläche des Aufwachssubstrats wird epitaktisch ein Material abgeschieden. Beispielsweise durch selbst-organisiertes Wachstum oder mittels einer Maskentechnik werden Erhebungen auf der Aufwachsfläche gewachsen. Auf diese Weise lassen sich sowohl regelmäßige als auch unregelmäßige Strukturen auf der Aufwachsfläche erzeugen.
  • Im Folgenden wird der hier beschriebene optoelektronische Halbleiterchip anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • In den 1A, 1B und 1C ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines Verfahrens zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips erläutert.
  • In Verbindung mit den 2A und 2B ist anhand schematischer Schnittdarstellungen ein zweites Ausführungsbeispiel eines Verfahrens zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips beschrieben.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • In den 1A, 1B und 1C ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines Verfahrens zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips beschrieben. Die 1C zeigt in einer schematischen Schnittdarstellung einen hier beschriebenen optoelektronischen Halbleiterchip gemäß einem ersten Ausführungsbeispiel.
  • Die 1A zeigt ein Aufwachssubstrat 1 mit einer ebenen, glatten Aufwachsfläche 2. Bei dem Aufwachssubstrat 1 handelt es sich beispielsweise um ein n-dotiertes GaN Aufwachssubstrat. Auf das Aufwachssubstrat ist eine strukturierte Fotolackschicht 20 aufgebracht. Die Fotolackschicht 20 ist beispielsweise mittels eines lithographischen Verfahrens strukturiert.
  • Das Aufwachssubstrat 1 wird in einem nächsten, in Verbindung mit der 1B beschriebenen Verfahrensschritt isotrop geätzt. Das heißt, nicht von der strukturierten Fotolackschicht 20 bedeckte Bereiche der Aufwachsfläche 2 des Aufwachssubstrats 1 werden geätzt. Auf diese Weise entstehen auf der Aufwachsfläche 2 Senken 3 sowie Erhebungen 4.
  • Durch den isotropen Ätzprozess sind periodische Strukturen in die Aufwachsfläche 2 des Aufwachssubstrats 1 strukturiert.
  • Der mittlere Abstand L zwischen zwei Erhebungen 4 des Aufwachssubstrats 1 beträgt dabei höchsten 20 μm, vorzugsweise höchstens 2 μm, besonders bevorzugt höchstens 1 μm.
  • Die mittlere Breite B1 der Basis einer Erhebungen 4 des Aufwachssubstrats 1 beträgt dabei höchsten 20 μm, vorzugsweise höchstens 2 μm, besonders bevorzugt höchstens 1 μm. Bevorzugt entspricht die Breite B1 der Basis einer Erhebungen 4 gleich dem mittleren Abstand L zwischen zwei Erhebungen 4.
  • Die mittlere Tiefe T einer Erhebungen 4 des Aufwachssubstrats 1 beträgt dabei höchsten 20 μm, vorzugsweise höchstens 2 μm, besonders bevorzugt höchstens 1 μm.
  • Die mittlere Breite B2 an der Spitze einer Erhebungen 4 des Aufwachssubstrats 1 beträgt dabei höchsten 5 μm, vorzugsweise höchstens 1 μm, besonders bevorzugt höchstens 0,2 μm.
  • Der Flankenwinkel α einer Erhebung 4 ergibt sich entsprechend aus diesen Werten.
  • Nachfolgend wird die verbleibende Fotolackschicht 20 vom Aufwachssubstrat 1 abgelöst.
  • Die 1C zeigt ein erstes Ausführungsbeispiel eines hier beschrieben optoelektronischen Halbleiterchips. Bei dem optoelektronischen Halbleiterchip handelt es sich zum Beispiel um einen Leuchtdiodenchip, einen Laserdiodenchip oder einen Photodetektorchip.
  • Dabei ist eine aktive Schichtenfolge 5 epitaktisch auf die strukturierte Aufwachsfläche 2 des Aufwachssubstrats 1 mit Senken 3 und Erhebungen 4 abgeschieden.
  • Die aktive Schichtenfolge 5 folgt in ihrem Verlauf dem Profil der Aufwachsfläche 2 nach. Das heißt, es befinden sich Senken der aktiven Schichtenfolge 5 bei Senken 3 des Aufwachssubstrats 1 sowie Erhebungen der aktiven Schichtenfolge 5 bei Erhebungen 4 des Aufwachssubstrats 1.
  • Vorzugsweise handelt es sich bei der aktiven Schichtenfolge 5 um eine Schicht gleichmäßiger Dicke. Die Dicke D der aktiven Schicht 5 beträgt vorzugsweise 6 μm, wenigsten 10 nm und höchsten 20 μm.
  • Die gestrichelte Linie Q deutet die laterale Querschnittsfläche des Halbleiterchips an.
  • Die aktive Schichtenfolge 5 umfasst zumindest eine Schicht, die zur Strahlungserzeugung und/oder Strahlungsdetektion vorgesehen ist. Vorzugsweise umfasst die aktive Schichtenfolge einen pn-Übergang, eine Doppelheterostruktur oder eine Quantentopfstruktur.
  • Die Bezeichnung Quantentopfstruktur umfasst im Rahmen der Offenbarung insbesondere jegliche Struktur, bei der Ladungsträger durch Einschluss ("confinement") eine Quantisierung ihrer Energiezustände erfahren können. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • In Verbindung mit den 2A und 2B ist anhand schematischer Schnittdarstellungen ein zweites Ausführungsbeispiel eines Verfahrens zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips beschrieben. Wie in 2A dargestellt, wird zunächst die Aufwachsfläche 2 des Substrats 1 aufgeraut.
  • Dies geschieht beispielsweise mittels anisotropen Ätzes. Beispielsweise handelt es sich bei dem Aufwachssubstrat 1 um ein GaN-Substrat, das mittels heißem Kaliumhydroxid – KOH – durch anisotropes Ätzen aufgeraut ist. Auf diese Weise ist eine kristallographisch aufgeraute strukturierte Aufwachsfläche 2 erzeugt. Der mittlere Abstand L zweier Erhebungen 4 beträgt dabei höchstens 5 μm, bevorzugt höchstens 2, besonders bevorzugt höchsten 0,5 μm.
  • Die Konzentration des Kaliumhydroxids beträgt dabei vorzugsweise zwischen 10% und 50%. Die Temperatur des Kaliumhydroxids beträgt bevorzugt zwischen wenigsten 25 Grad Celsius und 95 Grad Celsius. Die Ätzdauer beträgt bevorzugt zwischen wenigstens 1 Minute und höchstens einer Stunde. Die Rauhigkeit der derart erzeugten Strukturen ist bevorzugt größer 0,1 μm.
  • Wie in 2B anhand einer schematischen Schnittdarstellung dargestellt, wird auf die strukturierte Aufwachsfläche 2 eine aktive Schichtenfolge 5 epitaktisch abgeschieden, die dem Profil der strukturierten Aufwachsfläche 2 nachfolgt. Auf die aktive Schichtenfolge 5 ist eine p-Kontaktschicht 6 aufgebracht, die beispielsweise p-dotiertes GaN enthält oder aus diesem besteht.
  • Neben dem Vorteil der effektiv vergrößerten Fläche der aktiven Schichtenfolge bewirkt die aufgeraute Struktur der Aufwachsfläche 2 auch eine verbesserte Auskopplung von beispielsweise in der aktiven Schichtenfolge 5 erzeugtem Licht, da aufgrund der rauen Struktur der aktiven Schichtenfolge 5 sowie der rauen Struktur der Oberfläche der p-Kontaktschicht 6 die Wahrscheinlichkeit für eine Totalreflexion des Lichts an einer der Außenflächen des optoelektronischen Halbleiterchips reduziert ist.
  • Insgesamt ist durch die Strukturierung der Aufwachsfläche 2 des Aufwachssubstrats 1 die Oberfläche des Aufwachssubstrats 1 und damit der Flächeninhalt der Aufwachsfläche 2 vergrößert. Durch die Vergrößerung der Aufwachsfläche 2 ist auch der Flächeninhalt der aktiven Schichtenfolge 5 vergrößert. Auf diese Weise steht gegenüber einem Aufwachssubstrat mit glatter, ebener Aufwachsfläche mehr strahlungserzeugende und/oder strahlungsdetektierende Fläche der aktiven Schichtenfolge 5 zur Verfügung. Auf diese Weise ist ein besonders effizienter optoelektronischer Halbleiterchip erzeugt, der zudem besonders kostengünstig ist, da die Chipfläche gegenüber herkömmlichen optoelektronischen Halbleiterchips reduziert werden kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (18)

  1. Optoelektronischer Halbleiterchip aufweisend – ein Aufwachssubstrat (1) mit einer strukturierten Aufwachsfläche (2), die eine Vielzahl von Erhebungen (4) und Senken (3) aufweist, und – einer aktiven Schichtenfolge (5), die auf die Aufwachsfläche (2) aufgebracht ist.
  2. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem der Flächeninhalt der aktiven Schichtenfolge (2) größer ist als der Flächeninhalt der lateralen Querschnittsfläche (Q) des Aufwachssubstrats (1).
  3. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem im Betrieb des optoelektronischen Halbleiterchips über die gesamte Fläche der aktiven Schichtenfolge (5) elektromagnetische Strahlung erzeugt oder detektiert wird.
  4. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Aufwachsfläche (2) regelmäßig strukturiert ist.
  5. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Erhebungen (4) und Senken (3) periodisch angeordnet sind.
  6. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Aufwachsfläche (2) unregelmäßig strukturiert ist.
  7. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Erhebungen (4) und Senken (3) als unregelmäßige Strukturen ausgebildet sind.
  8. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem der mittlere Abstand (L) zwischen zwei Erhebungen (4) der strukturierten Aufwachsfläche höchstens 2 μm beträgt.
  9. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem der mittlere Abstand (L) zwischen zwei Erhebungen (4) der strukturierten Aufwachsfläche höchstens 1 μm beträgt.
  10. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem der mittlere Abstand (L) zwischen zwei Erhebungen (4) der strukturierten Aufwachsfläche höchstens 0,5 μm beträgt.
  11. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die aktive Schichtenfolge (5) eine mittlere Dicke (D) von höchsten 20 μm aufweist.
  12. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem sich die Erhebungen (4) und Senken (3) über die gesamte strukturierte Aufwachsfläche (2) erstrecken.
  13. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem das Aufwachsubstrat (1) aus einem der folgenden Materialien besteht oder eines der folgenden Materialen enthält: GaN, SiC, Saphir, InGaN, AlGaN, InAlGaN, ZnO.
  14. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem das Aufwachsubstrat (1) aus n-dotiertem GaN besteht.
  15. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Erhebungen (4) und Senken (3) durch zumindest einen Ätzprozess in die Aufwachsfläche (2) strukturiert sind.
  16. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem die Erhebungen (4) und Senken (3) epitaktisch erzeugt sind.
  17. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem der Halbleiterchip mit der strukturierten Aufwachsfläche (2) im Betrieb mehr elektromagnetische Strahlung erzeugt oder detektiert, als ein entsprechender Halbleiterchip mit glatter Aufwachsfläche.
  18. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche, bei dem der Halbleiterchip mit der strukturierten Aufwachsfläche (2) im Betrieb elektromagnetische Strahlung einer höheren Strahlungsdichte erzeugt oder detektiert, als ein entsprechender Halbleiterchips mit glatter Aufwachsfläche, der die gleiche laterale Querschnittsfläche wie der Halbleiterchip mit der strukturierten Aufwachsfläche (2) aufweist.
DE102006043400A 2006-09-15 2006-09-15 Optoelektronischer Halbleiterchip Withdrawn DE102006043400A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006043400A DE102006043400A1 (de) 2006-09-15 2006-09-15 Optoelektronischer Halbleiterchip
EP07016950.3A EP1901357A3 (de) 2006-09-15 2007-08-29 Optoelektronischer Halbleiterchip
JP2007239993A JP2008072126A (ja) 2006-09-15 2007-09-14 オプトエレクトロニクス半導体チップ
US11/901,666 US20080073655A1 (en) 2006-09-15 2007-09-17 Optoelectronic semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043400A DE102006043400A1 (de) 2006-09-15 2006-09-15 Optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102006043400A1 true DE102006043400A1 (de) 2008-03-27

Family

ID=38738832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043400A Withdrawn DE102006043400A1 (de) 2006-09-15 2006-09-15 Optoelektronischer Halbleiterchip

Country Status (4)

Country Link
US (1) US20080073655A1 (de)
EP (1) EP1901357A3 (de)
JP (1) JP2008072126A (de)
DE (1) DE102006043400A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
DE102010020789A1 (de) * 2010-05-18 2011-11-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102018133123A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804444B2 (ja) * 2007-10-31 2011-11-02 泰谷光電科技股▲ふん▼有限公司 発光ダイオードの構造及びその製造方法
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008035784A1 (de) 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP5306779B2 (ja) * 2008-11-04 2013-10-02 学校法人 名城大学 発光素子及びその製造方法
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8859305B2 (en) * 2010-02-10 2014-10-14 Macron Technology, Inc. Light emitting diodes and associated methods of manufacturing
EP2509120A1 (de) 2011-04-05 2012-10-10 Imec Halbleiterbauelement und -verfahren
CN102184846A (zh) * 2011-04-22 2011-09-14 东莞市中镓半导体科技有限公司 一种图形化衬底的制备方法
CN103137816B (zh) 2011-12-03 2015-09-30 清华大学 发光二极管
JP5980669B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
CN103137812B (zh) 2011-12-03 2015-11-25 清华大学 发光二极管
CN103137811B (zh) 2011-12-03 2015-11-25 清华大学 发光二极管
JP5980667B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
JP5980668B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
DE102012103394A1 (de) 2012-04-18 2013-10-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip
KR20130140325A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US11315810B2 (en) * 2019-05-17 2022-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus for wafer processing

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JPS5891689A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体発光ダイオ−ド
JPS59217381A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 半導体発光素子
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
US20020145148A1 (en) * 2000-12-15 2002-10-10 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device
US20050082546A1 (en) * 2003-10-21 2005-04-21 Samsung Electronics Co., Ltd. Light-emitting device and method of manufacturing the same
EP1542292A1 (de) * 2003-06-18 2005-06-15 Sumitomo Electric Industries, Ltd. Licht emittierendes bauelement
EP1551064A2 (de) * 2003-12-31 2005-07-06 Lg Electronics Inc. Lichtemittierende Vorrichtung und Herstellungsverfahren
US20050218416A1 (en) * 2004-03-31 2005-10-06 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light-emitting device and process for producing the same
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081949B2 (ja) * 1989-05-30 1996-01-10 三菱電機株式会社 赤外線撮像装置及びその製造方法
JPH07153991A (ja) * 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) * 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
US6833564B2 (en) * 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
DE102004014207A1 (de) * 2004-03-23 2005-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit mehrteiligem Gehäusekörper
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
WO2005104236A2 (en) * 2004-04-15 2005-11-03 Trustees Of Boston University Optical devices featuring textured semiconductor layers
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
US7456452B2 (en) * 2005-12-15 2008-11-25 Micron Technology, Inc. Light sensor having undulating features for CMOS imager

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JPS5891689A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体発光ダイオ−ド
JPS59217381A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 半導体発光素子
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
US20020145148A1 (en) * 2000-12-15 2002-10-10 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device
EP1542292A1 (de) * 2003-06-18 2005-06-15 Sumitomo Electric Industries, Ltd. Licht emittierendes bauelement
US20050082546A1 (en) * 2003-10-21 2005-04-21 Samsung Electronics Co., Ltd. Light-emitting device and method of manufacturing the same
EP1551064A2 (de) * 2003-12-31 2005-07-06 Lg Electronics Inc. Lichtemittierende Vorrichtung und Herstellungsverfahren
US20050218416A1 (en) * 2004-03-31 2005-10-06 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light-emitting device and process for producing the same
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
DE102010020789A1 (de) * 2010-05-18 2011-11-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8884311B2 (en) 2010-05-18 2014-11-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing same
DE102010020789B4 (de) * 2010-05-18 2021-05-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102018133123A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
US12046696B2 (en) 2018-12-20 2024-07-23 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing the same

Also Published As

Publication number Publication date
US20080073655A1 (en) 2008-03-27
EP1901357A2 (de) 2008-03-19
JP2008072126A (ja) 2008-03-27
EP1901357A3 (de) 2013-07-31

Similar Documents

Publication Publication Date Title
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2012049031A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
WO2016151112A1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
DE112015004200T5 (de) Vertikale led-chipstruktur mit spezieller vergröbernder morphologie und herstellungsverfahren dafür
DE102009060749B4 (de) Optoelektronischer Halbleiterchip
WO2009068006A2 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2020182545A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
WO2021037457A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
WO2017129446A1 (de) Konversionselement und strahlungsemittierendes halbleiterbauelement mit einem solchen konversionselement
WO2015128319A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und optoelektronisches halbleiterbauteil
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2017129481A1 (de) Substrat mit strukturelementen und halbleiterbauelement
DE102017113585A1 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
DE102021107019A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2018077855A1 (de) Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge
WO2020144047A1 (de) Optoelektronisches halbleiterbauelement mit dielektrischen schichten und dessen herstellungsverfahren
DE102018122568A1 (de) Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R012 Request for examination validly filed

Effective date: 20130627

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee