[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102006015115A1 - Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls - Google Patents

Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls Download PDF

Info

Publication number
DE102006015115A1
DE102006015115A1 DE102006015115A DE102006015115A DE102006015115A1 DE 102006015115 A1 DE102006015115 A1 DE 102006015115A1 DE 102006015115 A DE102006015115 A DE 102006015115A DE 102006015115 A DE102006015115 A DE 102006015115A DE 102006015115 A1 DE102006015115 A1 DE 102006015115A1
Authority
DE
Germany
Prior art keywords
components
insulating layer
electronic module
electrical
carrier body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006015115A
Other languages
English (en)
Inventor
Steffen Dr. Köhler
Moritz Dr. Engl
Stefan GRÖTSCH
Jörg Erich SORG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102006015115A priority Critical patent/DE102006015115A1/de
Publication of DE102006015115A1 publication Critical patent/DE102006015115A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein elektronisches Modul mit einem Trägerkörper angegeben, auf dem elektrische Bauelemente angeordnet sind. Als elektrische Bauelemente kommen insbesondere optoelektronische Bauelemente, wie beispielsweise Lumineszenzdiodenbauelemente, in Frage. Zudem ist ein Verfahren zum Herstellen eines derartigen elektronischen Moduls angegeben. Das elektronische Modul umfasst mindestens zwei elektrische Bauelemente und einen Trägerkörper, auf dem die Bauelemente angeordnet sind. Die Bauelemente und der Trägerkörper sind mit einer elektrischen Isolierschicht bedeckt, auf der eine elektrische Leiterbahnstruktur ausgebildet ist. Die Bauelemente weisen jeweils mindestens eine elektrische Anschlussfläche auf, die mit der Leiterbahnstruktur verbunden ist. Bevorzugt sind die Bauelemente von verschiedener Art.

Description

  • Die vorliegende Erfindung betrifft ein elektronisches Modul mit einem Trägerkörper, auf dem elektrische Bauelemente angeordnet sind. Als elektrische Bauelemente kommen insbesondere optoelektronische Bauelemente, wie beispielsweise Lumineszenzdiodenbauelemente in Frage. Zudem ist ein Verfahren zum Herstellen eines derartigen elektronischen Moduls angegeben.
  • Derartige elektronische Module weisen häufig elektrische Bauelemente auf, die oberflächenmontierbar sind, sodass sie sich mittels einer standardisierten SMD-Montage (Surface Mountable Device-Montage) beispielsweise auf einer mit elektrischen Leiterbahnen versehenen Trägerplatte elektrisch und mechanisch montieren lassen. Die SMD-Montage umfasst in der Regel einen Lötprozess.
  • Zudem weisen elektronische Module häufig elektrische Bauelemente auf, deren elektrische Anschlusselektroden mittels Bonddrähten elektrisch leitend mit Leiterbahnen des Trägerkörpers verbunden sind. Weiterhin werden bei elektronischen Modulen auch Bauelemente verwendet, die mittels einer Bump-Montage elektrisch und mechanisch montiert werden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein elektronisches Modul der eingangs genannten Art anzugeben, bei dem die elektrischen Bauelemente auf eine besonders kostengünstig zu realisierende Weise elektrisch leitend montiert und verschaltet sind. Zudem soll ein universell einsetzbares und kostengünstiges Verfahren zur Herstellung eines elektronischen Moduls angegeben werden.
  • Diese Aufgabe wird durch ein elektrisches Modul gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 12 gelöst. Bevorzugte Ausführungsformen und vorteilhafte Weiterbildungen des elektronischen Moduls und des Verfahrens sind Gegenstand der Unteransprüche.
  • Es wird ein elektronisches Modul mit mindestens zwei elektrischen Bauelementen und einem Trägerkörper, auf dem die Bauelemente angeordnet sind, angegeben. Die Bauelemente und der Trägerkörper sind mit einer elektrischen Isolierschicht bedeckt, auf der eine elektrische Leiterbahnstruktur ausgebildet ist.
  • Die Leiterbahnstruktur kann grundsätzlich beliebig aufgebaut und strukturiert sein, sie kann im Einzelfall insbesondere auch aus einer unstrukturierten elektrisch leitfähigen Schicht bestehen. Bevorzugt umfasst die Leiterbahnstruktur mehrere Leiterbahnen, die sowohl miteinander verbunden als auch elektrisch voneinander isoliert sein können.
  • Die Bauelemente weisen jeweils mindestens eine elektrische Anschlussfläche auf, die mit der Leiterbahnstruktur verbunden ist. Die elektrischen Anschlussflächen sind insbesondere elektrisch leitend mit der Leiterbahnstruktur verbunden. Bevorzugt sind die Anschlussflächen zudem auch mechanisch mit der Leiterbahnstruktur verbunden.
  • Gemäß einer besonders vorteilhaften Ausführungsform sind die mindestens zwei elektrischen Bauelemente verschiedenartig.
  • „Verschiedenartig" heißt, dass sich die Bauelemente in funktionellen und/oder strukturellen Merkmalen unterscheiden, wobei sie insbesondere unterschiedliche Zwecke erfüllen, in ihrer Wirkungsweise auf unterschiedlichen physikalischen Effekten beruhen, unterschiedlich geformte elektrische Anschlussflächen aufweisen oder auf unterschiedliche Weise montierbar sein können.
  • Gemäß einer bevorzugten Ausführungsform weist mindestens eines der Bauelemente eine Lumineszenzdiode auf. Mit besonderem Vorteil liegt die Lumineszenzdiode als ein Diodenchip mit einer Anschlusselektrode vor, wobei die Anschlusselektrode eine Anschlussfläche des Bauelements ist. Bei dem elektronischen Modul können Bauelemente mit einer Lumineszenzdiode besonders vorteilhaft mittels der Isolierschicht und der darauf aufgebrachten Leiterbahnstruktur mit verschiedenartigen weiteren Bauelementen elektrisch leitend montiert und verschaltet sein.
  • In einer zweckmäßigen Ausführungsform ist der Diodenchip auf einem Chipträger montiert und der Chipträger auf dem Trägerkörper aufgebracht. Durch die Verwendung eines separaten Chipträgers kann beispielsweise bei geeigneter Auswahl von Materialien eine besonders gute Wärmeabfuhr von dem Diodenchip realisiert werden. Der Chipträger kann auch ein Gehäusekörper eines Lumineszenzdioden-Bauelements sein, wobei eine vollständige elektrische Montage des Diodenchips an dem Chipgehäuse mit Vorteil zwar möglich, aber nicht erforderlich ist. Vielmehr können die Diodenchips erst nach dem Aufbringen des Chipträgers auf dem Trägerkörper mittels der Leiterbahnstruktur elektrisch leitend angeschlossen werden.
  • Gemäß einer weiteren vorteilhaften Ausführungsform ist mindestens eines der Bauelemente ein passives Bauelement und/oder ein integrierter Schaltkreis. Das passive Bauelement ist zweckmäßigerweise ein Widerstand, ein Kondensator oder ein Varistor. Eine weitere zweckmäßige Ausführungsform sieht als integrierten Schaltkreis einen Logikchip oder einen Speicherchip vor. Kombinationen der genannten passiven Bauelemente und integrierten Schaltkreise sind bei dem elektronischen Modul ebenfalls mit Vorteil vorgesehen.
  • Bevorzugt sind Anschlussflächen der Bauelemente über die Leiterbahnstruktur elektrisch leitend miteinander verbunden. Zusätzlich oder alternativ ist die Anschlussfläche von mindestens einem der Bauelemente mit einem Anschlussbereich des Trägerkörpers über die Leiterbahnstruktur elektrisch leitend verbunden. Bei dem elektronischen Modul ist es grundsätzlich möglich, Leiterbahnen, die bei herkömmlichen Modulen ein Bestandteil des Trägerkörpers sind, teilweise oder vollständig durch die auf der Isolierschicht aufgebrachten Leiterbahnstruktur zu ersetzen. Dies ermöglicht zum einen eine technisch einfach zu realisierende elektrische Montage der Bauelemente und zum anderen die Verwendung von kostengünstigeren Trägerkörpern.
  • Eine vorteilhafte Ausführungsform des Moduls sieht vor, dass mindestens eines der Bauelemente für eine SMD-Montage geeignet ist. Zusätzlich oder alternativ ist mindestens eines der Bauelemente für eine Montage geeignet, die eine Verwendung von Bonddrähten beinhaltet. Derartige Bauelemente können in dem elektronischen Modul mit Vorteil statt mittels Lot oder mittels Bonddrähten zumindest teilweise anhand der Leiterbahnstruktur elektrisch leitend angeschlossen sein.
  • Bei der Verwendung mindestens eines Bauelements, das geeignet ist, elektromagnetische Strahlung zu emittieren oder zu detektieren, weist die Isolierschicht mit Vorteil ein Lumineszenz-Konversionsmaterial auf. Mittels des Lumineszenz-Konversionsmaterials lässt sich eine von dem Bauelement zu emittierende oder zu detektierende Strahlung aus einem ersten Wellenlängenbereich in eine elektromagnetische Strahlung aus einem zweiten Wellenlängenbereich konvertieren.
  • Beispielsweise lässt sich auf diese Weise blaue Strahlung teilweise in gelbe Strahlung konvertieren. Bei geeignetem Intensitätsverhältnis von blauer und gelber Strahlung lässt sich so weißes Licht erzeugen. Bei einer derartigen Lumineszenzkonversion ist es im Hinblick auf die Effizienz besonders vorteilhaft, wenn die Isolierschicht unmittelbar an die zur Strahlungsauskopplung vorgesehene Oberfläche des Bauelements angrenzt. Als Bauelement ist insbesondere ein Lumineszenzdiodenchip geeignet.
  • Zweckmäßigerweise sind die Bauelemente mittels der Isolierschicht verkapselt und somit vor äußeren chemischen oder mechanischen Einflüssen geschützt.
  • Besonders bevorzugt weist die Isolierschicht Glas auf, sie kann insbesondere auch aus einer Glasschicht bestehen. Glas als Material hat den Vorteil, dass es in der Regel einen thermischen Ausdehnungskoeffizienten aufweist, der beispielsweise an Halbleitermaterialien besser angepasst ist als bei einem Kunststoff. Dadurch werden temperaturbedingte mechanische Spannungen, die insbesondere bei Bauelementen mit einer hohen Wärmeentwicklung zu Rissen in der Isolierschicht oder sogar zu einem Ablösen der Isolierschicht führen könnten, vorteilhaft vermindert. Ebenfalls wird durch die Verwendung von Glas ein durch Temperaturspannungen bedingtes Ablösen der Leiterbahnstruktur von der Isolierschicht vermieden. Weiterhin zeichnet sich Glas durch eine im Vergleich zu einem Kunststoff geringere Aufnahme von Feuchtigkeit aus.
  • Zusätzlich oder alternativ weist die Isolierschicht einen Kunststoff auf. Es kann insbesondere eine Kunststoffschicht verwendet werden, die sich beispielsweise durch Auflaminieren einer Kunststofffolie, durch Aufdrucken oder Aufsprühen einer Polymerlösung aufbringen lässt.
  • Bevorzugt ist in der Isolierschicht zusätzlich oder alternativ Silikon enthalten, das sich durch eine hohe Strahlungsbeständigkeit, insbesondere gegenüber UV-Licht, auszeichnet.
  • Mit Vorteil ist auf die Leiterbahnstruktur eine elektrisch isolierende Deckschicht aufgebracht, die bevorzugt ein Glas aufweist oder aus einem Glas besteht. Zusätzlich oder alternativ enthält die Deckschicht einen Lack. Durch eine derartige isolierende Deckschicht kann eine potentialfreie Oberfläche der elektrischen Bauelemente erzielt werden.
  • Es wird ein Verfahren zum Herstellen eines elektronischen Moduls angegeben, bei dem ein Trägerkörper und mindestens zwei elektrische Bauelemente bereitgestellt werden. Bevorzugt sind die elektrischen Bauelemente verschiedenartig, es können jedoch auch gleichartige Bauelemente verwendet werden. Die Bauelemente werden auf dem Trägerkörper aufgebracht. Auf die Bauelemente und dem Trägerkörper wird eine Isolierschicht aufgebracht. In der Isolierschicht werden Ausnehmungen ausgebildet, mittels derer mindestens jeweils eine elektrische Anschlussfläche der Bauelemente teilweise oder vollständig freigelegt wird. Auf die Isolierschicht wird elektrisch leitfähiges Material derart aufgebracht, dass es mit den elektrischen Anschlussflächen verbunden wird, zum Ausbilden einer elektrischen Leiterbahnstruktur.
  • Zweckmäßigerweise wird das elektrisch leitfähige Material in Form einer Schicht aufgebracht. Diese Schicht kann, je nach Ausführung und Form der zu realisierenden Leiterbahnstruktur, nachfolgend zweckmäßigerweise strukturiert werden, sodass insbesondere auch elektrisch voneinander isolierte Leiterbahnen der Leiterbahnstruktur hergestellt werden können.
  • Mit besonderem Vorteil werden mehrere Module gemeinsam und im Wesentlichen gleichzeitig hergestellt. Insbesondere das Aufbringen der Isolierschicht, das Ausbilden von Ausnehmungen und das Aufbringen von elektrisch leitfähigem Material lässt sich in einer Reihe von Batch-Prozessen durchführen. In diesen Batch-Prozessen kann eine Vielzahl von elektronischen Modulen parallel prozessiert werden, was eine kostengünstige Alternative zu der Verwendung von Einzelprozessen ist, wie sie zum Beispiel beim Bonden unter Verwendung von Bonddrähten nötig sind. Bei einem Einsatz von Batch-Prozessen kann zudem auch der Investitionsbedarf für notwendige Betriebsanlagen gering gehalten werden.
  • Die Batch-Prozesse sind flexibel auf verschiedene Produkte einzurichten. Es ist grundsätzlich möglich, verschiedene Produkte auf einer Fertigungslinie herzustellen. Das kann sowohl nacheinander, nach einer Umstellung von sich unterscheidenden Verfahrensparametern oder auch parallel erfolgen. Das Verfahren lässt sich insbesondere zum elektrisch leitenden Kontaktieren und Anschließen von Bauelementen verschiedener Bauteilklassen verwenden.
  • Mit Vorteil umfasst das Aufbringen der Isolierschicht ein Aufbringen einer vorgefertigten Schicht. Zusätzlich oder alternativ umfasst das Aufbringen der Isolierschicht mit Vorteil ein Aufdrucken, ein Aufsprühen oder Aufschleudern eines Materials für die Isolierschicht. Durch diese Maßnahmen lässt sich das Aufbringen der Isolierschicht auf technisch einfache und kostengünstige Weise realisieren.
  • Bei einer besonders bevorzugten Variante des Verfahrens wird zum Aufbringen der Isolierschicht zunächst eine Precursor-Schicht auf die Bauelemente und den Trägerkörper aufgebracht. Dies erfolgt beispielsweise mittels eines Sol-Gel-Verfahrens, durch Aufdampfen oder durch Aufschleudern (Spincoating) einer Suspension. Eine erste Temperaturbehandlung wird vorgenommen, die geeignet ist, organische Bestandteile aus der Precursor-Schicht zu entfernen. Nachfolgend wird das Material einer zweiten Temperaturbehandlung unterzogen, die dazu geeignet ist, die Precursor-Schicht zu verdichten. Durch dieses Verfahren lässt sich insbesondere eine dünne und gleichmäßige Glasschicht erzeugen.
  • Die Ausnehmungen in der Isolierschicht werden vorzugsweise durch einen Verfahrensschritt hergestellt, der eine Laserbearbeitung umfasst. Dabei wird die Isolierschicht in den Bereichen der herzustellenden Ausnehmungen unter Verwendung von Laserstrahlung abgetragen. Bei einer Laserbearbeitung kann die Größe, Form und Tiefe der Ausnehmungen präzise eingestellt und unmittelbar erzeugt werden.
  • Das Aufbringen von elektrisch leitfähigem Material umfasst vorteilhaft das Aufbringen einer Metallschicht mittels eines PVD-Verfahrens und ein Verstärken der Metallschicht mittels galvanischer Abscheidung. Ein geeignetes PVD-Verfahren ist beispielsweise Sputtern.
  • Alternativ kann das elektrisch leitfähige Material auch unter Verwendung eines Druckverfahrens, insbesondere eines Siebdruckverfahrens, aufgebracht werden. Ferner kann das elektrisch leitfähige Material auch unter Verwendung eines Aufsprühverfahrens oder eines Aufschleuderverfahrens (Spincoating) erzeugt werden.
  • Weitere Vorteile, bevorzugte Ausführungsformen und Zweckmäßigkeiten des elektrischen Moduls und des Verfahrens ergeben sich aus den im nachfolgenden im Zusammenhang mit den Figuren näher erläuterten Ausführungsbeispielen.
  • Es zeigen:
  • 1 eine schematische Draufsicht auf einen Ausschnitt eines elektrischen Moduls gemäß eines ersten Ausführungsbeispiels,
  • 2 eine schematische Draufsicht auf einen Ausschnitt eines elektrischen Moduls gemäß eines zweiten Ausführungsbeispiels,
  • 3 eine schematische Draufsicht auf einen Ausschnitt eines elektrischen Moduls gemäß eines dritten Ausführungsbeispiels,
  • 4 bis 9 schematische Schnittansichten verschiedener Verfahrensstadien zur Herstellung des in 1 dargestellten elektrischen Moduls gemäß eines ersten Ausführungsbeispiels des Verfahrens,
  • 10 eine schematische Schnittansicht eines Verfahrensstadiums zur Herstellung des in 1 dargestellten elektrischen Moduls gemäß eines zweiten Ausführungsbeispiels des Verfahrens,
  • 11 bis 17 schematische Schnittansichten verschiedener Verfahrensstadien eines dritten Ausführungsbeispiels des Verfahrens zur Herstellung des in 2 dargestellten elektrischen Moduls.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sowie die Größenverhältnisse der Elemente untereinander sind nicht notwendigerweise als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
  • Das in 1 dargestellte elektronische Modul weist ein optoelektronisches Bauelement 50 und ein passives Bauelement 100 auf. Diese verschiedenartigen elektrischen Bauelemente sind auf einem Trägerkörper 10 angeordnet. Wie in der Schnittansicht von 9 zu erkennen ist, sind die Bauelemente 50, 100 und der Trägerkörper 10 mit einer elektrischen Isolierschicht 3 bedeckt. Auf der Isolierschicht 3 ist eine elektrische Leiterbahnstruktur 14 ausgebildet. Das optoelektronische Bauelement 50 und das passive elektrische Bauelement 100 weisen jeweils zwei elektrische Anschlussflächen 7, 6, 106 auf, die mit der Leiterbahnstruktur 14 verbunden ist.
  • Das optoelektronische Bauelement 50 weist einen Chipträger 20 mit einer elektrischen Anschlussfläche 7 auf. Auf einem Teil der elektrischen Anschlussfläche 7 ist ein Lumineszenzdiodenchip 1 aufgebracht, der auf einer der elektrischen Anschlussfläche 7 des Chipträgers 20 abgewandten Seite eine elektrische Anschlussfläche 6 aufweist. Diese elektrische Anschlussfläche 6 und der von dem Lumineszenzdiodenchip 1 nicht bedeckte Teil der elektrischen Anschlussfläche 7 bilden jeweils eine elektrische Anschlussflächen des optoelektronischen Bauelements 50.
  • Das passive Bauelement 100 ist beispielsweise ein Widerstand, ein Varistor oder ein Kondensator. Eine seiner elektrischen Anschlussflächen 106 ist über eine elektrische Leiterbahn der Leiterbahnstruktur 14 elektrisch leitend mit der elektrischen Anschlussfläche 6 des optoelektronischen Bauelements 50 verbunden. Die zweite elektrische Anschlussfläche 106 ist ebenfalls mit einer Leiterbahn der Leiterbahnstruktur 14 elektrisch leitend verbunden, wobei diese Leiterbahn jedoch nicht unmittelbar zu dem optoelektronischen Bauelement 50 führt.
  • Auch die auf dem Chipträger 20 ausgebildete elektrische Anschlussfläche 7 des optoelektronischen Bauelements 50 ist mit einer Leiterbahn der Leiterbahnstruktur 14 elektrisch leitend verbunden. Die elektrischen Anschlussflächen 6, 7, 106 sind bevorzugt alle sowohl elektrisch leitend als auch mechanisch unmittelbar mit der Leiterbahnstruktur 14 verbunden.
  • Das in 1 dargestellte elektronische Modul kann beispielsweise mit einem Trägerkörper 10 gefertigt sein, der keine elektrischen Leiterbahnen oder elektrischen Anschlussflächen aufweist. Sämtliche elektrische Leiterbahnen des Moduls sind beispielsweise mit Vorteil als ein Teil der Leiterbahnstruktur 14 auf der isolierenden Schicht 3 ausgebildet.
  • Alternativ ist es auch möglich, die auf der isolierenden Schicht 3 ausgebildete Leiterbahnstruktur 14 mit Leiterbahnen und/oder Anschlussflächen eines entsprechenden Trägerkörpers 10 zu kombinieren, das heißt die elektrische Verschaltung der Bauelemente umfasst sowohl die Leiterbahnstruktur 14 als auch Leiterbahnen und/oder Anschlussflächen des Trägerkörpers 10. Ein Beispiel für ein derartiges Modul ist in 2 dargestellt.
  • Das in 2 dargestellte elektronische Modul weist einen Trägerkörper 10 mit einer elektrischen Anschlussfläche 7 auf, auf der ein optoelektronisches Bauelement 50 in Form eines Lumineszenzdiodenchips 1 aufgebracht ist. Die der elektrischen Anschlussfläche 7 zugewandte Seite des Lumineszenzdiodenchips 1 ist elektrisch leitfähig mit der Anschlussfläche 7 verbunden. Die der elektrischen Anschlussfläche 7 abgewandte Seite des Lumineszenzdiodenchips 1 weist eine elektrische Anschlussfläche 6 auf, die über eine Leiterbahn der Leiterbahnstruktur 14 elektrisch leitend mit einem elektrischen Anschlussbereich 8 des Trägerkörpers 10 verbunden ist.
  • Eine weitere Leiterbahn der Leiterbahnstruktur 14 verbindet die elektrische Anschlussfläche 7 mit einer Anschlussfläche 106 eines ebenfalls auf dem Trägerkörper 10 befindlichen passiven Bauelements 100. Dieses passive Bauelement 100 weist zwei elektrische Anschlussflächen 106 auf, wobei auch die zweite elektrische Anschlussfläche mit einer Leiterbahn der Leiterbahnstruktur 14 elektrisch leitend verbunden ist.
  • Es ist zum Beispiel möglich, dass die Leiterbahnstruktur 14 keine Leiterbahnen aufweist, die elektrische Anschlussflächen von Bauelementen des Moduls unmittelbar elektrisch leitend miteinander verbindet.
  • Bei den in den 1 und 2 dargestellten Ausschnitten eines elektronischen Moduls handelt es sich beispielsweise um optoelektronische Module, die geeignet sind, Licht zu emittieren. Als Lichtquelle dienen hierbei optoelektronische Bauelemente 50 mit mindestens einem Lumineszenzdiodenchip 1, wobei bevorzugt mehrere Lumineszenzdiodenchips verwendet werden. Beispielsweise weist das optoelektronische Bauelement 50 zwischen einschließlich vier und einschließlich zehn Lumineszenzdiodenchips auf. Alternativ weist das elektronische Modul beispielsweise zwischen einschließlich vier und einschließlich zehn optoelektronische Bauelemente auf, die jeweils mindestens einen Lumineszenzdiodenchip 1 enthalten.
  • Bei derartigen optoelektronischen Modulen dienen die passiven Bauelemente beispielsweise zur Stabilisierung der an die optoelektronischen Bauelemente angelegten elektrischen Spannung. Hierfür werden zweckmäßigerweise Varistoren verwendet. Zusätzlich oder alternativ können weitere elektrische Bauelemente, die zu den optoelektronischen Bauelementen 50 verschiedenartig sind, für beliebige Zwecke wie beispielsweise zur Ausbildung geeigneter elektrischer Ansteuerungsschaltungen in dem Modul enthalten sein. Dies umfasst insbesondere auch logische Schaltkreise, die unter Verwendung integrierter Schaltkreise gebildet sind. Beispielsweise können Logikchips und/oder Speicherchips auf dem Trägerkörper 10 angeordnet und mit der Leiterbahnstruktur 14 elektrisch leitend verbunden sein.
  • Ein Ausschnitt eines beispielhaften elektronischen Moduls, das einen integrierten Schaltkreis 200 aufweist, ist in 3 dargestellt. Der integrierte Schaltkreis 200 ist beispielsweise mit einem Gehäuse versehen und geeignet, ähnlich wie ein SMD-Bauelement montiert und angeschlossen zu werden. Zusätzlich oder alternativ können auch integrierte Schaltkreise ohne Gehäuse ("bare dies") verwendet werden. Derartige bare dies werden in der Regel mittels Kleben oder Auflöten mechanisch montiert und durch einen wire bonding-Prozess elektrisch leitend angeschlossen. Darüber hinaus können auch integrierte Schaltkreise verwendet werden, die geeignet sind, über eine Bump-Montage angeschlossen zu werden.
  • Bei dem in 3 dargestellten elektronischen Modul ist ein derartiger integrierter Schaltkreis 200 auf dem Trägerkörper 10 aufgebracht und unter Verwendung der auf einer Isolierschicht 3 aufgebrachten Leiterbahnstruktur 14 elektrisch leitend angeschlossen. Beispielsweise sind alle elektrischen Anschlussflächen 206 des integrierten Schaltkreises 200 unmittelbar elektrisch leitend mit Leiterbahnen der Leiterbahnstruktur 14 verbunden.
  • Die isolierende Schicht ist aus Gründen der Übersichtlichkeit in den 1, 2 und 3 nicht dargestellt. Sie ist zwischen der Leiterbahnstruktur 14 und den übrigen in den Figuren dargestellten Elementen angeordnet, wobei die isolierende Schicht in den Bereichen der zu kontaktierenden Anschlussflächen Ausnehmungen für Durchkontaktierungen aufweist. Verdeutlicht wird dieser Aufbau durch die nachfolgende Beschreibung beispielhafter Verfahren zur Herstellung eines elektronischen Moduls mit Einbeziehung der 4 bis 17.
  • In den 4 bis 9 sind schematische Schnittansichten verschiedener Verfahrensstadien eines beispielhaften Verfahrens zur Herstellung des in 1 dargestellten elektronischen Moduls enthalten. Die in 9 dargestellte Schnittansicht ist eine Darstellung auf einen Schnitt entlang der in 1 eingezeichneten gestrichelten Linie. Die in den 4 bis 8 dargestellten Schnittansichten sind Darstellungen eines entsprechenden Schnittes während vorhergehender Verfahrensstadien des beispielhaften Verfahrens.
  • In 4 ist der Verfahrensschritt einer Bereitstellung eines Trägerkörpers 10 dargestellt. Der Trägerkörper 10 weist beispielsweise die Form einer ebenen Platte auf. Alternativ kann der Trägerkörper auch Strukturen und Unebenheiten aufweisen. Er enthält zum Beispiel ein keramisches Material, einen Kunststoff und/oder ein Metall oder besteht im Wesentlichen aus einem dieser Materialien. Beispielsweise besteht der Trägerkörper aus Aluminiumnitrid.
  • Auf den Trägerkörper 10 werden mindestens zwei verschiedenartige elektrische Bauelemente 50, 100 aufgebracht. Zweckmäßigerweise werden diese Bauelemente an dem Trägerkörper 10 befestigt. Obgleich eine elektrisch leitende Anbindung der Bauelemente an den Trägerkörper 10 nicht erforderlich ist, kann eine Verbindung mit einer hohen Wärmeleitfähigkeit zwischen den Bauelementen und dem Trägerkörper 10 vorteilhaft sein. Die Bauelemente 50, 100 sind beispielsweise mittels Klebstoff und/oder mittels eines Lotes mit dem Trägerkörper 10 verbunden. Auf eine derartige Verbindung kann jedoch grundsätzlich auch verzichtet werden.
  • Eines der Bauelemente ist ein optoelektronisches Bauelement 50, das einen Chipträger 20, eine auf dem Chipträger 20 aufgebrachte elektrische Anschlussschicht 7 und einen auf der elektrischen Anschlussschicht 7 aufgebrachten Lumineszenzdiodenchip 1 umfasst.
  • Der Lumineszenzdiodenchip 1 weist auf seiner der elektrischen Anschlussschicht 7 zugewandten Außenfläche eine elektrische Anschlussfläche auf, die beispielsweise mittels Anlöten elektrisch leitend und mechanisch mit der elektrischen Anschlussschicht 7 verbunden ist, nicht dargestellt. Auf einer der elektrischen Anschlussschicht 7 abgewandten Seite weist der Lumineszenzdiodenchip 1 eine elektrische Anschlussfläche 6 auf. Die Anschlussfläche 6 wird zum Beispiel durch eine Kontaktschicht oder eine Kontaktschichtenfolge gebildet, die auf einem Grundkörper des Lumineszenzdiodenchips 1 aufgebracht und beispielsweise mittels Fotolithografie strukturiert ist.
  • Der Lumineszenzdiodenchip weist eine Dünnfilmschicht mit einer aktiven Zone, die geeignet ist, bei Beaufschlagung mit einem elektrischen Strom eine elektromagnetische Strahlung zu emittieren. Die Dünnfilmschicht basiert beispielsweise auf Nitrid-Verbindungshalbleitermaterialien und ist geeignet, eine elektromagnetische Strahlung aus dem blauen und/oder ultravioletten Spektrum zu emittieren. Nitrid-Verbindungshalbleitermaterialien sind Verbindungs halbleitermaterialien, die Stickstoff enthalten, wie Materialien aus dem System InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y < 1. Die Dünnfilmschicht weist z.B. mindestens eine Halbleiterschicht aus einem Nitrid-Verbindungshalbleitermaterial auf.
  • In der Dünnfilmschicht kann beispielsweise ein herkömmlicher pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) enthalten sein. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert. Beispiele für solche MQW-Strukturen sind in den Druckschriften US 5,831,277 und US 5,684,309 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
  • Der Chipträger 20 weist mindestens eines der Materialien Keramik, Metall und Kunststoff auf oder besteht aus einem dieser Materialien. Beispielsweise besteht er aus Aluminiumnitrid.
  • In einem Abstand zu dem optoelektronischen Bauelement 50 wird auf dem Trägerkörper 10 ein passives Bauelement 100 aufgebracht. Das Bauelement weist zwei elektrische Anschlussflächen 106 auf, die derart ausgebildet sind, dass das Bauelement 100 für eine SMD-Montage geeignet ist. SMD steht für „surface mountable device". Unter einer SMD-Montage ist eine für SMD-Bauelemente typische Montage zu verstehen, die in der Regel ein Aufbringen des Bauelements auf eine Montagefläche und ein Verlöten elektrischer Anschlussflächen des Bauelements mit Anschlussflächen auf der Montagefläche umfasst.
  • Bei dem in 6 veranschaulichten Verfahrensstadium wird auf die elektrischen Bauelemente 50, 100 und auf den Trägerkörper 10 eine Isolierschicht 3 aufgebracht. Das Aufbringen der Isolierschicht 3 erfolgt vorzugsweise durch Aufsprühen oder Aufschleudern (Spincoating) einer Polymerlösung. Weiterhin kann beispielsweise auch ein Druckverfahren, insbesondere Siebdruck, zum Aufbringen der Isolierschicht 3 mit Vorteil verwendet werden.
  • Bei dem in 7 veranschaulichten Verfahrensschritt werden eine erste Ausnehmung 11, durch die ein Teilbereich der elektrischen Anschlussfläche 6 des Lumineszenzdiodenchips 1 freigelegt wird, und zwei zweite Ausnehmungen 12, durch die jeweils ein Teilbereich der elektrischen Anschlussflächen 106 des passiven Bauelements 100 freigelegt werden, in der Isolierschicht 3 erzeugt. Die Ausnehmungen 11, 12 werden beispielsweise mittels eines lithografischen Prozesses oder mittels einer Laserbearbeitung erzeugt, wobei eine Laserbearbeitung bevorzugt ist.
  • Nachfolgend wird elektrisch leitfähiges Material derart auf die Isolierschicht aufgebracht, dass es mit den elektrischen Anschlussflächen 6, 106 verbunden ist. Zweckmäßigerweise wird das elektrisch leitfähige Material derart aufgebracht, dass es die Ausnehmungen 11, 12 füllt und die Isolierschicht 3 bedeckt. Es wird zur Ausbildung einer elektrischen Leiterbahnstruktur 14 aufgebracht, wie in 8 dargestellt.
  • Das elektrisch leitfähige Material weist zum Beispiel mindestens ein Metall auf oder besteht aus einem solchen. Es wird beispielsweise in Form einer Metallschicht aufgebracht. Dies erfolgt zum Beispiel durch Aufdampfen oder Sputtern.
  • Nachfolgend wird die Metallschicht strukturiert, was beispielsweise mittels Fotolithografie erfolgt.
  • Alternativ wird zunächst eine vergleichsweise dünne Metallschicht, die beispielsweise 100 nm dick ist, ganzflächig auf die Isolierschicht 3 aufgebracht. Die Metallschicht wird in Bereichen, die zur Ausbildung der Leiterbahnstruktur 14 vorgesehen sind, selektiv galvanisch verstärkt und nachfolgend so lange geätzt, bis die unverstärkten Bereiche abgetragen sind. Dies erfolgt beispielsweise durch Aufbringen einer Fotolackschicht auf die Metallschicht, in der mittels Fototechnik Ausnehmungen in den für die Leiterbahnstruktur 14 vorgesehenen Bereichen erzeugt werden (nicht gezeigt).
  • In dem Bereich der Ausnehmungen in der Fotolackschicht wird die zuvor aufgebrachte Metallschicht durch eine galvanische Abscheidung verstärkt. Dies erfolgt vorteilhaft derart, dass die Metallschicht in dem galvanisch verstärkten Bereich wesentlich dicker ist als die zuvor ganzflächig aufgebrachte Metallschicht. Beispielsweise kann die Dicke der Metallschicht in dem galvanisch verstärkten Bereich mehrere Mikrometer betragen. Nachfolgend wird die Fotolackschicht entfernt und ein Ätzprozess durchgeführt, mit dem die Metallschicht in nicht galvanisch verstärkten Bereichen vollständig abgetragen wird. In den galvanisch verstärkten Bereichen wird die Metallschicht aufgrund ihrer größeren Dicke dagegen nur teilweise abgetragen, sodass sie in diesen Bereichen zur Bildung der elektrischen Leiterbahnstruktur 14 verbleibt.
  • Als weitere Alternative ist es auch möglich, dass die elektrische Leiterbahnstruktur direkt in einer strukturierten Form auf die Isolierschicht 3 aufgebracht wird. Dies kann beispielsweise unter Verwendung eines Druckverfahrens, insbesondere unter Verwendung eines Siebdruckverfahrens, erfolgen.
  • Alternativ zu einem Metall wird beispielsweise mit Vorteil ein transparentes elektrisch leitfähiges Material verwendet, das insbesondere für eine von dem Lumineszenzdiodenchip 1 emittierte elektromagnetische Strahlung durchlässig ist. Als ein derartiges elektrisch leitfähiges transparentes Material ist insbesondere ein transparentes leitfähiges Oxid (TCO) wie beispielsweise ein Indium-Zinn-Oxid (ITO) geeignet. Alternativ wird beispielsweise eine transparente elektrisch leitfähige Kunststoffschicht verwendet. Das elektrisch leitfähige transparente Material wird vorzugsweise durch Aufdampfen, Aufdrucken, Aufsprühen oder Aufschleudern (Spincoating) aufgebracht.
  • Nach dem Ausbilden der elektrischen Leiterbahnstruktur 14, siehe 8, kann in einem optionalen weiteren Verfahrensschritt eine elektrisch isolierende Deckschicht 15 auf die Leiterbahnstruktur aufgebracht werden. Die isolierende Deckschicht 15 ist vorzugsweise eine Kunststoffschicht, zum Beispiel eine Lackschicht. Sie bedeckt insbesondere die Leiterbahnstruktur 14, um eine potentialfreie Oberfläche zu erzeugen.
  • Eine alternative Variante des Aufbringens der Isolierschicht 3, wie es vorhergehend unter Bezugnahme auf 6 erläutert ist, ist in 10 veranschaulicht. Hierbei wird die elektrisch isolierende Schicht vor dem Aufbringen auf den Trägerkörper 10 vorgefertigt. Beispielsweise wird sie in Form einer flexiblen Folie bereitgestellt, die nachfolgend auf die Bauelemente und den Trägerkörper 10 aufgebracht wird. Die Folie lässt sich beispielsweise unter Verwendung eines Klebstoffes aufkleben oder auflaminieren. Im Übrigen kann die Durchführung des Verfahrens wie vorhergehend beschrieben erfolgen.
  • Eine weitere alternative Variante des Aufbringens der Isolierschicht 3 wird nachfolgend im Rahmen der Beschreibung des anhand der 11 bis 17 veranschaulichten Ausführungsbeispiels des Verfahrens erläutert.
  • Im Unterschied zu dem vorhergehend anhand der 4 bis 10 erläuterten Verfahren wird ein Trägerkörper 10 bereitgestellt, der zwei Anschlussbereiche 7, 8 aufweist. Die elektrischen Anschlussbereiche 7, 8 sind elektrisch voneinander isoliert. Sie sind beispielsweise durch Metallschichten gebildet, die auf einem Grundkörper des Trägerkörpers 10 aufgebracht sind. Der Trägerkörper 10 kann beispielsweise ein PCB (printed circuit board), insbesondere ein MCPCB sein.
  • Auf dem ersten Anschlussbereich 7 ist ein Lumineszenzdiodenchip 1 aufgebracht und elektrisch leitend mit dem Anschlussbereich 7 verbunden, was beispielsweise durch Anlöten oder Aufkleben der dem Anschlussbereich zugewandten Fläche des Lumineszenzdiodenchips mittels eines Lotes oder eines elektrisch leitfähigen Klebstoffes erfolgt. Auf seiner dem Anschlussbereich 7 abgewandten Seite weist der Lumineszenzdiodenchip 1 eine elektrische Anschlussfläche 6 auf. Der Lumineszenzdiodenchip 1 ist ein Beispiel für ein optoelektronisches Bauelement, das auf dem Trägerkörper 10 aufgebracht wird.
  • Alternativ kann das optoelektronische Bauelement auch ein Gehäuse aufweisen, in dem der Lumineszenzdiodenchip 1 montiert ist und gegebenenfalls auch eingekapselt ist. Das Gehäuse kann beispielsweise für eine SMD-Montage geeignet sein.
  • Die 11 bis 17 entsprechen Darstellungen eines Schnittes des in 2 dargestellten elektronischen Moduls entlang der in 2 eingetragenen gestrichelten Linie während verschiedenen Verfahrensstadien zur Herstellung des Moduls. Die in 17 dargestellte Schnittansicht entspricht einer Darstellung des Schnittes durch das fertige Modul.
  • Auf den Trägerkörper 10 und die darauf aufgebrachten Bauelemente wird eine Precursor-Schicht 9 aufgebracht, die sowohl organische als auch anorganische Bestandteile enthält, siehe 12. Das Aufbringen der Precursor-Schicht erfolgt beispielsweise mittels eines Sol-Gel-Verfahrens, durch Aufdampfen, Sputtern, Aufsprühen oder durch Aufschleudern (Spincoating) einer Suspension.
  • Nachfolgend wird die Precursor-Schicht einer ersten Temperaturbehandlung unterzogen. Dabei wird sie beispielsweise bei einer Temperatur T1 von vorzugsweise etwa 200° C bis 400° C für etwa vier Stunden bis acht Stunden in einer neutralen oder geringfügig sauerstoffhaltigen Atmosphäre belassen. Hierfür eignet sich beispielsweise eine reine Stickstoffatmosphäre oder eine neutrale Atmosphäre, die einen geringen Sauerstoff-Partialdruck aufweist. Bei dieser ersten Temperaturbehandlung werden organische Bestandteile der Precursor-Schicht 9 entfernt, wie in 13 durch die Pfeile 18 angedeutet ist.
  • Die so entstandene Schicht wird nachfolgend, wie in 14 schematisch dargestellt ist, mit einer zweiten Temperaturbehandlung verdichtet, um die Isolierschicht 3 herzustellen. Die zweite Temperaturbehandlung umfasst ein Sintern, das bei einer Temperatur T2 von vorzugsweise etwa 300° C bis 500° C für etwa vier Stunden bis fünf Stunden erfolgt. Die zweite Temperaturbehandlung wird vorzugsweise unter einer reduzierenden oder einer oxidierenden Atmosphäre durchgeführt. Durch dieses Verfahren lassen sich insbesondere Glasschichten erzeugen.
  • Die so hergestellte Isolierschicht 3 wird nachfolgend mit Ausnehmungen 11, 12 versehen, um Teilbereiche elektrischer Anschlussflächen 6 oder elektrische Anschlussbereiche des Trägerkörpers 8 freizulegen, siehe 15. Nachfolgend wird auf die isolierende Schicht 3 ein elektrisch leitfähiges Material zur Ausbildung einer Leiterbahnstruktur 14 aufgebracht, siehe 16. Auf die elektrische Leiterbahnstruktur 14 wird nachfolgend optional eine isolierende Deckschicht 15 aufgebracht, was in 17 veranschaulicht ist.
  • Die Herstellung der Deckschicht 15 kann in analoger Weise wie die Herstellung der Isolierschicht 3 erfolgen. Sie kann insbesondere ein Glas aufweisen oder aus einem Glas bestehen. In diesem Fall werden die vorhergehend anhand der 12 bis 14 beschriebenen Verfahrensschritte bevorzugt ein erstes Mal durchgeführt, um eine Isolierschicht 3 zu erzeugen, und nach dem Aufbringen der Leiterbahnstruktur 14 wiederholt, um die Deckschicht 15 auszubilden.
  • Durch eine mehrfache Wiederholung des Aufbringens einer elektrisch isolierenden Schicht und einer elektrisch leitfähigen Schicht kann auch eine mehrlagige Leiterbahnstruktur realisiert werden. Dies ist insbesondere vorteilhaft, wenn eine komplexe Verschaltung mehrerer elektrischer Bauelemente auf engem Raum realisiert werden soll.
  • Bei den beschriebenen Verfahren und elektronischen Modulen kann die isolierende Schicht und/oder die isolierende Deckschicht ein Lumineszenz-Konversionsmaterial aufweisen. Dieses liegt beispielsweise als mindestens ein Leuchtstoff in Form eines Pulvers vor. Geeignete Lumineszenz-Konversionsmaterialien sind beispielsweise alle für die Anwendung bei LEDs bekannten Konverter.
  • Beispiele für derartige als Konverter geeignete Leuchtstoffe und Leuchtstoffmischungen sind:
    • – Chlorosilikate, wie beispielsweise in DE 10036940 und dem dort beschriebenen Stand der Technik offenbart,
    • – Orthosilikate, Sulfide, Thiometalle und Vanadate wie beispielsweise in WO 2000/33390 und dem dort beschriebenen Stand der Technik offenbart,
    • – Aluminate, Oxide, Halophosphate, wie beispielsweise in US 6,616,862 und dem dort beschriebenen Stand der Technik offenbart,
    • – Nitride, Sione und Sialone wie beispielsweise in DE 10147040 und dem dort beschriebenen Stand der Technik offenbart, und
    • – Granate der Seltenen Erden wie YAG:Ce und der Erdalkalielemente wie beispielsweise in US 2004-062699 und dem dort beschriebenen Stand der Technik offenbart.
  • Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie der Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (18)

  1. Elektronisches Modul mit mindestens zwei verschiedenartigen elektrischen Bauelementen und einem Trägerkörper, auf dem die Bauelemente angeordnet sind, dadurch gekennzeichnet, dass die Bauelemente und der Trägerkörper mit einer elektrischen Isolierschicht bedeckt sind, auf der eine elektrische Leiterbahnstruktur ausgebildet ist, wobei die Bauelemente jeweils mindestens eine elektrische Anschlussfläche aufweisen, die mit der Leiterbahnstruktur verbunden ist.
  2. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass Anschlussflächen der Bauelemente über die Leiterbahnstruktur elektrisch leitend miteinander verbunden sind.
  3. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlussfläche von mindestens einem der Bauelemente mit einem Anschlussbereich des Trägerkörpers über die Leiterbahnstruktur elektrisch leitend verbunden ist.
  4. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eines der Bauelemente eine Lumineszenzdiode aufweist.
  5. Elektronisches Modul gemäß Anspruch 4, dadurch gekennzeichnet, dass die Lumineszenzdiode als ein Diodenchip mit einer Anschlusselektrode vorliegt, wobei die Anschlusselektrode eine Anschlussfläche des Bauelements ist.
  6. Elektronisches Modul gemäß Anspruch 5, dadurch gekennzeichnet, dass der Diodenchip auf einem Chipträger montiert ist, der auf dem Trägerkörper aufgebracht ist.
  7. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eines der Bauelemente ein passives Bauelement und/oder ein integrierter Schaltkreis ist.
  8. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eines der Bauelemente für eine SMD-Montage geeignet ist.
  9. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolierschicht ein Lumineszenz-Konversionsmaterial enthält.
  10. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolierschicht mindestens ein Material aus der Gruppe bestehend aus Kunststoff, Silikon und Glas aufweist.
  11. Elektronisches Modul gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine elektrisch isolierende Deckschicht auf die Leiterbahnstruktur aufgebracht ist.
  12. Verfahren zum Herstellen eines elektronischen Moduls, mit den Schritten: – Bereitstellen eines Trägerkörpers und mindestens zweier verschiedenartiger elektrischer Bauelemente, – Aufbringen der Bauelemente auf dem Trägerkörper, – Aufbringen einer Isolierschicht auf die Bauelemente und den Trägerkörper, – Ausbilden von Ausnehmungen in der Isolierschicht, zum Freilegen von mindestens jeweils einer elektrischen Anschlussfläche der Bauelemente, – Aufbringen von elektrisch leitfähigem Material auf die Isolierschicht, derart, dass es mit den elektrischen Anschlussflächen verbunden ist, zum Ausbilden einer elektrischen Leiterbahnstruktur.
  13. Verfahren nach Anspruch 12, wobei mehrere Module gemeinsam und im Wesentlichen gleichzeitig hergestellt werden.
  14. Verfahren nach Anspruch 12 oder 13, wobei das Aufbringen der Isolierschicht, Aufbringen einer vorgefertigten Schicht oder Aufdrucken, Aufsprühen oder Aufschleudern eines Materials für die Isolierschicht umfasst.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das Aufbringen der Isolierschicht die Verfahrensschritte umfasst: – Aufbringen einer Precursorschicht, die anorganische und organische Bestandteile enthält, – eine erste Temperaturbehandlung zur Entfernung organischer Bestandteile aus der Precursorschicht, und – eine zweite Temperaturbehandlung zur Verdichtung der Precursorschicht.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei die Ausnehmungen in der Isolierschicht unter Verwendung einer Laserbearbeitung erzeugt werden.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Aufbringen von elektrisch leitfähigem Material das Aufbringen einer Metallschicht mit einem PVD-Verfahren und ein Verstärken der Metallschicht mittels galvanischer Abscheidung umfasst.
  18. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Aufbringen von elektrisch leitfähigem Material die Verwendung eines Druckverfahrens, Aufsprühen und/oder Aufschleudern von Material umfasst.
DE102006015115A 2006-03-31 2006-03-31 Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls Withdrawn DE102006015115A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006015115A DE102006015115A1 (de) 2006-03-31 2006-03-31 Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006015115A DE102006015115A1 (de) 2006-03-31 2006-03-31 Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls

Publications (1)

Publication Number Publication Date
DE102006015115A1 true DE102006015115A1 (de) 2007-10-04

Family

ID=38460236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006015115A Withdrawn DE102006015115A1 (de) 2006-03-31 2006-03-31 Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls

Country Status (1)

Country Link
DE (1) DE102006015115A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049069A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102008049399A1 (de) 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronische Vorrichtung und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010044560A1 (de) * 2010-09-07 2012-03-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
US8513682B2 (en) 2007-12-21 2013-08-20 Osram Opto Semiconductors Gmbh Optoelectronic component and production method for an optoelectronic component
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
US9551479B2 (en) 2012-07-31 2017-01-24 Osram Opto Semiconductors Gmbh Method for producing an illuminant
DE102013103132B4 (de) * 2012-03-27 2020-03-19 Infineon Technologies Ag Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199777A (en) * 1976-02-02 1980-04-22 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
DE19625622A1 (de) * 1996-06-26 1998-01-02 Siemens Ag Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US20030157741A1 (en) * 2001-03-09 2003-08-21 Toyoharu Oohata Display apparatus and its manufacturing method
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
US20050017346A1 (en) * 2003-06-13 2005-01-27 Osamu Yamagata Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199777A (en) * 1976-02-02 1980-04-22 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
DE19625622A1 (de) * 1996-06-26 1998-01-02 Siemens Ag Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US20030157741A1 (en) * 2001-03-09 2003-08-21 Toyoharu Oohata Display apparatus and its manufacturing method
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
US20050017346A1 (en) * 2003-06-13 2005-01-27 Osamu Yamagata Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513682B2 (en) 2007-12-21 2013-08-20 Osram Opto Semiconductors Gmbh Optoelectronic component and production method for an optoelectronic component
DE102008049069B4 (de) 2008-09-26 2020-07-16 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102008049069B8 (de) * 2008-09-26 2020-10-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102008049069A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102008049399A1 (de) 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronische Vorrichtung und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102008049399B4 (de) 2008-09-29 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, optoelektronische Vorrichtung und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010044560A1 (de) * 2010-09-07 2012-03-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9224931B2 (en) 2010-09-07 2015-12-29 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
US9029902B2 (en) 2010-10-28 2015-05-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
DE102013103132B4 (de) * 2012-03-27 2020-03-19 Infineon Technologies Ag Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
US9551479B2 (en) 2012-07-31 2017-01-24 Osram Opto Semiconductors Gmbh Method for producing an illuminant
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements

Similar Documents

Publication Publication Date Title
EP2002176B1 (de) Optoelektronischer frontscheinwerfer
DE102004050371A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
WO2008014750A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102008016487A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2008101524A1 (de) Elektrische verbindung für halbleiterstrukturen, verfahren zu ihrer herstellung sowie verwendung einer solchen in einem leuchtelement
DE102011103412A1 (de) Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
EP2223354B1 (de) Optoelektronisches bauelement
WO2010054628A2 (de) Strahlungsemittierendes bauelement und verfahren zu dessen herstellung
WO2018002321A1 (de) Modulares modul
DE102014116529A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102016103552A1 (de) Modul für eine Leuchte
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
DE112018007881T5 (de) Optoelektronische Halbleitervorrichtung und Verfahren zur Herstellung einer optoelektronischen Halbleitervorrichtung
DE102008049069A1 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102006059702A1 (de) Optoelektronisches Bauelement
EP1217664A2 (de) Halbleiter-Leuchteinheit und Verfahren zur Herstellung derselben
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102016124525B4 (de) Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20130403