[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102004059428A1 - Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur - Google Patents

Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur Download PDF

Info

Publication number
DE102004059428A1
DE102004059428A1 DE102004059428A DE102004059428A DE102004059428A1 DE 102004059428 A1 DE102004059428 A1 DE 102004059428A1 DE 102004059428 A DE102004059428 A DE 102004059428A DE 102004059428 A DE102004059428 A DE 102004059428A DE 102004059428 A1 DE102004059428 A1 DE 102004059428A1
Authority
DE
Germany
Prior art keywords
hole
area
ring electrode
electrode structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004059428A
Other languages
English (en)
Inventor
Harald Seidl
Martin Ulrich Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004059428A priority Critical patent/DE102004059428A1/de
Priority to US11/296,740 priority patent/US7317201B2/en
Publication of DE102004059428A1 publication Critical patent/DE102004059428A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und eine entsprechende mikroelektronische Elektrodenstruktur. Das Verfahren weist folgende Schritte auf: Bereitstellen einer ersten Leitungsebene (1); Vorsehen eines Isolationsbereichs (2, 5) auf der ersten Leitungsebene (1); Bilden eines Durchgangsloches (3) in dem Isolationsbereich (2, 5); Bilden einer Ringelektrode (9a'; 9b'; 9a; 9b) im Durchgangsloch (3) mit einer ersten und einer zweiten Seite, welche an der ersten Seite mit der ersten Leitungsebene (1) elektrisch verbunden ist, mittels einer Spacertechnik; und Bilden einer zweiten Leitungsebene (1) auf dem Isolationsbereich (2, 5), welche mit der zweiten Seite der Ringelektrode (9a'; 9b'; 9a; 9b) elektrisch verbunden ist.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und eine entsprechende mikroelektronische Elektrodenstruktur.
  • Obwohl prinziell für beliebige mikroelektronische Elektrodenstrukturen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von PCM(phase change memory)-Speicherelementen erläutert.
  • Aus der US-A-5,166,758 ist ein PCM(phase change memory)-Speicherelement bekannt, bei der elektrische Energie dazu verwendet wird, um ein PCM-Material, typischerweise Chalkogenid-Legierungen (e.g. Ge2Sb2Te5), zwischen der kristallinen Phase (hohe Leitfähigkeit, logisch "1") und der amorphen Phase (geringe Leitfähigkeit, logisch "0") umzuwandeln.
  • Die Umwandlung von der amorphen Phase in die kristalline Phase erfordert einen Wärmeimpuls mit einer Temperatur, die höher als die Glasübergangstemperatur, aber kleiner als die Schmelztemperatur ist, wohingegen die Umwandlung von der kristallinen Phase in die amorphe Phase einen Wärmeimpuls mit einer Temperatur größer als der Schmelztemperatur gefolgt von einem schnellen Abkühlen erfordert.
  • Beim obigen Beispiel Ge2Sb2Te5 liegt die Schmelztemperatur bei ca. 600°C und die Glasübergangstemperatur bei ca. 300°C. Die Kristallisierungszeit liegt typischerweise bei 50 ns.
  • Derartige PCM-Speicherelemente haben eine ganze Reihe vorteilhafter Eigenschaften, beispielsweise Nicht-Flüchtigkeit, direkte Überschreibbarkeit, nicht-zerstörende Lesefähigkeit, schnelles Beschreiben/Löschen/Lesen, hohe Lebensdauer (1012 bis 1013 Schreib-/Lesezyklen), hohe Packungsdichte, geringer Leistungsverbrauch und gute Integrierbarkeit mit Halbleiter-Standardprozessen. Insbesondere lassen sich in einem PCM-Speicherelement die bisher bekannten Konzepte SRAM, EEPROM und ROM vereinigen.
  • Eines der Hauptprobleme bei den bekannten PCM-Speicherelementen liegt in der relativ hohen Wärmeerzeugung während der Programmier- und Löschoperationen. Als Abhilfe gegen diese Probleme bietet sich eine Reduzierung der kontaktierten Elektrodenfläche zur Erhöhung der Stromdichte und somit zur Erniedrigung des Energieverbrauchs und der damit verbundenen Wärmeerzeugung an.
  • Aus IEDM 200136,05, Stefan Lai and Tyler Lowrey, "OUM – A 180 nm Nonvolatile Memory Cell Element Technology For Stand Alone and Embedded Applications", ist der aktuelle Status der Entwicklung von PCM-Speicherelementen (dort auch "OUM" (Ovonic Unified Memory)-Speicher genannt) in der 180 nm-Technologie zusammengefasst.
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und eine entsprechende mikroelektronische Elektrodenstruktur zu schaffen, die eine weitere Verringerung der Grösse und damit der Wäremeerzeugung im Betrieb als PCM-Speicherlement ermöglicht.
  • Erfindungsgemäss wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und die entsprechende mikroelektronische Elektrodenstruktur gemäss Anspruch 12 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Anwendung eines sublithographischen Prozesses zur Verkleinerung der Kontaktfläche des PCM-Speicherelements.
  • Die erfindungsgemäße mikroelektronische Elektrodenstruktur eignet sich insbesondere für ein PCM-Speicherelement mit einer hohlzylindrischen Elektrode unter oder über bzw. unter und über einem resistiv schaltbaren PCM-Material (z. B. GST). Aufgrund der geringen Querschnittsfläche erhöht sich die Stromdichte, und daher kann der Gesamtstrom bei konstant bleibender Stromdichte reduziert werden. Außerdem wird durch die ringförmige Elektrodenstruktur eine gleichmäßige Erwärmung des PCM-Materials bewirkt. Die ringförmige Elektrode wird sublithographisch erzeugt, wobei der gesamte Schichtstapel mit unterer Elektrode, PCM-Material und oberer Elektrode selbstjustiert erzeugt werden kann.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäss einer bevorzugten Weiterbildung wird im Durchgangsloch zwischen der ersten Leitungsebene und der Ringelektrode ein Kontaktstöpsel gebildet, der an die erste Seite der Ringelektrode angrenzt.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist der Kontaktstöpsel einen Ti/TiN-Linerbereich und einen Wolframbereich auf.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Ringelektrode mit einem Isolationsstöpsel gefüllt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird zwischen der im Durchgangsloch zwischen der Ringelektrode und der zweiten Leitungsebene ein Bereich aus einem PCM-Material ge bildet wird, der an die zweite Seite der Ringelektrode angrenzt.
  • Gemäss einer weiteren bevorzugten Weiterbildung befindet sich der Bereich aus dem PCM-Material vollständig im Durchgangsloch.
  • Gemäss einer weiteren bevorzugten Weiterbildung befindet sich der Bereich aus dem PCM-Material im Durchgangsloch und oberhalb des Isolationsbereiches.
  • Gemäss einer weiteren bevorzugten Weiterbildung befindet sich der Bereich aus dem PCM-Material ausserhalb des Durchgangsloches oberhalb des Isolationsbereiches.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird im Durchgangsloch zwischen dem Isolationsbereich und der Ringelektrode ein Isolationsringbereich mittels einer Spacertechnik gebildet. Dadurch lässt sich der Durchmesser der Ringelektrode weiter verkleinern.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist der Isolationsbereich eine Siliziumoxidschicht und eine darüberliegende Siliziumnitridschicht auf.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Ringelektrode gegenüber der Oberseite des Isolationsbereichs in das Durchgangsloch eingesenkt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • 1A-F zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfah rens einer Kontaktstruktur für ein PCM-Speicherelement als erste Ausführungsform der vorliegenden Erfindung;
  • 2A-F zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als zweite Ausführungsform der vorliegenden Erfindung;
  • 3A-D zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als dritte Ausführungsform der vorliegenden Erfindung;
  • 4A-E zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als vierte Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1A-F zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als erste Ausführungsform der vorliegenden Erfindung.
  • In 1A bezeichnet Bezugszeichen 1 eine erste Leitungsebene, welche beim vorliegenden Beispiel eine Metallebene ist. Aufgebracht auf der ersten Leitungsebene 1 ist ein Isolationsbereich 2, 5 bestehend aus einer Siliziumoxidschicht 2 und einer darauf befindlichen Siliziumnitridschicht 5, wobei letztere Siliziumnitridschicht 5 als Maske zur Bildung eines Durchgangslochs 3 verwendet wird, dass in der Siliziumoxidschicht 2 gebildet ist.
  • Zur Bildung der in 1A gezeigten Struktur findet weiterhin eine Ti/TiN-Linerabscheidung statt, beispielsweise 10 nm Titan und anschließend 10 nm Titannitrid, wonach ein Annealprozess zur Stabilisierung dieses Doppelliners durchgeführt wird. Anschließend daran wird eine Wolframabscheidung durchgeführt. Das Wolfram und der Ti/TiN-Liner 9 werden anschließend zurückgeätzt, um einen Kontaktstöpsel 7, 9 im unteren Bereich des Durchgangsloches 3 zu bilden, der in elektrischem Kontakt mit der ersten Leitungsebene 1 steht. In diesem Zusammenhang sei bemerkt, dass die Rückätzung des Ti/TiN-Liners 9 optional ist.
  • Weiter mit Bezug auf 1B wird dann über der resultieren Struktur eine TiN-Schicht abgeschieden und ein TiN-Spacer 9a mittels einer Spacerätzung daraus an den Seitenwänden des Durchgangsloches 3 gebildet.
  • Die TiN-Abscheidung ist eine konforme Abscheidung und kann beispielsweise mittels eines ALD- oder CVD-Verfahrens durchgeführt werden. Die Spacerätzung ist bekannterweise anisotrop.
  • Weiter mit Bezug auf 1C wird dann über der resultierenden Struktur eine Siliziumoxidschicht 10 abgeschieden und im Durchgangsloch 3 zurückgeätzt, sodass ein Isolationsstöpsel 10 aus Siliziumoxid im Durchgangsloch 3 auf dem Wolframbereich 7 und zwischen dem TiN-Spacer 9a zurückbleibt.
  • Wie in 1D dargestellt, erfolgt danach eine isotrope Ätzung des Titannitrid-Spacers 9a bis zur Oberseite des Isolationsstöpsels 10 aus Siliziumoxid, um daraus eine Ringelektrode 9a' zu bilden, welche sich innerhalb des Durchgangslo ches 3 befindet und welche durch den Isolationsstöpsel 10 gefüllt ist. Die Ringelektrode 9a' kontaktiert dabei den Kontaktstöpsel 7, 9 sowohl im Bereich des Liners 9 aus Ti/TiN als auch im Wolframbereich 7.
  • 1E zeigt eine Draufsicht von oben auf die in 1D ringförmige Struktur der Ringelektrode 9a' deutlich wird.
  • In einem weiteren Prozessschritt, der in 1f illustriert ist, wird über der resultierenden Struktur ein PCM-Material, z. B. GexSbyTez, mittels eines PVD- oder CVD-Verfahrens abgeschieden und bis zur Oberseite der Siliziumnitridschicht 5 zurückgenommen, beispielsweise durch einen Ätzprozess oder einen CMP-Prozess.
  • Schließlich wird über der resultierenden Struktur eine zweite Leitungsebene 20 gebildet, welche im vorliegenden Beispiel ebenfalls eine Metallebene ist.
  • 2A-F zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als zweite Ausführungsform der vorliegenden Erfindung.
  • Der in 2A gezeigte Prozesszustand entspricht dem Prozesszustand gemäß 1A.
  • Weiter mit Bezug auf 2B erfolgt anschließend eine konforme Abscheidung einer Siliziumnitridschicht mittels eines CVD-Verfahrens und anschließend eine anisotrope Spacerätzung, um einen Siliziumnitridspacer 8 im Durchgangsloch 3 oberhalb des Kontaktstöpsels 7, 9 zu bilden, welcher den verbleibenden Lochdurchmesser reduziert.
  • Im darauffolgenden Prozessschritt gemäss 2C erfolgt wie bei der obigen ersten Ausführungsform eine konforme TiN-Abscheidung mittels eines ALD- oder CVD-Prozesses und eine anisotrope Spacerätzung, um einen TiN-Spacer 9b auf dem Siliziumnitridspacer 8 im Durchgangsloch 3 zu bilden.
  • Mit Bezug auf 2D erfolgt dann wieder bei der obigen ersten Ausführungsform eine Abscheidung und Rückätzung einer Siliziumoxidschicht zur Bildung eines Isolationsstöpsels 10' im Durchgangsloch 3 auf dem Wolframbereich 7 und im Ringbereich der Titannitridspacer 9b.
  • Gemäß 2E werden dann die Titannitridspacer 9b bis zur Oberseite des Isolationsstöpsels 10' aus Siliziumoxid zurückgeätzt, um einen Ringelektrode 9b' aus Titannitrid zu bilden. Optional könnten danach ebenfalls der Siliziumnitridspacer 8 bis zur Oberseite des Isolationsstöpsels 10 bzw. der Ringelektrode 9b' zurückgeätzt werden.
  • Im anschließenden Prozessschritt wird dann ein PCM-Material über der resultierenden Struktur abgeschieden und bis zur Oberseite der Siliziumnitridschicht 5 zurückgenommen, um einen PCM Bereich 15' zu bilden.
  • Wie bei der ersten Ausführungsform wird anschließend Oberhalb dieser Struktur die zweite Leitungsebene 20 gebildet, welche eine Metallebene ist.
  • 3A-D zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als dritte Ausführungsform der vorliegenden Erfindung.
  • Der in 3A gezeigte Prozesszustand entspricht dem Prozesszustand gemäß 1A bzw. 2A.
  • Der Prozesszustand gemäß 3B entspricht dem Prozesszustand gemäß 1B.
  • Wie in 3C dargestellt, wird bei dieser Ausführungsform ebenfalls eine Schicht aus Siliziumoxid über der resultierenden Struktur abgeschieden und zurückgeätzt, um einen Isolationsstöpsel 10'' zu bilden. Allerdings wird die Rückätzung bei dieser dritten Ausführungsform lediglich bis knapp unterhalb der Oberfläche der Siliziumnitridschicht 5 durchgeführt, und zwar endet sie bereits im verschmälerten Bereich des Titannitridspacers 9a.
  • Weiter mit Bezug auf 3D wird dann eine Schicht 15'' aus PCM-Material über der resultierenden Struktur abgeschieden und darüber die zweite Leitungsebene 20 aus Metall gebildet.
  • Bei dieser Ausführungsform überdeckt also der PCM-Bereich 15'' die Siliziumnitridschicht 5 in der Umgebung des Durchgangsloches 3.
  • 4A-E zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens einer Kontaktstruktur für ein PCM-Speicherelement als vierte Ausführungsform der vorliegenden Erfindung.
  • Der in 4A gezeigte Prozesszustand entspricht dem Prozesszustand gemäß 1A, und der in 4B gezeigte Prozesszustand entspricht dem Prozesszustand gemäß 2B, und der Prozesszustand gemäß 4C entspricht dem Prozesszustand gemäß 2C.
  • Weiter mit Bezug auf 4D wird dann über der resultierenden Struktur eine Schicht aus Siliziumoxid abgeschieden bis knapp unterhalb der Oberfläche der Siliziumnitridschicht 5 zurückgeätzt, um einen Isolationsstöpsel 10''' im Durchgangsloch 3 zu bilden, welcher den ringförmigen Titannitridspacer 9b füllt.
  • Schließlich mit Bezug auf 4E erfolgt dann wie bei der zuvor erläuterten dritten Ausführungsform eine Abscheidung einer Schicht aus PCM-Material zur Bildung des PCM-Bereichs 15''' im Kontakt mit der Ringelektrode 9b aus dem Titannitridspacer.
  • Wie bei den obigen Ausführungsbeispielen wird über der resultierenden Struktur die zweite Leitungsebene 20 aus Metall gebildet, um die Struktur zu vervollständigen.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien bzw. Füllmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.
  • Obwohl bei den vorhergehenden Ausführungsformen das PCM-Speicherelement zwischen zwei benachbarten Metallebenen vorgesehen worden ist, ist die vorliegende Erfindung nicht darauf beschränkt, und allgemein können die erfindungsgemäßen PCM-Speicherelemente zwischen beliebigen leitfähige Schichten angeordnet werden, beispielsweise zwischen Substrat und einer darüberliegenden Metallebene. Auch kann sich der Bereich aus dem PCM-Material ausserhalb des Durchgangsloches oberhalb des Isolationsbereiches befinden.
  • 1
    erste Leitungsebene aus Metall
    20
    zweite Leitungsebene aus Metall
    2
    Siliziumoxidschicht
    5
    Siliziumnitridschicht
    3
    Durchgangsloch
    9
    Ti/TiN-Liner
    7
    Wolframbereich
    9a
    TiN-Spacer
    10 10' 10'' 10'''
    Isolationsstöpsel aus Siliziumoxid
    9a'
    zurückgeätzter TiN-Liner als Ringelektrode
    15 15' 15'' 15'''
    PCM-Bereich
    8
    Siliziumnitridspacer
    9b
    TiN-Spacer
    9b'
    zurückgeätzter TiN-Spacer als Ringelektrode

Claims (22)

  1. Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, mit den Schritten: Bereitstellen einer ersten Leitungsebene (1); Vorsehen eines Isolationsbereichs (2, 5) auf der ersten Leitungsebene (1); Bilden eines Durchgangsloches (3) in dem Isolationsbereich (2, 5); Bilden einer Ringelektrode (9a'; 9b'; 9a; 9b) im Durchgangsloch (3) mit einer ersten und einer zweiten Seite, welche an der ersten Seite mit der ersten Leitungsebene (1) elektrisch verbunden ist, mittels einer Spacertechnik; und Bilden einer zweiten Leitungsebene (20) auf dem Isolationsbereich (2, 5), welche mit der zweiten Seite der Ringelektrode (9a'; 9b'; 9a; 9b) elektrisch verbunden ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen der ersten Leitungsebene (1) und der Ringelektrode (9a'; 9b'; 9a; 9b) ein Kontaktstöpsel (7, 9) gebildet wird, der an die erste Seite der Ringelektrode (9a'; 9b'; 9a; 9b) angrenzt.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Kontaktstöpsel (7, 9) einen Ti/TiN-Linerbereich (7) und einen Wolframbereich (9) aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ringelektrode (9a'; 9b'; 9a; 9b) mit einem Isolationsstöpsel (10; 10'; 10''; 10''') gefüllt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen der Ringelektrode (9a'; 9b'; 9a; 9b) und der zweiten Leitungsebene (20) ein Bereich (15; 15'; 15''; 15''') aus einem PCM-Material gebildet wird, der an die zweite Seite der Ringelektrode (9a'; 9b'; 9a; 9b) angrenzt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material vollständig im Durchgangsloch (3) befindet.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material im Durchgangsloch (3) und oberhalb des Isolationsbereiches (2, 5) befindet.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material ausserhalb des Durchgangsloches (3) oberhalb des Isolationsbereiches (2, 5) befindet.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen dem Isolationsbereich (2, 5) und der Ringelektrode (9a'; 9b'; 9a; 9b) ein Isolationsringbereich (8) mittels einer Spacertechnik gebildet wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Isolationsbereich (2, 5) eine Siliziumoxidschicht (2) und eine darüberliegende Siliziumnitridschicht (5) aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ringelektrode (9a', 9b') gegenüber der Oberseite des Isolationsbereichs (2, 5) in das Durchgangsloch eingesenkt wird.
  12. Mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, mit: einer ersten Leitungsebene (1); einem Isolationsbereichs (2, 5) auf der ersten Leitungsebene (1); einem Durchgangsloch (3) in dem Isolationsbereich (2, 5); einer Ringelektrode (9a'; 9b'; 9a; 9b) im Durchgangsloch (3) mit einer ersten und einer zweiten Seite, welche an der ersten Seite mit der ersten Leitungsebene (1) elektrisch verbunden ist; und einer zweiten Leitungsebene (20) auf dem Isolationsbereich (2, 5), welche mit der zweiten Seite der Ringelektrode (9a'; 9b'; 9a; 9b) elektrisch verbunden ist.
  13. Elektrodenstruktur nach Anspruch 12, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen der ersten Leitungsebene (1) und der Ringelektrode (9a'; 9b'; 9a; 9b) ein Kontaktstöpsel (7, 9) gebildet ist, der an die erste Seite der Ringelektrode (9a'; 9b'; 9a; 9b) angrenzt.
  14. Elektrodenstruktur nach Anspruch 13, dadurch gekennzeichnet, dass der Kontaktstöpsel (7, 9) einen Ti/TiN-Linerbereich (7) und einen Wolframbereich (9) aufweist.
  15. Elektrodenstruktur nach einem der vorhergehenden Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die Ringelektrode (9a'; 9b'; 9a; 9b) mit einem Isolationsstöpsel (10; 10'; 10''; 10''') gefüllt ist.
  16. Elektrodenstruktur nach einem der vorhergehenden Ansprüche 12 bis 15, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen der Ringelektrode (9a'; 9b'; 9a; 9b) und der zweiten Leitungsebene (20) ein Bereich (15; 15'; 15''; 15''') aus einem PCM-Material gebildet ist, der an die zweite Seite der Ringelektrode (9a'; 9b'; 9a; 9b) angrenzt.
  17. Elektrodenstruktur nach Anspruch 16, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material vollständig im Durchgangsloch (3) befindet.
  18. Elektrodenstruktur nach Anspruch 16, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material im Durchgangsloch (3) und oberhalb des Isolationsbereiches (2, 5) befindet.
  19. Elektrodenstruktur nach Anspruch 16, dadurch gekennzeichnet, dass sich der Bereich (15; 15'; 15''; 15''') aus dem PCM-Material ausserhalb des Durchgangsloches (3) oberhalb des Isolationsbereiches (2, 5) befindet.
  20. Elektrodenstruktur nach einem der vorhergehenden Ansprüche 12 bis 19, dadurch gekennzeichnet, dass im Durchgangsloch (3) zwischen dem Isolationsbereich (2, 5) und der Ringelektrode (9a'; 9b'; 9a; 9b) ein spacerartiger Isolationsringbereich (8) gebildet ist.
  21. Elektrodenstruktur nach einem der vorhergehenden Ansprüche 12 bis 20, dadurch gekennzeichnet, dass der Isolationsbereich (2, 5) eine Siliziumoxidschicht (2) und eine darüberliegende Siliziumnitridschicht (5) aufweist.
  22. Elektrodenstruktur nach einem der vorhergehenden Ansprüche 12 bis 21, dadurch gekennzeichnet, dass die Ringelektrode (9a', 9b') gegenüber der Oberseite des Isolationsbereichs (2, 5) in das Durchgangsloch eingesenkt ist.
DE102004059428A 2004-12-09 2004-12-09 Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur Ceased DE102004059428A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004059428A DE102004059428A1 (de) 2004-12-09 2004-12-09 Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
US11/296,740 US7317201B2 (en) 2004-12-09 2005-12-07 Method of producing a microelectronic electrode structure, and microelectronic electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004059428A DE102004059428A1 (de) 2004-12-09 2004-12-09 Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur

Publications (1)

Publication Number Publication Date
DE102004059428A1 true DE102004059428A1 (de) 2006-06-22

Family

ID=36571101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059428A Ceased DE102004059428A1 (de) 2004-12-09 2004-12-09 Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur

Country Status (2)

Country Link
US (1) US7317201B2 (de)
DE (1) DE102004059428A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046956A1 (de) * 2007-09-19 2009-04-02 Altis Semiconductor Snc Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE102020122109A1 (de) 2020-04-28 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phasenänderungsspeicherbauelement und verfahren

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
JP4061328B2 (ja) * 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070232015A1 (en) 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
KR100822800B1 (ko) * 2006-05-24 2008-04-17 삼성전자주식회사 상변화 기억소자 및 그 형성 방법
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
US7687794B2 (en) * 2007-07-23 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for uniform contact area between heater and phase change material in PCRAM device
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7935564B2 (en) * 2008-02-25 2011-05-03 International Business Machines Corporation Self-converging bottom electrode ring
US8269208B2 (en) * 2008-03-07 2012-09-18 Ovonyx, Inc. Memory device
US7781321B2 (en) 2008-05-09 2010-08-24 International Business Machines Corporation Electroless metal deposition for dual work function
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US7972966B2 (en) * 2009-05-19 2011-07-05 International Business Machines Corporation Etching of tungsten selective to titanium nitride
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) * 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
TWI411021B (zh) * 2009-08-19 2013-10-01 Macronix Int Co Ltd 自會聚底部電極環
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
KR101062849B1 (ko) * 2009-10-30 2011-09-07 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8728859B2 (en) 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
CN102403453A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
KR20130073038A (ko) * 2010-10-29 2013-07-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 리본형 접합을 가진 멤리스티브 디바이스 및 멤리스터와, 그 제조 방법
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9012880B2 (en) * 2013-02-21 2015-04-21 Winbond Electronics Corp. Resistance memory device
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
KR20160030773A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10361112B2 (en) * 2017-06-29 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021693A2 (en) * 2001-08-31 2003-03-13 Ovonyx, Inc. Elevated pore phase-change memory
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
DE10339061A1 (de) * 2002-12-13 2004-07-15 Intel Corporation, Santa Clara Phasenwechsel-Speicher und Herstellungsverfahren
EP1469532A1 (de) * 2003-04-16 2004-10-20 STMicroelectronics S.r.l. Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
EP1475840A1 (de) * 2003-05-07 2004-11-10 STMicroelectronics S.r.l. Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung
EP1480273A2 (de) * 2003-05-23 2004-11-24 Samsung Electronics Co., Ltd. Halbleiter-Speicherbauelement und Verfahren zur Herstellung desselben
EP1505656A1 (de) * 2003-08-05 2005-02-09 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Anordnung von Phasenwechselspeichern in Kupfer-Damaszenertechnologie sowie entsprechend hergestellte Anordnungen von Phasenwechselspeichern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140220A (en) * 1999-07-08 2000-10-31 Industrial Technology Institute Reseach Dual damascene process and structure with dielectric barrier layer
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021693A2 (en) * 2001-08-31 2003-03-13 Ovonyx, Inc. Elevated pore phase-change memory
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
DE10339061A1 (de) * 2002-12-13 2004-07-15 Intel Corporation, Santa Clara Phasenwechsel-Speicher und Herstellungsverfahren
EP1469532A1 (de) * 2003-04-16 2004-10-20 STMicroelectronics S.r.l. Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
EP1475840A1 (de) * 2003-05-07 2004-11-10 STMicroelectronics S.r.l. Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung
EP1480273A2 (de) * 2003-05-23 2004-11-24 Samsung Electronics Co., Ltd. Halbleiter-Speicherbauelement und Verfahren zur Herstellung desselben
EP1505656A1 (de) * 2003-08-05 2005-02-09 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Anordnung von Phasenwechselspeichern in Kupfer-Damaszenertechnologie sowie entsprechend hergestellte Anordnungen von Phasenwechselspeichern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046956A1 (de) * 2007-09-19 2009-04-02 Altis Semiconductor Snc Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE102020122109A1 (de) 2020-04-28 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phasenänderungsspeicherbauelement und verfahren
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
US11925127B2 (en) 2020-04-28 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method

Also Published As

Publication number Publication date
US20060125108A1 (en) 2006-06-15
US7317201B2 (en) 2008-01-08

Similar Documents

Publication Publication Date Title
DE102004059428A1 (de) Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
DE10297191B4 (de) Phasenwechselmaterial-Speicherbauteil und Verfahren zur Herstellung
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE10297115B4 (de) Mehrlagiger Phasenübergangsspeicher, insbesondere Speicherzelle und Verfahren zur Herstellung
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE102008026889A1 (de) Phasenwechsel-Speichervorrichtung und Verfahren zum Herstellen derselben
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102008041810A1 (de) Phasenwechselspeicherbauelement für eine Mehr-Bit-Speicherung
DE102007045457A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodule
DE102004014487A1 (de) Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
DE102005001902B4 (de) Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE112018000142T5 (de) Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
EP1687855A1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102004011430B4 (de) Halbleiterspeichereinrichtung
DE102004041893B4 (de) Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
DE102018106052A1 (de) Neuartiger Phasenänderung-Direktzugriffsspeicher
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection