DE10132232C1 - Phasendetektorschaltung für einen Phasenregelkreis - Google Patents

Abstract

Die Erfindung betrifft eine Phasendetektorschaltung für einen Phasenregelkreis, insbesondere eine Phase-Locked-Loop (PLL) Schaltung oder eine Delay-Locked-Loop (DLL) Schaltung. DOLLAR A Erfindungsgemäß sind zwei EXOR-Schaltungen und ein integrierender Schleifenfilter zu einer Schaltung verbunden, wobei DOLLAR A - die beiden EXOR-Schaltungen gemeinsame Lastwiderstände (R1, R2) oder Stromquellen (T8, T9) aufweisen, DOLLAR A - die Ausgangssignale der EXOR-Schaltungen über zwei Integratoren (X1, X2), die jeweils parallel zu den gemeinsamen Lastwiderständen (R1, R2) oder Stromquellen geschaltet sind, integriert werden, und DOLLAR A - die an den beiden Integratoren (X1, X2) anliegende Spannung die Ausgangsspannung des Schleifenfilters bereitstellt. DOLLAR A Hierdurch werden ein im Stand der Technik verwendeter zusätzlicher Differenzverstärker und Integrator eingespart. Die Erfindung stellt damit eine Phasendetektorschaltung zur Verfügung, die einen kleinen Stromverbrauch aufweist und mit einer vereinfachten Schaltungstechnik realisierbar ist.

Description

Die Erfindung betrifft eine Phasendetektorschaltung für einen Phasenregelkreis nach dem Oberbegriff des Anspruchs 1.

Zur Datenregenerierung in integrierten Schaltungen werden Phasenregelkreise verwendet. Ziel der Datenregenerierung ist es, einen Referenztakt (Clock-Signal) zu den Daten eines Datensignals auszurichten und mit Hilfe dieses Referenztaktes ein regeneriertes Datensignal zu erzeugen, bei dem alle Datenbits die gleiche Pulsbreite und die gleiche Amplitude aufweisen und ein Jitter reduziert ist.

Es ist bekannt, Phasenregelkreise durch Phase-Locked-Loop (PLL) Schaltungen zu realisieren. Eine PLL-Schaltung weist einen spannungsgesteuerten Oszillator (VCO - Voltage Controlled Oscillator) auf, der auf der Basis eines gefilterten Signals eines Phasenvergleichers einen gewünschten Referenztakt zur Verfügung stellt. Ein aus der Veröffentlichung HOGGE, Charles R. Jr.: A Self Correcting Clock Recovery Circuit, Journal of Lightwave Technology, Vol. LT-3, Nr. 6, December 1985, Seiten 1312 ff. sowie der Druckschrift US-A-4,535,359 bekannter PLL-Phasenregelkreis ist schematisch in Fig. 4 dargestellt.

Danach weist der Phasenregelkreis zwei D-Flip-Flop Schaltungen 1, 2, zwei EXOR-Bauteile 3, 4, einen Vorfilter 5, einen integrierenden Schleifenfilter (bzw. Phasenvergleicher/­ Loop Filter) 6 und einen spannungsgesteuerten Oszillator VCR 7 auf. Über den Eingang D der ersten Flip-Flop Schaltung 1 werden Datensignale Din eines digitalen Datensignals empfangen, das auch auf den einen Eingang des ersten EXOR- Bauteils 3 gelegt wird. Über einen zweiten Eingang C des ersten Flip-Flops 1 wird ein vom Oszillator 7 erzeugter Referenztakt empfangen.

Ein nicht invertierender Ausgang Q des ersten Flip-Flops 1 ist mit einem Eingang des ersten EXOR-Bauteils 3, einem Eingang des zweiten EXOR-Bauteils 2 und einem Dateneingang D des zweiten Flip-Flops 2 verbunden. An dem zweiten Eingang C des zweiten Flip-Flops 2 liegt wiederum das Taktsignal des Oszillators 7 an. Ein nicht invertierter Ausgang Q des zweiten Flip-Flops 2 ist auf den anderen Eingang des zweiten EXOR-Bauteils 4 gekoppelt und stellt im übrigen den Datenausgang D2 des Phasenregelkreises dar, an dem das regenerierte Datensignal D2 vorliegt.

Zu den an den Ausgängen der EXOR-Bauteile 3, 4 anliegenden Logiksignalen E1, E2 erfolgt nach einer Vorfilterung in dem Vorfilter 5 eine Differenzbildung und anschließende Integration in dem integrierenden Schleifenfilter 6. Der integrierende Schleifenfilter 6 wird dabei häufig durch eine Ladungspumpe (Charge Pump) und einen nachgeschalteten Tiefpass realisiert. Die Ladungspumpe integriert im wesentlichen das Ausgangssignal der EXOR-Bauelemente 3, 4.

Der Ausgangswert des Schleifenfilters 6, der ein Gleichstromwert ist, wird anschließend dem Oszillator 7 zugeführt, der in Abhängigkeit von dem anliegenden Gleichstromwert die Phase des von ihm erzeugten Referenztaktes anpaßt. Der Ausgang des Oszillators 7 wird den Eingängen C der Flip-Flops 2 zugeführt. Zum genauen Aufbau und der genauen Funktionsweise der Schaltung wird auf die genannte Veröffentlichung und die US-A-4,535,359 Bezug genommen.

Beispiele für bekannte Ausführungen einer EXOR-Schaltung 3, 4 sind in der Fig. 5 und 6 dargestellt. Dabei bezeichnen A, An und B, Bn die differentiellen Eingänge der EXOR-Schaltung. Gemäß Fig. 5 weist eine EXOR-Schaltung Transistoren T1, . . . T7 sowie zwei Widerstände R1, R2 auf, an denen an den Bezugspunkten Q, Qn eine Ausgangsspannung abgenommen wird. Durch den als Stromquelle dienenden Transistor T1 wird der Strom der Schaltung eingestellt, der den Ausgangspegel an den Widerständen R1, R2 bestimmt. Die Anordnung der Transistoren stellt eine EXOR (exklusive ODER)-Verknüpfung bereit. Die Schaltung entspricht der üblichen CML (Collector Mode Logic) Technik.

In der Fig. 6 ist anders als bei der Fig. 5 keine Stromquelle vorgesehen, die den Ausgangspegel an den Widerständen R1, R2 bestimmt. Der resultierende Strom wird über die Widerstände R1, R2 und die jeweiligen Restwiderstände der Transistoren T2 bis T7 bestimmt.

Bei den bekannten EXOR-Schaltungen der Fig. 5, 6 ist es erforderlich, die differentiellen Eingänge A, An, B, Bn mit entsprechenden Spannungen zu steuern, um die gewünschten Ströme in R1, R2 zu erhalten. So existiert bei hohen Frequenzen keine feste Einprägung von Strömen mehr. Die dargestellten Schaltungen haben üblicherweise einen Spannungsausgang und müssen an den Bezugspunkten Q, Qn dementsprechend niederohmig, d. h. der Strom muß entsprechend hoch sein. Dies ist bei hohen Datenraten, bei denen der Stromverbrauch so weit wie möglich reduziert werden sollte, problematisch.

Nachteilig an der bekannten Schaltung gemäß Fig. 4 ist, daß schnelle EXOR-Bauteile sowie dahinter angeordnete Filter, Differenzverstärker und Integratoren benötigt werden. Insbesondere die EXOR-Bauteile benötigen bei hohen Datenraten aus den genannten Gründen erhebliche Verlustleistungen. Allgemein haben Hochfrequenzschaltungen in CMOS oder Bipolar- Technologie, die an der oberen Frequenzgrenze betrieben werden, einen erheblichen Strombedarf. Es steht daher ein Bedarf nach einer Vereinfachung und einem verringerten Strombedarf der Schaltung der Fig. 4.

Alternativ zu Phasenregelkreisen mit einer PLL-Schaltung sind auch Phasenregelkreise mit einer Delay-Locked-Loop (DLL)- Schaltung bekannt. Eine Delay-Locked-Loop (DLL)-Schaltung kommt ohne einen spannungsgesteuerten Oszillator aus und erzeugt ein Ausgangssignal, das eine vorbestimmte Verzögerung gegenüber einem Eingangs-Referenzsignal aufweist. Die zu PLL- Schaltungen genannten Probleme ergeben sich jedoch auch hier, da ebenfalls Phasenvergleicher und integrierende Schleifenfilter verwendet werden. Eine DLL-Schaltung ist beispielsweise in der Druckschrift US-A-5 614 855 beschrieben.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Phasendetektorschaltung für einen Phasenregelkreis zur Verfügung zu stellen, die einen kleinen Stromverbrauch aufweist und mit einer vereinfachten Schaltungstechnik realisierbar ist.

Diese Aufgabe wird erfindungsgemäß durch eine Phasendetektorschaltung mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte und vorteilhafte Ausgestaltungen der Er­ findung sind in den Unteransprüchen angegeben.

Danach ist erfindungsgemäß vorgesehen, die EXOR-Schaltungen und den integrierenden Schleifenfilter einer Phasendetektorschaltung zu einer Schaltung zu verbinden. Dies erfolgt derart, daß zum einen die beiden EXOR-Schaltungen gemeinsame Lastwiderstände oder Stromquellen aufweisen und zum anderen die Ausgangssignale der EXOR-Schaltungen über zwei Integratoren, die jeweils parallel zu den gemeinsamen Lastwiderstände oder Stromquellen geschaltet sind, integriert werden. Dabei stellt die an den beiden Integratoren anliegende Spannung die Ausgangsspannung des Schleifenfilters dar.

Das Prinzip der erfindungsgemäßen Schaltung besteht dabei darin, daß an den Lastwiderständen oder Stromquellen nicht die Spannungen ausgewertet werden. Für diesen Fall wären die Lastwiderstände oder Stromquellen nämlich niederohmig auszuführen und wäre somit eine erhebliche Stromaufnahme erforderlich, was gerade vermieden werden soll. Es werden erfindungsgemäß vielmehr die Ströme aus den Transistoren der EXOR-Schaltungen ausgewertet, so daß die Schaltung wesentlich hochohmiger gemacht werden kann. Dementsprechend sind die Lastwiderstände oder Stromquellen bevorzugt hochohmig ausgeführt.

Dadurch, daß die beiden EXOR-Schaltungen gemeinsame Lastwiderstände oder Stromquellen aufweisen, erfolgt dabei automatisch eine Differenzbildung zwischen den Signalen der beiden EXOR-Schaltungen. Ein gesonderter Differenzverstärker wird somit eingespart. Des weiteren kann durch die erfindungsgemäße Anordnung der Integratoren, die unmittelbar mit den EXOR-Schaltungen verknüpft sind, die Verwendung eines gesonderten Integrators bzw. einer gesonderten Charge Pump eingespart werden.

In einer bevorzugten Ausgestaltung der Erfindung weisen die beiden EXOR-Schaltungen gemeinsame Stromquellen auf und wird der durch die Stromquellen fließende Strom durch eine Spiegelschaltung eingestellt.

In einer weiteren Ausführungsform weisen die beiden EXOR- Schaltungen gemeinsame Lastwiderstände auf, wobei der durch die Lastwiderstände fließende Strom durch einen Stromquellentransistor eingestellt wird.

Eine Datenregenerierungsschaltung besteht bevorzugt aus zwei D-Flip-Flop Schaltungen, die jeweils einen Daten-Eingang und einen Clock-Eingang aufweisen und mit den EXOR-Schaltungen gekoppelt sind. Dabei liegen die regenerierten Daten an dem nicht invertierten Ausgang der zweiten D-Flip-Flop Schaltung an.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand mehrerer Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel einer Phasendetektorschaltung;

Fig. 2 ein zweites Ausführungsbeispiel einer Phasendetektorschaltung;

Fig. 3 ein drittes Ausführungsbeispiel einer Phasendetektorschaltung;

Fig. 4 ein Blockschaltbild einer im Stand der Technik bekannten Phasendetektorschaltung;

Fig. 5 ein erstes Ausführungsbeispiel einer im Stand der Technik bekannten EXOR-Schaltung und

Fig. 6 ein zweites Ausführungsbeispiel einer im Stand der Technik bekannten EXOR-Schaltung.

Eine Phasendetektorschaltung und EXOR-Schaltungen gemäß dem Stand der Technik waren eingangs anhand der Fig. 4 bis 6 erläutert worden.

Fig. 1 zeigt eine erfindungsgemäße Schaltung, die von ihrer Funktionalität dem Block 8 der Fig. 4 des Standes der Technik entspricht. Danach werden zwei EXOR-Schaltungen, die entsprechend den Schaltungen der Fig. 6 aufgebaut sind und aus Transistoren T2, . . ., T7 bzw. T2', . . ., T7' bestehen, derart zusammengeschaltet, daß an den oberen Ausgängen der Transistoren T4, T5 und T4', T5' jeweils ein gemeinsamer Lastwiderstand R1, R2 angeschlossen ist.

Die Transistoren T2, . . ., T7 bzw. T2', . . ., T7' werden dabei wie dargestellt mit den Signalen Din, Dinn, D1, D1n, D2, D2n gemäß Fig. 4 beaufschlagt. Dabei steht der Index "n" (n = negiert) für die jeweils invertierten Signale. Es wird diesbezüglich wird darauf hingeweisen, daß in den Figuren nur ein Signal gezeichnet ist (vgl. Fig. 4). Tatsächlich handelt es sich bevorzugt jeweils um differentielle Signale. Dies weist den Vorteil eines geringeren Störabstandes auf und ist bei schnellen Schaltungen üblich.

Parallel zu den Lastwiderständen R1, R2 ist jeweils ein Integrator X1, X2 angeordnet, der im dargestellten Ausführungsbeispiel aus der Reihenschaltung eines Widerstands R und einer Kapazität C1 und einer zu der Reihenschaltung parallel angeordneten Kapazität C2 besteht, jedoch auch anders ausgebildet sein kann. Die Ausgangsspannung L, Ln der Schaltung wird an den gemeinsamen Bezugspunkten von Widerstand R1 und Integrator X2 bzw. Widerstand R2 und Interator X2 abgenommen und einem VCO oder einem Phasenschieber zugeführt, der in an sich bekannter Weise ein Clock-Signal auf das betrachtete Datensignal ausrichtet.

Durch die Verwendung eines gemeinsamen Widerstandes R1, R2 erfolgt automatisch mit der Integration eine Differenzbildung zwischen den beiden EXOR-Schaltungen, da die jeweiligen Ausgangssignale sich an den Widerständen R1, R2 jeweils überlagern. Dadurch kann auf einen gesonderten Differenzverstärker verzichtet werden.

Es werden erfindungsgemäß die Ströme aus den Transistoren T4 bis T7 bzw. T4' bis T7' ausgewertet, so daß die Schaltung sehr hochohmig betrieben werden kann. Dadurch wird der Stromverbrauch der Schaltung erheblich gesenkt. Zum hochohmigen Betreiben der Schaltung werden die Widerstände R1, R2 hochohmig ausgelegt und kleine Ströme in T4 bis T7 bzw. T4' bis T7' realisiert. Parasitäre Kapazitäten spielen dabei aufgrund der gleichzeitig an den Knoten L, Ln durchgeführten Integration keine Rolle.

Die hochohmig ausgelegten Lastwiderstände R1, R2 wirken im Zusammenhang mit dem Filter C1, C2, R bzw. Integrator X1, X2 integrierend.

Alternativ können in Fig. 1 auch EXOR-Schaltungen gemäß der Fig. 5 mit einem zusätzlichen Stromquellentransistor T1 verwendet werden. Der Aufbau ist ansonsten identisch, wobei bei dieser Ausführung der Strom in einfacher Weise über den Stromquellentransistor T1 einstellbar ist.

Es wird darauf hingeweisen, daß es sich bei den Tranistoren T2, . . ., T7, T2', . . ., T7' sowohl um Feldeffekttransistoren, insbesondere der CMOS Familie, als auch um bipolare Tranistoren handeln kann.

Das Ausführungsbeispiel der Fig. 2 unterscheidet sich insofern von dem Ausführungsbeispiel der Fig. 1, als statt der Widerstände R1, R2 Stromquellen T8, T9 als Last fungieren. Bei den Stromquellen T8, T9 handelt es sich um Transistoren im Stromquellenbetrieb, d. h. sie sind hochohmig ausgelegt. Durch die Verwendung von Stromquellen T8, T9 als Last kann die Verstärkung der Stufe im Vergleich zu einfachen Widerständen erhöht werden.

In Fig. 3 ist eine alternative Ausgestaltung dargestellt, bei der Transistoren T10, T11 einen Stromspiegel für die Stromquellen T8, T9 darstellen und über den Stromspiegel der Strom eingestellt wird. Der Strom in T8, T9 ist dabei gleich dem halben Wert des Stroms in T1.

Claims (6)

1. Phasendetektorschaltung für einen Phasenregelkreis, insbesondere eine Phase-Locked-Loop (PLL) Schaltung oder eine Delay-Locked-Loop (DLL) Schaltung, mit
einem Eingangsanschluß zum Empfangen von Eingangsdaten,
einer Datenregenerierungsschaltung, die die Eingangsdaten auf der Basis eines Clock-Signals regeneriert;
zwei als Phasenvergleicher arbeitenden EXOR-Schaltungen, die jeweils mit der Datenregenerierungsschaltung verbunden sind, und einem
integrierenden Schleifenfilter, das die Differenz der Signale der beiden EXOR-Schaltungen integriert und dessen Ausgangssignal die Erzeugung des Clock-Signals steuert, das an die Datenregenerierungsschaltung zurückgeführt wird,
dadurch gekennzeichnet,
daß die EXOR-Schaltungen und der integrierende Schleifenfilter zu einer Schaltung verbunden sind, wobei
die beiden EXOR-Schaltungen gemeinsame Lastwiderstände (R1, R2) oder Stromquellen (T8, T9) aufweisen,
die Ausgangssignale der EXOR-Schaltungen über zwei Integratoren (X1, X2), die jeweils parallel zu den gemeinsamen Lastwiderständen (R1, R2) oder Stromquellen (T8, T9) geschaltet sind, integriert werden, und
die an den beiden Integratoren (X1, X2) anliegende Spannung die Ausgangsspannung des Schleifenfilters bereitstellt.

2. Phasendeketorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Lastwiderstände (R1, R2) oder Stromquellen (T8, T9) hochohmig ausgelegt und damit im Zusammenhang mit dem Filter (C1, R, C2) bzw. Integrator (X1, X2) integrierend wirken.

3. Phasendetektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Integratoren aus einer Reihenschaltung eines Widerstands (R) und einer Kapazität (C1) und einer zu der Reihenschaltung parallel angeordneten Kapazität (C2) besteht.

4. Phasendetektor nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die beiden EXOR-Schaltungen gemeinsame Stromquellen (T8, T9) aufweisen und der durch die Stromquellen (T8, T9) fließende Strom durch eine Spiegelschaltung (T10, T11) eingestellt wird.

5. Phasendetektor nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß beiden EXOR-Schaltungen gemeinsame Lastwiderstände (R1, R2) aufweisen, wobei der durch die Lastwiderstände fließende Strom durch einen Stromquellentransistor (T1) eingestellt wird.

6. Phasendetektor nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Datenregenerierungsschaltung aus zwei D-Flip-Flop Schaltungen besteht, die jeweils einen Daten-Eingang und einen Clock-Eingang aufweisen und mit den EXOR-Schaltungen (3, 4) gekoppelt sind.