DE10123769C1 - Verfahren zur Anpassung unterschiedlicher Signallaufzeiten zwischen einer Steuerung und wenigstens zweier Verarbeitungseinheiten sowie Rechnersystem - Google Patents

Abstract

Werden beispielsweise in einem schnellen synchron gesteuerten Rechnersystem Datensignale von verschiedenen Speicherbänken abgerufen, dann können sich - je nach der räumlichen Entfernung zur Steuerung (1) - unterschiedlich lange Laufzeiten der Datensignale ergeben. D. h. Datensignale aus einer näher an der Steuerung (1) gelegenen Speicherbank (3a, b) treffen früher bei der Steuerung (1) ein als bei einer weiter entfernt liegenden. Erfindungsgemäß wird vorgeschlagen, dass die Steuerung (1) ein zusätzliches Lesesignal (R-Flag), das in einer alternativen Ausführungsform auch bidirektional übertragen wird, zunächst an den am weitesten entfernt liegenden Datenpuffer (2b) einer zugeordneten Speicherbank (3b) und dann an die näher liegenden Datenpuffer (2a) der entsprechenden Speicherbank (3a) sendet. Dadurch ist die Summe der Signallaufzeiten des Lesesignals von der Steuerung (1) zu der jeweiligen Speicherbank (3a, b) und die der Lesedaten von der Speicherbank (3a, b) zu der Steuerung (1) unabhängig von der Lage der Speicherbank stets gleich lang. Die Funktionalität der Datenpuffer (2a, b) wird dabei durch Flags bzw. Steuersignale gesteuert.

Description

Die Erfindung geht aus von einem Verfahren beziehungsweise von einem Rechnersystem, bei dem eine Steuerung (Controller) über unterschiedlich lange Datenleitungen mit wenigstens zwei Verarbeitungseinheiten, beispielsweise mit zwei Speicherbän­ ken verbunden ist.

In einem schnellen synchron gesteuerten Rechnersystem, bei dem eine Steuerung mit mehreren räumlich getrennt angeordne­ ten Verarbeitungseinheiten über unterschiedlich lange Daten­ leitungen vorzugsweise bidirektional kommuniziert, können auf Grund parasitärer induktiver und kapazitiver Effekte die ein­ zelnen Datensignale unterschiedlich lange Laufzeiten aufwei­ sen. Diese Laufzeitunterschiede treten sowohl in Richtung zur Verarbeitungseinheit als auch umgekehrt in Richtung zur Steu­ erung auf und können die Verarbeitung der Daten erheblich be­ einträchtigen. Beispielsweise erhält die Steuerung nach Ab­ setzen eines gemeinsamen Lesebefehls (Read-Befehl) Daten von einer näher gelegenen Speicherbank zu einem früheren Zeit­ punkt als von einer weiter entfernt liegenden Speicherbank, wodurch die Auswertung dieser Datenpakete Probleme bereiten kann. Die Steuerung kann von sich aus diese unterschiedlichen Laufzeiten der Daten weder erkennen noch entsprechend korri­ gieren, da sie weder eine Informationen über die Anordnung der Verarbeitungseinheiten noch der Länge der Datenleitungen besitzt.

Derartige Parameter lassen sich beispielsweise in einer Ini­ tialisierungsroutine praktisch nur mit einem sehr großen Auf­ wand programmieren. Auch müssten sie für jeden Rechnertyp speziell angepasst werden, da sich die einzelnen Rechnersys­ teme konstruktiv unterscheiden. Auch müssten eventuelle spä­ tere Speichererweiterungen des Rechnersystems von einem Fach­ mann zu diesem Problem entsprechend angepasst werden.

Dieser Vorgang wird noch erschwert, wenn sich zwischen der Steuerung und der Verarbeitungseinheit weitere Einheiten wie Datenpuffer befinden, die zum Beispiel Signale, Adressen und Daten empfangen und den einzelnen Verarbeitungseinheiten ge­ zielt zuzuweisen haben.

Neben den oben erwähnten Laufzeitunterschieden entstehen durch Umschaltvorgänge beispielsweise bei den Datenpuffern unerwünschte Schaltzeiten, sogenannte Latenzzeiten auf, die ebenfalls insbesondere bei einem schnellen Rechnersystem stö­ rend sind.

Eine Lösung dieser Probleme beispielsweise durch eine ent­ sprechende Programmierung wird auch dadurch erschwert, dass die einzelnen Laufzeiten wie auch die Latenzen von der Sys­ temkonfiguration und der Geschwindigkeitsklasse der verwende­ ten Speicher abhängt und daher schwer zu erfassen sind.

Zum Ausgleich der oben beschriebenen systembedingten Signal­ laufzeiten für die Verarbeitungseinheiten oder Speicherbänke werden programmierbare Latenzregister verwendet. Diese pro­ grammierbaren Latenzregister können dann so programmiert wer­ den, dass sie die Lesedaten derjenigen Speicherbank verzögert zum Controller senden, die die kürzeste Datenleitung zum Controller aufweist. Allerdings ist diese Lösung nicht an­ wendbar, wenn in der Leitung zwischen der Verarbeitungsein­ heit und der Steuerung ein Datenpuffer geschaltet ist. Für die hier auftretenden Durchschaltlatenzen, die bei der selek­ tiven Weiterleitung der Signale durch den Datenpuffer auftre­ ten, ist eine Lösung bisher nicht bekannt.

Aus der DE 44 39 126 C1 ist eine Puffereinrichtung bekannt, bei der zur Taktanpassung zwischen einem Eingangs- und einem Ausgangsdatensignal ein erster Pufferspeicher zur Zwischen­ speicherung eines Abrufsignals und ein zweiter Pufferspeicher zur Zwischenspeicherung der abgerufenen Daten vorgesehen ist. Durch zwei gemeinsam verwendete Adresszähler werden die Puf­ ferspeicher dabei so gesteuert, dass die Summe ihrer Laufzei­ ten oder Takte gleich ist.

Aus der DE 196 25 219 C1 ist weiterhin eine Vorrichtung zur Kompensation von Signallaufzeitunterschieden bei digitalen Übertragungseinrichtungen mit einer übergeordneten und mehre­ ren untergeordneten Stellen bekannt, bei der die Signallauf­ zeit in den Übertragungseinrichtungen automatisch gemessen wird, Laufzeitunterschiede automatisch kompensiert werden und die Nutzsignale in den jeweils untergeordneten Stellen zuein­ ander automatisch synchronisiert werden.

Aufgabe der Erfindung ist es, ein Verfahren zur Anpassung un­ terschiedlicher Signallaufzeiten zwischen Verarbeitungsein­ heiten und einer Steuerung beziehungsweise ein entsprechendes Rechnersystem bereitzustellen, die die systembedingten Lauf­ zeitunterschiede von Lesedaten auf einfache Weise kompensier­ bar machen.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und ein Rechnersystem nach Anspruch 15 gelöst.

Das erfindungsgemäße Verfahren zur Anpassung unterschiedli­ cher Signallaufzeiten zwischen Verarbeitungseinheiten und ei­ ner Steuerung beziehungsweise das erfindungsgemäße Rechnersystem haben den Vorteil, dass durch die Verwendung eines zusätzlichen Lesesignals die systembedingten Laufzeit­ unterschiede von Lesedaten auf einfache Weise kompensierbar sind. Als besonderer Vorteil wird dabei angesehen, dass diese Anpassungen unabhängig sind vom räumlichen Abstand der ein­ zelnen Verarbeitungseinheiten von der Steuerung. Die Korrek­ tur der Laufzeit wird sowohl bei der Verarbeitungseinheit, die nahe an der Steuerung angeordnet ist als auch bei einer weiter entfernt angeordneten Verarbeitungseinheit mit sehr langen Verbindungsleitungen zur Steuerung in gleicher Weise erzielt. Dies wird vorteilhaft mit nur einem geringen Aufwand erreicht. Die Verwendung von programmierbaren Latenzregistern ist dann nicht mehr erforderlich.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den nebengeordneten Ansprüchen 1 und 15 angegebenen Verfah­ rens beziehungsweise des Rechnersystems gegeben. Durch die Verwendung einer separaten Leitung kann das Lesesignal unab­ hängig von den üblichen Daten-, Steuer- und Adressleitungen der Verarbeitungseinheit zugeführt werden. Die Verarbeitungs­ einheit ist dann jederzeit und unabhängig von dem Datenfluss auf den genannten übrigen Leitungen ansprechbar. Das verein­ facht die Struktur der Speicherchips. Auch lassen sich zu­ sätzliche Einheiten wie Datenpuffer vorteilhaft über diese Leitung ansteuern.

Zur Sicherstellung, dass das Lesewort von der Verarbeitungs­ einheit auch empfangen wurde, ist es günstig, das Lesesignal bidirektional zwischen der Steuerung und der Verarbeitungs­ einheit zu übertragen. Beispielsweise kann vorteilhaft das Lesewort zur Quittierung an die Steuerung über die gleiche Leitung zurückgesendet werden. Dadurch werden vorteilhaft zu­ sätzliche Kommando- und Adressleitungen eingespart.

Des weiteren ist vorteilhaft, dass die Verarbeitungseinheit das Lesesignal quittiert und an die Steuerung zurücksendet. Damit ergibt sich ein geschlossener Signalkreislauf für das Lesesignal, so dass seine Laufzeit von der Steuerung und zu­ rück unabhängig von der Position der angesprochenen Verarbei­ tungseinheit stets gleich lang ist. Das trifft auch zu, wenn zwischen der Steuerung und den Verarbeitungseinheiten ent­ sprechende Datenpuffer zwischengeschaltet sind.

Eine weitere günstige Lösung wird auch darin gesehen, dass das Lesesignal auch dazu verwendet wird, die verschiedenen Betriebsmodi der Datenpuffer zu steuern. Dadurch lässt sich der notwendige Schaltungsaufwand zur Realisierung eines Da­ tenpuffers minimieren und gleichzeitig die Flexibilität im Einsatz erhöhen.

Eine sehr einfache Lösung zur Steuerung der unterschiedlichen Laufzeiten der Daten wird auch darin gesehen, dass die Ver­ zögerung der Datenübertragung durch eine entsprechende Anzahl von Taktzyklen erfolgt, wobei ein Taktzyklus als kleinste Zeiteinheit gewertet wird. Die Taktzyklen werden beispiels­ weise von der Steuerung vorgegeben und gelangen ebenfalls über die Steuerleitungen zu den Verarbeitungseinheiten bezie­ hungsweise zu den Datenpuffern.

Zur synchronen Durchschaltung der Daten, Adressen oder Steu­ erbefehle wird aus Anpassungsgründen an die unterschiedlichen Eigenschaften der verwendeten Baugruppen eine kleine Warte­ zeit zwischen dem Aussenden des Lesebefehls und dem Aussenden des Lesesignals vorgesehen. Diese Wartezeit kann dabei so festgelegt sein, dass sie bestimmte Betriebsparameter berück­ sichtigt.

Beispielsweise kann die Wartezeit die unterschiedlichen Ge­ schwindigkeitsklassen von Speicherbausteinen in vorteilhafter Weise berücksichtigen. Bei schnellen Speicherbausteinen wird man sie kürzer wählen als bei langsamen Bausteine. Dabei ist auch zu berücksichtigen, dass eine möglichst kurze Wartezeit anzustreben ist, um eine möglichst hohe Verarbeitungsge­ schwindigkeit zu erzielen.

Günstig ist weiterhin, die Wartezeit mit Blick auf die vor­ liegende Systemkonfigurationen festzulegen, damit im späteren Betrieb keine Verarbeitungsprobleme der Daten auftreten kön­ nen.

Die einzelnen Baugruppen wie Speicherbänke, Datenpuffer mit Matrix usw. bewirken auf Grund ihrer physikalischen Ausges­ taltung mit einer Vielzahl von Halbleiterschaltern zusätzli­ che Verzögerungen der Signallaufzeiten auf. Derartige soge­ nannte Latenzzeiten lassen sich ebenfalls kompensieren und bei der Anpassung berücksichtigen. So können die Latenzzeiten in Richtung zur Steuerung und der Verarbeitungseinheit durch eine geeignete Wahl der Datenpuffer oder auch durch eine ge­ eignete Signalführung vorgegeben werden.

Eine vorteilhafte Lösung wird auch darin gesehen, dass die Verarbeitungseinheit das Aussenden der Lesedaten an die Steu­ erung beispielsweise um vier Taktzyklen nach dem Eintreffen des Lesesignals verzögert. Diese Zeitspanne ist lang genug, um alle nachgeschalteten Baugruppen, insbesondere die Daten­ puffer mit ihren Latenzzeiten in einen weiteren Betriebsmodus umzuschalten.

Günstig ist auch, wenn der Datenpuffer zwei Taktzyklen vor dem Senden der Lesedaten ein Antwortsignal an einen benach­ barten Datenpuffer sendet, der näher an der Steuerung liegt. Durch dieses Antwortsignal erkennt der Datenpuffer in vor­ teilhafter Weise ohne großen Aufwand, aus welcher Richtung die Lesedaten kommen. Er erkennt somit, ob die Lesedaten di­ rekt von der zugeordneten Speicherbank oder von einem weiter rechts liegenden Datenpuffer kommen werden. Abhängig davon schaltet er in einen seiner Betriebsmodi um. Im zweiten Fall würde der Datenpuffer in seinen Betriebsmodus 3 umschalten, damit die Lesedaten zwei Taktzyklen später zur Steuerung ge­ langen können.

Der Erfindung liegt die Aufgabe zu Grunde, in einem Rechner­ system Laufzeitunterschiede von Datensignalen zwischen einer Steuerung und mehreren über Leitungen verbundene Verarbei­ tungseinheiten anzupassen. Diese Aufgabe wird durch die Merk­ male der nebengeordneten Ansprüche 1 und 16 gelöst.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.

Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 2 zeigt einen Datenpuffer in seinem Betriebsmodus 1,

Fig. 3 zeigt einen Datenpuffer in seinem Betriebsmodus 2,

Fig. 4 zeigt einen Datenpuffer in seinem Betriebsmodus 3,

Fig. 5 zeigt bei dem Ausführungsbeispiel den Signalfluss nach dem Absetzen eines Lesebefehls und eines Lesesignals durch die Steuerung zum Datenpuffer 2b,

Fig. 6 zeigt bei dem Ausführungsbeispiel den Signalfluss von der Verarbeitungseinheit 3b nach Erhalt des Lesesig­ nals und

Fig. 7 zeigt bei dem Ausführungsbeispiel den Signalfluss nach dem Umschalten des Datenpuffers 2a in seinen Betriebsmodus 3.

Das schematische Blockschaltbild der Fig. 1 zeigt auszugs­ weise eine Steuerung 1 eines Rechnersystems, die über Daten­ leitungen 5 seriell mit zwei nachgeschalteten Datenpuffern 2a und 2b verbunden ist. Des weiteren ist jeweils ein Datenpuf­ fer 2a, b ebenfalls über die Datenleitung 5 auch mit je einer nachgeschalteten Verarbeitungseinheit 3a beziehungsweise 3b verbunden. Als Verarbeitungseinheiten 3a, b wird beispielhaft nachfolgend eine Speicherbank vorgesehen.

Diese Anordnung entspricht beispielsweise einem Memory-Sub­ system, das als Steuerung 1 einen per se bekannten Controller aufweist. Der Controller wird durch eine entsprechende Soft­ ware (Betriebssystem) gesteuert und enthält alle hierfür not­ wendigen Einheiten.

Die beiden Speicherbänke 3a, b sind nur beispielhaft aufge­ führt. Sie enthalten handelsübliche Speicherbausteine (Spei­ cherchips) wie DRAM's (Dynamic Random Access Memory), die mit einer entsprechenden Steuerlogik für die Speicherorganisation sowie einem Bussystem für die Übertragung von Adressen, Steu­ erbefehlen und Daten versehen sind. Die Speicherkapazitäten der Speicherbänke 3a, b sind im wesentlichen von der System­ konfiguration und der Größe der verwendeten Speicherchips ab­ hängig und haben auf die prinzipielle Anwendung der Erfindung keinen Einfluss. Die eingezeichneten acht Felder einer Spei­ cherbank 3a, b sollen lediglich signalisieren, dass die Spei­ cherbank 2a, b eine genügend große Kapazität aufweist, um die einzelnen Datenworte speichern zu können.

Natürlich sind in alternativer Ausgestaltung der Erfindung weitere Speicherbänke vorsehbar, die dann analog zum obigen Ausführungsbeispiel mit der Steuerung 1 verbunden werden kön­ nen.

Wie der Fig. 1 weiter entnehmbar ist, sind auf Grund der un­ terschiedlichen räumlichen Anordnung der Speicherbänke 3a, b die Datenleitungen 5 zwischen der Steuerung 1 und den einzel­ nen Speicherbänken 3a, b unterschiedlich lang ausgeführt, was physikalisch bedingt auch zu unterschiedlich langen Laufzei­ ten der Datensignale zur Steuerung 1 führt. Über diese Daten­ leitungen 5 erfolgt der Datenaustausch (DQ-Signale) zwischen der Steuerung 1 und den Speicherbänken 3a, b vorzugsweise bi­ direktional. Die Datenleitungen 5 wurden daher als Doppel­ pfeil gezeichnet. Wesentlich ist auch, dass der Datenaus­ tausch immer über die zwischengeschalteten Datenpuffer 2a, b erfolgt.

Des weiteren wurden in Fig. 1 die Leitungen 4 und 6 einge­ zeichnet. Leitung 4 ist eine Rückleitung, über die ein Lese­ flag-Antwortsignal (Repeater- oder Rep-Flag) von dem am wei­ testen entfernt liegenden Datenpuffer 2b zum näher liegenden Datenpuffer 2a und dann weiter in Richtung zur Steuerung 1 übertragen wird. Dieses Repeater-Flag wird von demjenigen Da­ tenpuffer 2a oder 2b erzeugt, an dessen zugeordnete Speicher­ bank 3a oder 3b der aktuell verarbeitete Lesebefehl adres­ siert ist. Die entsprechende Speicherbank 3a oder 3b erkennt dies selbständig und quittiert das zugehörige Lesesignal auf der bidirektionalen Leseleitung. Daraufhin initiiert der zu­ gehörige Datenpuffer 2a oder 2b das Repeater Flag.

Über die separate Leitung 6 wird ein Lesesignal (R-Flag) zu­ nächst an den am weitesten entfernt liegenden Datenpuffer 2b und dann von dort an die zugeordnete Speicherbank 3b sowie an den näherliegenden Datenpuffer 2a weitergeleitet. Die ge­ nauen Funktionen dieser Signale werden in einem späteren Ab­ schnitt noch genauer erläutert. Zum besseren Verständnis wird an dieser Stelle angemerkt, dass die Datenpuffer selbst nicht erkennen können, auf welche Speicherbank sich ein Befehl bzw. Flag bezieht. Sie können daher nicht entscheiden "auf welchen Weg" die Flags geschickt werden. Lediglich die Speicherbänke sind in der Lage zu entscheiden, ob ein Flag für sie relevant ist.

Die dargestellten Leitungen wurden aus Übersichtlichkeits­ gründen in der Zeichnung nur schematisch dargestellt. Daher wurden auch Leitungen für Taktsignale, der Kommando- und Ad­ ressbus nicht detailliert eingezeichnet.

Der Aufbau und die Funktionsweise der Datenpuffer 2a, b wird nachfolgend zu den Fig. 2 bis 4 näher erläutert. Die Fig. 2 bis 4 zeigen einen Datenpuffer 2a, b in schematischer Darstellung, der für drei Betriebsmodi ausgebildet ist. Der Datenpuffer 2a, b weist im wesentlichen neben Logikfunktionen eine Schaltmatrix auf, über die die Daten und Signale in kür­ zester Zeit in die verschiedenen Richtungen weitergeleitet werden können.

Fig. 2 zeigt beispielsweise den Datenpuffer 2a in einem Be­ triebsmodus 1. Die von der Steuerung 1 über die Datenleitung 5 ankommenden Daten DQ werden sowohl nach rechts zum nächsten Datenpuffer (in diesem Beispiel 2b) als auch nach oben zu der zugeordneten Speicherbank 3a weitergeleitet. Die Weiterlei­ tung der Daten in Richtung der Datenbank 3a erfolgt dabei synchronisiert mit dem Taktsignal WCLKC. Die in Richtung 2b weitergeleiteten Daten sind synchronisiert zu WCLKL'. Dieser Betriebsmodus 1 ist der Standardmodus. Er wird lediglich kurzzeitig verlassen, wenn die Betriebsmodi 2 und 3 benötigt werden. Danach kehrt der Datenpuffer automatisch in den Stan­ dardmodus (Betriebsmodus 1) zurück.

Bei den Übertragungsvorgängen innerhalb der Datenpuffer ent­ stehen auf Grund der physikalischen Eigenschaften der in den Datenpuffern befindlichen Schalttransistoren Verzögerungszei­ ten (Schaltzeiten) oder Latenzen, die bei schnellen Speicher­ vorgängen störend wirken. Neben den Laufzeitverzögerungen auf den Datenleitungen 5 können auch diese Latenzen durch die Er­ findung vorteilhaft angepasst beziehungsweise kompensiert werden.

Fig. 3 zeigt den beispielhaft aufgeführten Datenpuffer 2a in seinem Betriebsmodus 2. Er leitet die von der Speicherbank 3a kommenden DQ-Daten beispielsweise an die Steuerung 1 weiter. Im Fall des Datenpuffers 2b würden die DQ-Lesedaten zunächst an den weiter links liegenden Datenpuffer 2a geleitet werden.

Die von der Speicherbank 3a, b kommenden DQ-Lesedaten werden mit dem Lesesignal RCLKD synchronisiert und dann mit der Syn­ chronisation RCLKC von dem jeweiligen Datenpuffer 2a, b an die Steuerung 1 weitergeleitet.

In Fig. 4 ist der Betriebsmodus 3 beispielhaft für den Da­ tenpuffer 2a dargestellt. Hier werden die DQ-Lesedaten, die von dem weiter rechts liegenden Datenpuffer 2b gesendet wer­ den, nach links zu einem weiteren Datenpuffer 2a (falls er vorhanden ist) oder zur Steuerung 1 gesendet. Diese ankommen­ den Daten wurden mit dem Lesesignal RCLKC' synchronisiert und werden mit der Synchronisation RCLKC weitergeleitet.

Die Datenpuffer sind relativ einfach aufgebaut. Sie benötigen beispielsweise keine aufwendigen Logikschaltungen für die De­ kodierung von Signalen, da sie vorab Steuerbefehle wie R- Flag, Rep-Flag erhalten, durch die sie in die erforderlichen Betriebsmodi umgeschaltet werden. Danach können sie dann die ankommenden DQ-Daten (Schreib- oder Lesedaten) entsprechend weiterleiten. Anschließend schalten sie automatisch in den Betriebsmodus 1 zurück.

In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Funktionen der Datenpuffer 2a, b in die Speicherbänke 3a, b integriert werden, so dass die Datenpuffer 2a, b dann Bestand­ teil der Speicherbänke 3a, b sind.

Die nachfolgend dargestellten Fig. 5 bis 7 erläutern, wie die Laufzeiten der Datensignale und die Latenzen der Spei­ chereinheiten erfindungsgemäß angepasst werden. Zum besseren Verständnis sei darauf hingewiesen, dass die einzelnen Ein­ heiten mit der Darstellung in Fig. 1 weitgehend identisch sind. Lediglich die Richtungspfeile für den Signalfluss un­ terscheiden sich in den einzelnen Schritten.

Um das benötigte Umschalten in die Betriebsmodi 2 und 3 der Datenpuffer 2a, b zu ermöglichen und um eine von der Position der Speicherchips der Speicherbänke 3a, b im Rechnersystem un­ abhängige Ankunftszeit der Lesedaten an der Steuerung 1 (Controller) zu gewährleisten, sendet die Steuerung 1 eine vorgegebene Zeitspanne (Wartezeit) nach dem Absetzen des Le­ sebefehls über die untere Leitung 6 ein Lesesignal (R-Flag) an den entferntest angeordneten Datenpuffer, in unserem Bei­ spiel an den Datenpuffer 2b. Der eigentliche Lesebefehl wurde zuvor über einen Kommando- und Adressbus abgesetzt, der aus Übersichtlichkeitsgründen in der Fig. 5 nicht dargestellt ist. Die vorgegebene Wartezeit wird vorzugsweise in Abhängig­ keit von Betriebsparametern wie der Systemkonfiguration, der Geschwindigkeitsklasse der verwendeten Speichertypen, der Taktfrequenz usw. festgelegt.

Der entfernteste Datenpuffer 2b sendet das Lesesignal R-Flag an die zugeordneten Speicherchips der Speicherbank, bei­ spielsweise 3b weiter. Des weiteren wird das Lesesignal R- Flag über die Leitungen 6 an den Datenpuffer 2a gesendet, der es an die zugeordneten Speicherchips der Speicherbank 3a und weiter in Richtung der Steuerung 1 verteilt.

Die Latenzzeiten für die Datenpuffer 2a, b werden vorzugsweise so ausgebildet, dass sie in Richtung zu den Speicherchips gleich groß sind wie in Richtung zur Steuerung 1, was im we­ sentlichen durch die Ausgestaltung der Schaltmatrix bestimmt werden kann.

In alternativer Ausgestaltung der Erfindung ist vorgesehen, dass bei unterschiedlichen Latenzzeiten diese in die Steue­ rung 1 eingegeben und berücksichtigt werden.

Erreicht nun das Lesesignal R-Flag die gewünschte Speicher­ bank 3b, auf die sich der Lesebefehl bezogen hatte - um beim obigen Beispiel zu bleiben -, dann werden die Speicherchips der Speicherbank 3b die gewünschten DQ-Daten nicht sofort, sondern beispielsweise vier Taktzyklen nach dem Eintreffen des Lesesignals verzögert über die Datenleitung 5 absenden.

Die Verzögerung ist erforderlich, um die oben genannten Prob­ leme der unterschiedlichen Laufzeiten zu umgehen, die Laten­ zen zu minimieren und die Datenpuffer 2a, b auf die Umschal­ tung vorzubereiten.

Speicherchips der nicht angesprochenen Speicherbank 3a oder eventuell weitere vorhandene Speicherbanken ignorieren das Lesesignal, so dass von ihnen keine Reaktion ausgeht. Ent­ scheidend dabei ist, dass die durch die Bauart des DRAM's be­ dingte Gesamtlatenzzeit zwischen dem Lesebefehl und der Da­ tenausgabe an der entsprechenden Speicherbank durch die Ein­ führung des Lesesignals R-Flag und die Steuerung durch das Repeater-Flag nicht erhöht wird. Dadurch wird die Leistungs­ fähigkeit des Systems wegen der effizienteren Nutzung des Da­ tenbusses in vorteilhafter Weise sogar noch verbessert.

Das Lesesignal auf der Leitung 6 verläuft topologisch wie bei den ausgelesenen Daten auf den Datenleitungen 5 zur Steuerung 1. Es ist vorgesehen, dass die Leitung 6 im wesentlichen pa­ rallel zu den Datenleitungen verläuft, so dass ihre Leitungs­ längen und damit die Signallaufzeiten praktisch gleich groß sind.

Des weiteren ist die Summe der beiden Laufzeiten, die durch das Lesesignal beim Durchlauf von der Steuerung 1 zu den Speicherchips einer ausgewählten Speicherbank sowie durch die Laufzeit der ausgelesenen Lesedaten gebildet wird, die von diesen Speicherchips zu der Steuerung 1 laufen, stets kon­ stant, wie dem Signallauf in der Fig. 5 entnehmbar ist. Das hat zur Folge, dass die Verzögerungszeit und damit die "An­ kunftszeit" der Lesedaten in der Steuerung 1 unabhängig ist von der Lage der angesprochenen Speicherbank 3a, b. Dadurch werden leitungsbedingte Unterschiede in den Signallaufzeiten automatisch kompensiert.

Nach dem Eintreffen des Lesesignals in der Speicherbank 3b zeigt nun Fig. 6 in einem nächsten Schritt den weiteren Sig­ nallauf der Lesedaten und des Lesesignals. Es wird wieder da­ von ausgegangen, dass die Speicherbank 3b das Lesesignal emp­ fangen hatte.

Bevor die relevanten Speicherchips der Speicherbank 3b die gewünschten Lesedaten absenden, antworten diese beispiels­ weise zwei Taktzyklen vor dem Absenden der Lesedaten auf der bidirektionalen Leitung 6 mit einem Antwortsignal (Leseflag- Antwortsignal), das von dem zugeordneten Datenpuffer 2b aus­ gewertet wird. Bei Erhalt dieses Leseflag-Antwortsignals wird das Umschalten des Datenpuffers 2b in den Betriebsmodus 2 nach zwei weiteren Taktzyklen vorbereitet. Dadurch wird die Latenzzeit des Datenpuffers 2b vorteilhaft minimiert. Die ei­ gentlichen Lesedaten können nun im entsprechenden Zeitfenster weiter in Richtung zur Steuerung 1 geleitet werden (nach zwei Taktzyklen).

Des weiteren bildet der Datenpuffer 2b aus dem Leseflag-Ant­ wortsignal ein sogenanntes Repeater-Flag (Rep-Flag) und lei­ tet dieses über die Steuerleitung 4 in Richtung der Steuerung 1 zu dem weiter links angeordneten Datenpuffer 2a. Um den Da­ tenpuffer 2a, b möglichst einfach zu gestalten und beispiels­ weise Logikschaltungen für die Dekodierung von Adressen zu sparen, wird in vorteilhafter Weise das Repeater-Flag er­ zeugt, durch das festgelegt wird, ob die Daten von einem wei­ ter rechts liegenden Datenpuffer oder direkt von der zugeord­ neten Speicherbank kommen. Auch dieses Repeater-Flag eilt den eigentlichen Lesedaten zwei Taktzyklen voraus.

In alternativer Ausgestaltung der Erfindung ist auch vorseh­ bar, dass dieses Repeater-Flag auf den Datenleitungen 5 in Richtung der Steuerung 1 läuft.

Fig. 7 zeigt den letzten Schritt des Signalflusses, nachdem das Repeater-Flag an den weiter links liegenden Datenpuffer 2a übertragen wurde. Nach Erhalt des Repeater-Flags vom Da­ tenpuffer 2b bereitet der Datenpuffer 2a eine Umschaltung in seinen Betriebsmodus 3 vor. Dieses ist in Fig. 7 dadurch ge­ kennzeichnet, dass die Datenleitung 5 zwischen dem Datenpuf­ fer 2a und der Steuerung 1 im Gegensatz zur Darstellung in Fig. 1 als einfacher Pfeil ausgebildet ist, deren Spitze auf die Steuerung 1 zeigt. Durch diese Umschaltung können dann beispielsweise zwei Taktzyklen nach Erhalt des Repeater-Flags die eigentlichen Lesedaten zur Steuerung 1 durchgeschaltet werden.

Durch die obengenannte Vorbereitungsphase wird in vorteilhaf­ ter Weise erreicht, dass die Schaltzeiten (Latenzen) der Da­ tenpuffer 2a, b keinen störenden Einfluss mehr ausüben können, so dass die Durchschaltung der Lesedaten mit minimalen La­ tenzzeiten erfolgt.

Zusammenfassend ergibt sich, dass durch die Erfindung drei signifikante Probleme behoben werden, die in ihrer bisherigen Form in der Gesamtheit nur unzureichend gelöst werden konn­ ten. Zum einen werden durch die Einführung des zusätzlichen Lesesignals R-Flag, das vorzugsweise über eine separate Lei­ tung 6 an den entferntesten Datenpuffer 2b und über die übri­ gen in dem Schaltungskreis angeordneten Datenpuffer 2a zurück zur Steuerung 1 geführt wird, Laufzeit- und Latenzunter­ schiede für Zugriffe auf unterschiedliche Speicherbänke 3a, 3b ausgeglichen.

Zum Zweiten werden durch das verzögerte Senden der gewünsch­ ten Daten DQ mit Hilfe des R-Flags und des Repeater-Flags die in den Datenpuffern 2a, b entstehenden Latenzzeiten mini­ miert sowie die Funktionalität in den Datenpuffern 2a, b ge­ steuert und
drittens wird durch die Einführung der Wartezeit zwischen dem Aussenden des Lesebefehls und dem Aussenden des Lesesignals durch die Steuerung 1 eine einfache Möglichkeit zur Anpassung verschiedener Systemparameter wie der Geschwindigkeitsklasse der verwendeten Speicherbausteine, der Systemkonfiguration usw. in vorteilhafte Weise erzielt. Aufwendige Einzelmaßnah­ men sind dazu nicht erforderlich.

Bezugszeichenliste

1

Steuerung
2a, b Datenpuffer
3a, b Verarbeitungseinheit, Speicherbank

4

Steuerleitung für Repeater-Flag (Rep-Flag)

5

Datenleitung für Lesedaten

6

(separate) Leitung für Lesesignal (R-Flag)
R-Flag Lesesignal
DQ Lesedaten

Claims (19)

1. Verfahren zur Anpassung unterschiedlicher Signallaufzei­ ten zwischen einer Steuerung (1) und wenigstens zwei Verar­ beitungseinheiten, beispielsweise zwei Speicherbänken (3a, b), wobei die Verarbeitungseinheiten (3a, b) über unterschiedlich lange Datenleitungen (5) mit der Steuerung (1) verbunden sind, dadurch gekennzeichnet, dass von der Steuerung (1) zusätzlich zu einem Lesebefehl zum Auswählen einer der Verarbeitungseinheiten (3a, b) für einen Lesevorgang ein Lesesignal (R-Flag) über eine separate Lei­ tung (6) zunächst an die am weitesten entfernt liegende Ver­ arbeitungseinheit (3b) und dann an die zur Steuerung (1) nä­ her liegende Verarbeitungseinheit (3a) gesendet wird, um den Lesevorgang zu starten, wobei die Summe der Signallaufzeiten des Lesesignals von der Steuerung (1) zu der ausgewählten Verarbeitungseinheit (3a, b) und der Lesedaten von der ausge­ wählten Verarbeitungseinheit (3a, b) zur Steuerung (1) kon­ stant ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Lesesignal (R-Flag) bidirektional übertragen wird.

3. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, dass das Lesesignal (R-Flag) von der ausgewählten Verarbeitungseinheit (3a, b) quittiert wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, dass bei Verwendung eines jeweils zwi­ schen einer der Verarbeitungseinheit (3a, b) und der Steuerung (1) geschalteten Datenpuffers (2a, b) das Lesesignal (R-Flag) einen Betriebsmodus des Datenpuffers (2a, b) steuert.

5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, dass die Steuerung (1), die Datenpuffer (2a, b) und die Verarbeitungseinheiten (3a, b) durch Taktsig­ nale synchronisiert sind.

6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, dass die Steuerung (1) das Lesesignal (R-Flag) nach einer vorgegebenen Wartezeit nach Aussenden des Lesebefehls sendet.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Wartezeit zwischen dem Senden des Lesebefehls und dem Senden des Lesesignals (R-Flag) in Abhängigkeit von der Ge­ schwindigkeitsklasse der Speicherbausteine gewählt wird.

8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch ge­ kennzeichnet, dass die Wartezeit nach dem Senden des Lesebe­ fehls bis zum Senden des Lesesignals (R-Flag) in Abhängigkeit von der Systemkonfiguration gewählt wird.

9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch ge­ kennzeichnet, dass die Datenpuffer (2a, b) so ausgelegt wer­ den, dass eine Verzögerungszeit (Latenzzeit) in Richtung der Steuerung (1) und in Richtung der Verarbeitungseinheit (3a, b) vorgegeben ist.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die beiden Verzögerungszeiten gleich groß gewählt werden.

11. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, dass die ausgewählte Verarbeitungsein­ heit (3a, b) die Lesedaten beispielsweise vier Taktzyklen nach dem Eintreffen des Lesesignals (R-Flag) in Richtung der Steu­ erung (1) weiterleitet.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Datenpuffer (2b) eine Antwort der ausgewählten Verarbei­ tungseinheit (3b) auswertet und zwei Taktzyklen vor dem Wei­ terleiten der Lesedaten ein Antwortsignal (Rep-Flag) an einen benachbarten Datenpuffer (2a) sendet, der näher an der Steue­ rung (1) liegt.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Datenpuffer (2a) nach dem Auswerten der Antwort der aus­ gewählten Verarbeitungseinheit (3b) in einen zweiten Be­ triebsmodus umschaltet.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeich­ net, dass der näher zur Steuerung (1) gelegene Datenpuffer (2b) nach Empfang des Antwortsignals (Rep-Flag) in einen dritten Betriebsmodus umschaltet, um die Lesedaten nach zwei weiteren Taktzyklen an die Steuerung (1) zu senden.

15. Rechnersystem mit einer Steuerung (1) und wenigstens zwei Verarbeitungseinheiten, beispielsweise zwei Speicherban­ ken (3a, b), wobei die Verarbeitungseinheiten (3a, b) über un­ terschiedlich lange Datenleitungen (5) mit der Steuerung (1) verbunden sind, dadurch gekennzeichnet, dass die Steuerung (1) ausgelegt ist, um ein Lesesignal (R-Flag) zunächst an die am weitesten entfernt liegende Verarbeitungs­ einheit (3b) und dann an die zur Steuerung (1) näher liegende Verarbeitungseinheit (3a) zu senden, wobei die Summe der Sig­ nallaufzeiten des Lesesignals von der Steuerung (1) zu einer ausgewählten Verarbeitungseinheit (3a, b) und der Lesedaten von der Verarbeitungseinheit (3a, b) zur Steuerung (1) kon­ stant ist und wobei eine separate Leitung (6) vorgesehen ist, um das Lesesignal (R-Flag) zu übertragen.

16. Rechnersystem nach Anspruch 15, dadurch gekennzeichnet, dass die separate Leitung (6) ausgelegt ist, um das Lesesig­ nal (R-Flag) bidirektional zu übertragen.

17. Rechnersystem nach Anspruch 15 oder 16, dadurch gekenn­ zeichnet, dass zwischen jeder Verarbeitungseinheit (3a, b) und der Steuerung (1) jeweils ein Datenpuffers (2a, b) geschaltet ist, dessen Betriebsmodus von dem Lesesignal (R-Flag) gesteu­ ert ist.

18. Rechnersystem nach Anspruch 17, dadurch gekennzeichnet, dass die Datenpuffer (2a, b) so ausgelegt sind, dass eine Ver­ zögerungszeit (Latenzzeit) in Richtung der Steuerung (1) und in Richtung der Verarbeitungseinheit (3a, b) vorgegeben ist.

19. Rechnersystem nach Anspruch 18, dadurch gekennzeichnet, dass die beiden Verzögerungszeiten gleich groß sind.