DE10101978B4

DE10101978B4 - Circuit arrangement for controlling a load

Info

Publication number: DE10101978B4
Application number: DE10101978A
Authority: DE
Inventors: Leo Aichriedler; Franz Wachter
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-01-17
Filing date: 2001-01-17
Publication date: 2005-04-07
Anticipated expiration: 2021-01-18
Also published as: DE10101978A1

Abstract

Schaltungsanordnung zum Ansteuern einer Last, die folgende Merkmale aufweist:
– eine Reihenschaltung mit einer Stromquelle (Iq), der Last (Z) und einem steuerbaren Widerstand (M1), die zwischen einer ersten Klemme (V1) und einer zweiten Klemme (V2) für eine Versorgungsspannung (Uvz) verschaltet ist,
– eine erste Ansteuerschaltung (10) mit einem Ausgang (103), der an einen Steueranschluss (G) des steuerbaren Widerstandes (M1) angeschlossen ist, und mit einem Eingang (101),
gekennzeichnet durch
eine Spannungsbewertungsanordnung (20), die ein Spannungssignal (S1) zur Verfügung stellt, das von einer Spannung (U1) zwischen einem ersten Knoten (K1) und einem zweiten Knoten (K2) der Reihenschaltung abhängig ist und das dem Eingang (101) der ersten Ansteuerschaltung (10) zugeführt ist, wobei die Stromquelle (Iq) zwischen dem ersten und zweiten Knoten (K1, K2) liegt.Circuit arrangement for driving a load, which has the following features:
A series connection with a current source Iq, the load Z and a controllable resistor M1 connected between a first terminal V1 and a second terminal V2 for a supply voltage Uvz,
- A first drive circuit (10) having an output (103) which is connected to a control terminal (G) of the controllable resistor (M1), and having an input (101),
marked by
a voltage evaluation arrangement (20) which provides a voltage signal (S1) which depends on a voltage (U1) between a first node (K1) and a second node (K2) of the series connection and which corresponds to the input (101) of the first Drive circuit (10) is supplied, wherein the current source (Iq) between the first and second node (K1, K2) is located.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einer Last gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.The The present invention relates to a circuit arrangement for driving a load according to the characteristics of the preamble of claim 1.

Eine solche Schaltungsanordnung ist beispielsweise aus der deutschen Patentschrift 198 08 987 C1 bekannt und in 1 dargestellt.Such a circuit arrangement is known for example from German Patent 198 08 987 C1 and in 1 shown.

Die bekannte Schaltungsanordnung weist eine Reihenschaltung mit einem ersten MOS-Transistor 1, einer Last 3 und einem zweiten MOS-Transistor 4 auf, wobei die Reihenschaltung an eine Versorgungsspannung U_DD2 angeschlossen ist. Zur Ansteuerung des ersten MOS-Transistors 1 ist eine erste Ansteuerschaltung 2 und zur Ansteuerung des zweiten MOS-Transistors 4 ist eine zweite Ansteuerschaltung 5 vorgesehen, wobei ein Ausgang der ersten Ansteuerschaltung 2 an den Gate-Anschluss des ersten Transistors 1 und ein Ausgang der zweiten Ansteuerschaltung 5 an den Gate-Anschluss des zweiten Transistors 4 angeschlossen ist. In Reihe zu den Transistoren 1, 4 und der Last 3 ist ein Strommesswiderstand 6 geschaltet, der an die zweite Ansteuerschaltung 5 angeschlossen ist.The known circuit arrangement has a series circuit with a first MOS transistor 1 , a load 3 and a second MOS transistor 4 on, wherein the series circuit is connected to a supply voltage U _DD2 . For driving the first MOS transistor 1 is a first drive circuit 2 and for driving the second MOS transistor 4 is a second drive circuit 5 provided, wherein an output of the first drive circuit 2 to the gate terminal of the first transistor 1 and an output of the second drive circuit 5 to the gate terminal of the second transistor 4 connected. In series with the transistors 1 . 4 and the load 3 is a current sense resistor 6 connected to the second drive circuit 5 connected.

Der zweite Transistor 4 dessen Ansteuerschaltung 5 und der Strommesswiderstand 6 funktionieren als Stromquelle, wobei die Ansteuerschaltung 5 abhängig von der über dem Strommesswiderstand 6 anliegenden Spannung den zweiten Transistor 4 so ansteuert, dass der Stromfluss durch die Last 3 konstant ist.The second transistor 4 its drive circuit 5 and the current sense resistor 6 operate as a power source, the drive circuit 5 depending on the over the current sense resistor 6 voltage applied to the second transistor 4 so controls that the current flow through the load 3 is constant.

Die Last 3 ist insbesondere eine Zündpille eines Kraftfahrzeug-Airbags, die dazu dient, eine Treibladung im Falle eines Unfalls zu zünden, um den Airbag aufzublasen. Zur Zündung des Airbags ist es dabei erforderlich, dass die Zündpille 3 für eine vorbestimmte Zeitdauer von einem vorgegebenen Strom durchflossen wird. Ein üblicher Wert für diesen Strom ist 2A und ein üblicher Wert für diese Zeitdauer ist 2ms. Aufgabe der MOS-Transistoren 1, 4 ist es dabei, diese Stromversorgung der Zündpille auch bei auftretenden Störungen im Falle eines Unfalls zu gewährleisten. Eine übliche Störung betrifft Schwankungen der Versorgungsspannung. Häufig kommt es bei Unfällen zu einer Unterbrechung der Spannungsversorgung im Kraftfahrzeug. Die Spannung- und Stromversorgung von Sicherheitskomponenten, wie der Reihenschaltung aus den Transistoren 1, 4 und der Zündpille 3 wird dann durch einen Kondensator übernommen, wobei es hierdurch zu einem Anstieg der Versorgungsspannung von sonst üblichen 12V auf 40V und mehr kommen kann.Weight 3 In particular, it is a squib of a motor vehicle airbag that serves to ignite a propellant charge in the event of an accident to inflate the airbag. To ignite the airbag, it is necessary that the squib 3 flows through by a predetermined current for a predetermined period of time. A common value for this current is 2A and a common value for that time is 2ms. Task of MOS transistors 1 . 4 It is about to ensure this power supply of the squib even in case of disturbances in the event of an accident. A common disorder concerns fluctuations in the supply voltage. In accidents, there is often an interruption of the power supply in the motor vehicle. The voltage and power supply of safety components, such as the series connection of the transistors 1 . 4 and the squib 3 is then taken over by a capacitor, whereby this can lead to an increase in the supply voltage from the usual 12V to 40V and more.

Um die Verlustleistung im Falle eines solchen Spannungsanstiegs auf beide Transistoren 1, 4 zu verteilen ist eine Zenerdiode an den Gate-Anschluss des ersten Transistors 1 angeschlossen, die bei Erreichen der Zenerspannung zwischen dem Gate-Anschluss und einem Bezugspotential das Potential an der Gate-Elektrode auf dem Wert der Zenerspannung festhält, um dadurch die Leitfähigkeit des ersten Transistors 1 bei einem weiteren Ansteigen der Spannung über der Reihenschaltung zu verringern und um dadurch den Spannungsabfall, bzw. die Verlustleistung an dem ersten Transistor 1 zu erhöhen. Die Aufteilung der Verlustleistung auf die beiden Transistoren bei einer erhöhten Versorgungsspannung hat den Vorteil, dass der strombegrenzende zweite Transistor 4 nicht darauf ausgelegt werden muss, annäherungsweise die gesamte Verlustleistung aufzunehmen, was zu erheblich größeren Abmessungen dieses Transistors 4 führen würde.To the power loss in case of such a voltage increase on both transistors 1 . 4 to distribute is a zener diode to the gate terminal of the first transistor 1 connected, the voltage at the gate electrode on the value of the Zener voltage holds on reaching the Zener voltage between the gate terminal and a reference potential, thereby the conductivity of the first transistor 1 in a further increase in the voltage across the series circuit and thereby reduce the voltage drop, or the power loss at the first transistor 1 to increase. The division of the power loss on the two transistors at an increased supply voltage has the advantage that the current-limiting second transistor 4 need not be construed to accommodate approximately the total power dissipation, resulting in significantly larger dimensions of this transistor 4 would lead.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde eine verbesserte Schaltungsanordnung zur Ansteuerung einer Last, insbesondere zur Ansteuerung einer Zündpille eines Airbags, zur Verfügung zu stellen.Of the The present invention is based on an improved Circuit arrangement for controlling a load, in particular for Control of a squib an airbag, available to deliver.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst.These The object is achieved by a circuit arrangement according to the features of the claim 1 solved.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.advantageous Embodiments of the invention are the subject of the dependent claims.

Die erfindungsgemäße Schaltungsanordnung zur Ansteuerung einer Last weist eine Reihenschaltung mit einer Stromquelle, der Last und einem steuerbaren Widerstand auf, wobei die Reihenschaltung zwischen einer ersten Klemme und einer zweiten Klemme für eine Versorgungsspannung verschaltet ist. Die Schaltungsanordnung weist des weiteren eine erste Ansteuerschaltung mit einem Ausgang, der an einen Steueranschluss des steuerbaren Widerstandes angeschlossen ist, und mit einem Eingang auf. Erfindungsgemäß ist eine Spannungsbewertungsanordnung vorhanden, die ein Spannungssignal zur Verfügung stellt, das von einer Spannung zwischen einem ersten Knoten und einem zweiten Knoten der Reihenschaltung abhängig ist und das dem Eingang der ersten Ansteuerschaltung zugeführt ist. Die Stromquelle liegt zwischen dem ersten und zweiten Knoten der Reihenschaltung.The inventive circuit arrangement for driving a load has a series circuit with a Power source, the load and a controllable resistor, wherein the series connection between a first terminal and a second one Clamp for a supply voltage is connected. The circuit arrangement further comprises a first drive circuit with an output, the connected to a control terminal of the controllable resistor is, and with an entrance on. According to the invention is a voltage evaluation arrangement present, which provides a voltage signal from a Voltage between a first node and a second node of Series connection dependent is and which is supplied to the input of the first drive circuit. The power source is between the first and second nodes of the Series.

Bei der erfindungsgemäßen Schaltungsanordnung wird die Leitfähigkeit des steuerbaren Widerstandes abhängig von der zwischen dem ersten und zweiten Knoten anliegenden Spannung eingestellt. Dabei ist gemäß einer ersten Ausführungsform der Erfindung vorgesehen, dass nur die Stromquelle zwischen dem ersten und zweiten Knoten liegt, wodurch die Ansteuerung des steuerbaren Widerstands nur abhängig von der Spannung über der Stromquelle erfolgt. Gemäß einer weiteren Ausführungsform ist vorgesehen, dass die Stromquelle in Reihe zu der Last zwischen dem ersten und zweiten Knoten liegt, so dass die Ansteuerung des steuerbaren Widerstandes bei dieser Ausführungsform abhängig von der Spannung über der Stromquelle und der Last erfolgt.In the circuit arrangement according to the invention, the conductivity of the controllable resistor is set as a function of the voltage applied between the first and second node. In this case, according to a first embodiment of the invention, it is provided that only the current source lies between the first and second nodes, where by controlling the controllable resistor only depends on the voltage across the power source. According to a further embodiment, it is provided that the current source is connected in series with the load between the first and second nodes, so that the control of the controllable resistor in this embodiment is dependent on the voltage across the current source and the load.

Bei der erfindungsgemäßen Schaltungsanordnung wird der steuerbare Widerstand vorzugsweise so angesteuert, dass dessen Widerstand steigt, wenn die Spannung zwischen dem ersten und zweiten Knoten einen vorgegebenen Wert übersteigt. Bei einem konstanten Strom durch die Reihenschaltung aus Stromquelle, Last und steuerbarem Widerstand steigt dadurch die an dem steuerbaren Widerstand anfallende Verlustleistung. Bei kleinen Spannungen zwischen dem ersten und zweiten Knoten wird die Verlustleistung dadurch größtenteils von der Stromquelle übernommen, während bei steigender Spannung zwischen dem ersten und zweiten Knoten der Anteil des steuerbaren Widerstandes an der Verlustleitung steigt. Die Nutzleistung der Last bleibt unabhängig von der Versorgungsspannung, bzw. der Spannung zwischen dem ersten und zweiten Knoten, in etwa konstant.at the circuit arrangement according to the invention the controllable resistance is preferably controlled so that its resistance increases when the voltage between the first and the second node exceeds a predetermined value. At a constant Current through the series connection of current source, load and controllable Resistance thereby increases due to the controllable resistor Power dissipation. At low voltages between the first and second node, the power loss is thereby largely taken from the power source, while with increasing voltage between the first and second nodes of the proportion the controllable resistance on the loss line increases. The net power the load remains independent from the supply voltage, or the voltage between the first and second node, approximately constant.

Der steuerbare Widerstand ist vorzugsweise als MOS-Transistor ausgebildet, dessen Gate-Elektrode abhängig von der Spannung zwischen dem ersten und zweiten Knoten angesteuert ist. Die Stromquelle weist vorzugsweise einen MOS-Transistor und eine Strommessanordnung auf, wobei die Drain-Source-Strecke des MOS-Transistors in Reihe zu einer Messstrecke der Strommessanordnung und in Reihe zu der Last geschaltet ist. Ein Ausgangssignal der Strommessanordnung wird dabei einer Ansteuerschaltung zugeführt, die den MOS-Transistor abhängig von dem gemessenen Strom ansteuert, um einen vorgegebenen Stromfluss in der Reihenschaltung zu erzielen. Die Ansteuerung des MOS-Transistors, der den steuerbaren Widerstand bildet, erfolgt vorzugsweise derart, dass der MOS-Transistor bei nicht erhöhter Versorgungsspannung, bzw. dann, wenn die Spannung zwischen dem ersten und zweiten Knoten unterhalb eines vorgegebenen Schwellenwertes liegt, wesentlich besser als der MOS-Transistor der Stromquelle leitet. Ein Großteil der Verlustleistung fällt dadurch an dem MOS-Transistor der Stromquelle an. Die Verlustleistung an dem MOS-Transistor, der den steuerbaren Widerstand bildet, steigt erst an, wenn die Spannung zwischen dem ersten und zweiten Knoten ansteigt und dieser MOS-Transistor abgeregelt wird.Of the controllable resistance is preferably formed as a MOS transistor, whose gate electrode depends driven by the voltage between the first and second nodes is. The current source preferably has a MOS transistor and a Current measuring arrangement, wherein the drain-source path of the MOS transistor in series with a measuring section of the current measuring arrangement and in series switched to the load. An output signal of the current measuring arrangement is supplied to a drive circuit, which depends on the MOS transistor the measured current to a predetermined current flow in the series connection. The control of the MOS transistor, the forms the controllable resistance, preferably takes place in such a way that the MOS transistor at not increased supply voltage, or then, if the voltage between the first and second nodes below a given threshold, much better than the MOS transistor the power source conducts. A big part the power loss falls thereby to the MOS transistor of the power source. The power loss at the MOS transistor forming the controllable resistor increases only when the voltage between the first and second nodes rises and this MOS transistor is turned off.

Die verwendeten MOS-Transistoren sind insbesondere MOS-Transistoren mit einem integrierten Temperaturschutz. Solche Transistoren werden als Einzelbauelemente, unter anderem unter der Bezeichnung TEMPFET von der Siemens AG, München, vertrieben und zeichnen sich aus durch eine Abschaltung des MOS-Transistors bei Erreichen einer vorgegebenen Temperatur, um den MOS-Transistor bei einer "Übertemperatur" vor einer Zerstörung zu schützen. Die temperaturgeschützten MOS-Transistoren können auch zusammen mit den zugehörigen Ansteuerschaltungen unter Verwendung der sogenannten SPT4-Technologie monolithisch in einem Halbleiterkörper (Chip) integriert sein. Die Temperatur eines MOS-Transistors ist abhängig von der an diesem Transistor anliegenden Verlustleistung und den geometrischen Abmessungen des Halbleiterkörpers des Transistors.The used MOS transistors are in particular MOS transistors with an integrated temperature protection. Such transistors are as individual components, inter alia under the name TEMPFET from the Siemens AG, Munich, distributed and are characterized by a shutdown of the MOS transistor when it reaches a predetermined temperature to the MOS transistor in an "over-temperature" against destruction protect. The temperature protected MOS transistors can also along with the associated Drive circuits using the so-called SPT4 technology monolithic in a semiconductor body Be integrated (chip). The temperature of a MOS transistor is depending on the voltage applied to this transistor power loss and the geometric Dimensions of the semiconductor body of the transistor.

Der MOS-Transistor der Stromquelle ist dabei so dimensioniert, dass seine Abschalttemperatur nicht erreicht wird, wenn bei einer nicht erhöhten Versorgungsspannung ein Großteil der Versorgungsspannung an diesem MOS-Transistor anfällt. Bei einem Anstieg der Versorgungsspannung und einem damit verbundenen Anstieg der Spannung zwischen dem ersten und zweiten Knoten übernimmt der den steuerbaren Widerstand bildende MOS-Transistor einen Teil der Verlustleistung. Die beiden Transistoren sind vorzugsweise so aufeinander abgestimmt, dass bei der maximalen Versorgungsspannung, bei welcher eine Stromversorgung der Last gewährleistet werden muss, die Verlustleistung gleichermaßen an den beiden MOS-Transistoren anfällt. Dies bietet den Vorteil, dass die beiden Transistoren nur jeweils auf die Hälfte der insgesamt auftretenden Verlustleistung ausgelegt werden müssen, was sich positiv auf die Kosten und Abmessungen der eingesetzten Transistoren auswirkt. "Auslegung der Transistoren auf die Verlustleistung" bedeutet im vorliegenden Fall, dass die Transistoren bei einem dauerhaften Anfall der Verlustleistung nicht zerstört werden und dass bei temperaturgeschützten Transistoren keine temperaturbedingte Abschaltung bei dieser Verlustleistung erfolgt oder dass eine temperaturbedingte Abschaltung erst nach einer bestimmten Zeit erfolgt, wobei diese Zeit so bemessen ist, dass eine Last, wie beispielsweise eine Zündpille eines Airbag noch angesteuert wird. Diese Zeitdauer beträgt bei Airbag-Zündpillen etwa 2ms.Of the MOS transistor of the power source is dimensioned so that its shutdown temperature is not reached, if not at one increased Supply voltage a large part the supply voltage is applied to this MOS transistor. at an increase in the supply voltage and an associated Increase in voltage between the first and second nodes takes over the controllable resistance MOS transistor forming part the power loss. The two transistors are preferably so coordinated with each other, that at the maximum supply voltage, in which a power supply of the load must be ensured, the Power loss alike at the two MOS transistors accrues. This offers the advantage that the two transistors only each in half the total occurring power loss must be interpreted, what positively affect the cost and dimensions of the transistors used effect. "Interpretation the transistors on the power loss "means in the present case that the transistors be destroyed in a permanent attack of power loss and that at temperature protected Transistors no temperature-related shutdown occurs at this power loss or that a temperature-related shutdown only after a certain Time, whereby this time is such that a load, such as a squib an airbag is still activated. This period is for airbag squibs about 2ms.

Gemäß einer Ausführungsform der Erfindung ist vorgesehen, dass die Stromquelle entgegen der Stromrichtung vor der Last angeordnet ist, bzw. zwischen der Klemme für positives Potential und der Last angeordnet ist. Bei einem Kurzschluss zwischen einer Klemme der Last und der Klemme für negatives Potential, die bei Kraftfahrzeugen üblicherweise der Masse, bzw. dem Potential der Karosserie entspricht, findet dann nach wie vor eine Begrenzung des fließenden Stromes statt. Dies ist insbesondere für Anwendungen vorteilhaft, bei der mehrere Verbraucher, insbesondere mehrere Schaltungsanordnungen nach der Erfindung an eine Spannungsversorgung angeschlossen sind und bei denen die Spannungsversorgung im Falle eines Aufpralls durch einen Kondensator übernommen wird. Die Strombegrenzung bei einem Kurzschluss bewirkt, dass der Kondensator nur mit dem begrenzten Strom entladen wird und noch für einige Zeit Energie für nicht defekte Schaltungskomponenten zur Verfügung stellt. Ohne Strombegrenzung würde der Kondensator im Falle eines Kurzschlusses der Last mit der Karosserie sehr schnell entladen, wie dies insbesondere bei der Schaltungsanordnung nach dem Stand der Technik bekannt ist, bei der der strombegrenzende Transistor der Last in Stromrichtung nachgeschaltet ist und bei einem Kurzschluss zwischen der Last und dem negativen Potential kurzgeschlossen ist.According to one embodiment of the invention it is provided that the current source is arranged in front of the load counter to the current direction, or is arranged between the positive potential terminal and the load. In the event of a short circuit between a terminal of the load and the terminal for negative potential, which in motor vehicles usually corresponds to the mass or the potential of the body, then there is still a limitation of the flowing current. This is particularly advantageous for applications in which a plurality of consumers, in particular a plurality of circuit arrangements according to the invention to a power supply are connected and in which the voltage supply in the event of an impact is taken over by a capacitor. The current limit on a short circuit causes the capacitor to discharge only with the limited current and still provide power for non-defective circuit components for some time. Without current limiting, the capacitor would discharge very rapidly in the event of a short circuit of the load to the body, as is known in particular in the prior art circuit arrangement in which the current limiting transistor is connected downstream of the load and in the event of a short circuit between the load and the negative potential is shorted.

Bei einer Ausführungsform der Erfindung ist vorgesehen, dass die Spannungsbewertungsanordnung einen ersten Eingang, der an den ersten Knoten angeschlossen ist, einen zweiten Eingang, der an den zweiten Knoten angeschlossen ist und einen Ausgang, der an den Eingang der ersten Ansteuerschaltung des steuerbaren Widerstandes bzw. des MOS-Transistors angeschlossen ist, aufweist.at an embodiment The invention provides that the voltage evaluation arrangement a first input connected to the first node, a second input connected to the second node and an output connected to the input of the first drive circuit connected to the controllable resistor or the MOS transistor is, has.

Die Spannungsbewertungsanordnung weist dabei vorzugsweise einen Vergleicher und eine Spannungsquelle auf, wobei ein erster Eingang des Vergleichers über die Spannungsquelle an den ersten Eingang, ein zweiter Eingang des Vergleichers an den zweiten Eingang und ein Ausgang des Vergleichers an den Ausgang der Spannungsbewertungsanordnung angeschlossen ist.The Voltage evaluation arrangement preferably has a comparator and a voltage source, wherein a first input of the comparator over the Voltage source to the first input, a second input of the comparator to the second input and an output of the comparator to the output the voltage evaluation arrangement is connected.

Bei einer weiteren Ausführung der Erfindung ist vorgesehen, dass die Spannungsbewertungsanordnung einen Bipolartransistor, eine Zenerdiode und einen Stromspiegel aufweist, wobei der Emitter des Bipolartransistors über die Zenerdiode an den ersten Eingang, die Basis des Bipolartransistors an den zweiten Eingang und der Kollektor des Bipolartransistors über den Stromspiegel an die Ausgangsklemme der Spannungsbewertungsanordnung angeschlossen ist. Der Bipolartransistor funktioniert bei dieser Ausführungsform der Erfindung als Vergleicher, der abhängig von der über seiner Basis-Emitter-Strecke anliegenden Spannung leitet oder sperrt. Bei dieser Ausführungsform ist in der Ansteuerschaltung des MOS-Transistors, der den steuerbaren Widerstand bildet, eine erste Stromquelle zur Aufladung einer Gate-Kapazität des MOS-Transistors und eine zweite Stromquelle zur Entladung der Gate-Kapazität des MOS-Transistors vorgesehen. Der Stromspiegel der Spannungsbewertungsanordnung ist dabei an den Gate-Anschluss des MOS-Transistors angeschlossen, um dann, wenn der Bipolartransistor leitet die Gate-Kapazität des MOS-Transistors mit einem Strom zu entladen, der von dem Strom durch den Bipolartransistor abhängig ist. Durch die Entladung der Gate-Kapazität steigt der Widerstand der Drain-Source-Strecke des MOS-Transistors und dadurch die an diesem MOS-Transistor anfallende Verlustleistung bei konstanten durch die Stromquelle vorgegebenen Strom durch die Reihenschaltung.at another embodiment The invention provides that the voltage evaluation arrangement a bipolar transistor, a Zener diode, and a current mirror wherein the emitter of the bipolar transistor via the Zener diode to the first input, the base of the bipolar transistor to the second input and the collector of the bipolar transistor via the Current mirror to the output terminal of the voltage evaluation arrangement connected. The bipolar transistor works at this embodiment the invention as a comparator, which depends on the above his Base-emitter path voltage applied or blocks. In this embodiment is in the drive circuit of the MOS transistor, which is the controllable resistor forms a first current source for charging a gate capacitance of the MOS transistor and a second Power source for discharging the gate capacitance of the MOS transistor provided. The current mirror of the voltage evaluation arrangement is connected to the Gate terminal of the MOS transistor connected to, then, when the bipolar transistor directs the gate capacity of the MOS transistor with a current to be discharged by the current through the bipolar transistor dependent is. By discharging the gate capacitance, the resistance of the Drain-source path of the MOS transistor and thereby resulting from this MOS transistor Power loss at constant current given by the power source through the series connection.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe The present invention will be described below in exemplary embodiments with reference to FIG Figures explained in more detail. In the figures shows

2: ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung einer Last, 2 : a block diagram of a circuit arrangement according to the invention for controlling a load,

3: eine erfindungsgemäße Schaltungsanordnung gemäß 3 mit einer detaillierten Darstellung einer Spannungsbewertungsanordnung und einer Last, 3 a circuit arrangement according to the invention 3 with a detailed representation of a voltage evaluation arrangement and a load,

4: erfindungsgemäße Schaltungsanordnung mit einer detaillierten Darstellung einer Ausführungsform der Stromquelle, 4 : Circuit arrangement according to the invention with a detailed representation of an embodiment of the current source,

5: erfindungsgemäße Schaltungsanordnung mit einer Spannungsbewertungsanordnung gemäß einer weiteren Ausführungsform der Erfindung. 5 : Circuit arrangement according to the invention with a voltage evaluation arrangement according to a further embodiment of the invention.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals same parts with the same meaning.

2 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung einer Last Z. Die Schaltungsanordnung weist eine Reihenschaltung mit einer Stromquelle Iq, der Last Z und einem als MOS-Transistor M1 ausgebildeten steuerbaren Widerstand auf, wobei diese Reihenschaltung zwischen einer ersten Klemme V1 und einer zweiten Klemme V2 zum Anlegen einer Versorgungsspannung verschaltet ist. Die zweite Klemme V2 ist in dem Ausführungsbeispiel an eine Klemme für ein Bezugspotential GND angeschlossen. Das Bezugspotential entspricht üblicherweise dem Massepotential oder dem Potential der Fahrzeugkarosserie bei Einsatz der Schaltung in Fahrzeugen. 2 shows a first embodiment of a circuit arrangement according to the invention for driving a load Z. The circuit arrangement comprises a series circuit with a current source Iq, the load Z and designed as a MOS transistor M1 controllable resistor, said series circuit between a first terminal V1 and a second terminal V2 is connected to apply a supply voltage. The second terminal V2 is connected in the embodiment to a terminal for a reference potential GND. The reference potential usually corresponds to the ground potential or the potential of the vehicle body when using the circuit in vehicles.

Zur Ansteuerung des MOS-Transistors M1 ist eine erste Ansteuerschaltung 10 mit einem ersten Eingang 101, einem zweiten Eingang 102 und einem Ausgang 103 vorgesehen, wobei der Ausgang 103 an den Gate-Anschluss G des MOS-Transistors M1 angeschlossen ist. Die Drain-Source-Strecke dieses MOS-Transistors M1 liegt in Reihe zu der Last Z.For driving the MOS transistor M1 is a first drive circuit 10 with a first entrance 101 , a second entrance 102 and an exit 103 provided, the output 103 is connected to the gate terminal G of the MOS transistor M1. The drain-source path of this MOS transistor M1 is in series with the load Z.

Die erfindungsgemäße Schaltungsanordnung weist weiterhin eine Spannungsbewertungsanordnung 20 mit einem ersten und zweiten Eingang 201, 202 und einem Ausgang 203 auf. Der erste Eingang 201 ist an einen ersten Knoten K1 und der zweite Eingang 202 ist an einen zweiten Knoten K2 der Reihenschaltung mit der Stromquelle Iq der Last Z und dem MOS-Transistor M1 angeschlossen. Der erste und zweite Knoten K1, K2 sind so gewählt, dass die Stromquelle Iq zwischen diesen beiden Knoten K1, K2 liegt. In dem in 2 dargestellten Ausführungsbeispiel entspricht der erste Knoten K1 der ersten Klemme V1 und der zweite Knoten K2 entspricht einem der Stromquelle Iq und der Last Z gemeinsamen Knoten. Am Ausgang 203 der Spannungsbewertungsanordnung 20 steht ein Ansteuersignal S1 zur Verfügung, welches dem ersten Eingang 101 der ersten Ansteuerschaltung 10 geführt ist. Dieses Ansteuersignal S1 ist abhängig von einer Spannung U1, die zwischen dem ersten und zweiten Knoten K1, K2 der Reihenschaltung anliegt. Die Ansteuerung des MOS-Transistors M1 erfolgt abhängig von diesem Ansteuersignal S1.The circuit arrangement according to the invention furthermore has a voltage evaluation arrangement 20 with a first and second entrance 201 . 202 and an exit 203 on. The first one corridor 201 is to a first node K1 and the second input 202 is connected to a second node K2 of the series connection with the current source Iq of the load Z and the MOS transistor M1. The first and second nodes K1, K2 are selected so that the current source Iq is between these two nodes K1, K2. In the in 2 illustrated embodiment, the first node K1 of the first terminal V1 and the second node K2 corresponds to a current source Iq and the load Z common node. At the exit 203 the voltage evaluation arrangement 20 is a drive signal S1 available, which the first input 101 the first drive circuit 10 is guided. This drive signal S1 is dependent on a voltage U1, which is applied between the first and second nodes K1, K2 of the series circuit. The control of the MOS transistor M1 is dependent on this drive signal S1.

Dem zweiten Eingang 102 der Ansteuerschaltung 10 ist ein Einschaltsignal EN1 zugeführt, welches den MOS-Transistor M1, freigibt. Der MOS-Transistor M1 leitet nur dann, wenn das Einschaltsignal EN1 einen vorgegebenen Pegel annimmt. Der Einschaltwiderstand dieses MOS-Transistors M1 stellt sich dabei abhängig von dem Ansteuersignal S1 an dem Eingang 101 der Ansteuerschaltung 10 ein.The second entrance 102 the drive circuit 10 a turn-on signal EN1 is supplied, which releases the MOS transistor M1. The MOS transistor M1 only conducts when the turn-on signal EN1 assumes a predetermined level. The on-resistance of this MOS transistor M1 is dependent on the drive signal S1 at the input 101 the drive circuit 10 one.

In entsprechender Weise weist die Stromquelle Iq einen Eingang zur Zuführung eines Einschaltsignals EN2 auf, wobei die Stromquelle Iq einen Strom I zur Verfügung stellt, wenn das Einschaltsignal EN2 einen vorgegebenen Pegel annimmt und wobei die Stromquelle Iq sonst keinen Strom liefert.In corresponding manner, the current source Iq has an input to feed a turn-on EN2, wherein the current source Iq a current I available when the turn-on signal EN2 assumes a predetermined level and wherein the current source Iq otherwise provides no power.

Die Last Z ist insbesondere eine Zündpille eines Airbags, die dazu dient, den Airbag im Falle eines Unfalls aufzublasen. Die Versorgungsspannung Uvz ist bei einem Einsatz der Schaltungsanordnung in einem Kraftfahrzeug die in einem Kraftfahrzeug üblicherweise vorhandene Batterie-Boardnetzspannung, die üblicherweise 12 V beträgt. Um zu zünden benötigt eine derartige Zündpille für eine vorgegebene Zeitdauer einen bestimmten Strom. Ein üblicher Wert für einen derartigen Strom beträgt 2A, die erforderliche Zeitdauer eines solchen Stromflusses beträgt üblicherweise 2ms. Im Falle eines Unfalls werden von einer nicht näher dargestellten Steuerschaltung das erste und zweite Einschaltsignal EN1, EN2 bereitgestellt, um zum einen den MOS-Transistor M1 durchzuschalten und zum anderen einen Strom I für die Last Z zur Verfügung zu stellen.The Last Z is in particular a squib an airbag that serves to airbag in the event of an accident inflate. The supply voltage Uvz is in use of the Circuit arrangement in a motor vehicle in a motor vehicle usually existing battery board supply voltage, which is usually 12V. In order to a kind of ignition is needed such squib for one given time a certain current. A common value for one such electricity is 2A, the required period of such a current flow is usually 2ms. In the case of an accident are from a non-illustrated Control circuit provides the first and second turn-on signal EN1, EN2, on the one hand to turn on the MOS transistor M1 and on the other a current I for the Last Z available to deliver.

Die Versorgungsspannung Uvz bleibt insbesondere dann, wenn die Bordnetzspannung des Kraftfahrzeugs unterbrochen wird, nicht konstant. Eine derartige Unterbrechung der Bord-Netzspannung stellt bei Ansteuerung einer Zündpille eines Airbags, die nur im Falle eines Unfalles zu erfolgen hat, den Normalfall dar. Bei Unterbrechung der Bord-Netzspannung wird die Versorgungsspannung Uvz üblicherweise von einem zuvor aufgeladenen Kondensator zur Verfügung gestellt. Diese von dem Kondensator zur Verfügung gestellte Versorgungsspannung Uvz ist üblicherweise erheblich größer als die normale Bord-Netzspannung von 12V. Ein typischer Wert für eine solche erhöhte Versorgungsspannung beträgt 40V.The Supply voltage Uvz remains especially when the vehicle electrical system voltage of the motor vehicle is interrupted, not constant. Such Interruption of the on-board mains voltage provides when controlling a squib an airbag, which has to be made only in case of an accident, the Normal case dar. When the on-board mains voltage is interrupted, the Supply voltage Uvz usually provided by a previously charged capacitor. This supplied by the capacitor supply voltage Uvz is common considerably larger than that normal on-board mains voltage from 12V. A typical value for such increased Supply voltage is 40V.

Bei einer nicht erhöhten Versorgungsspannung, d.h. einer Versorgungsspannung von beispielsweise 12V ist es erwünscht, dass ein Großteil der Verlustleistung an der Stromquelle Iq abfällt. Die über dem Lastwiderstand Z anfallende Verlust leistung berechnet sich dabei aus dem Widerstand der Last Z, der bei Zündpillen etwa 2Ω beträgt und dem fließenden Strom I. Der MOS-Transistor M1 ist dabei so angesteuert, dass sein Leitungswiderstand vorzugsweise geringer als der Widerstand über der Last Z ist, so dass an dem MOS-Transistor M1 nur ein sehr geringer Teil der Verlustleistung anfällt. Steigt die Versorgungsspannung Uvz an, so steigt auch die zwischen dem ersten und zweiten Knoten K1, K2 anliegende Spannung U1 an. Mit steigender Spannung U1 wird der MOS-Transistor M1 dabei abhängig von dem Steuersignal S1 abgeregelt, wodurch der Durchlasswiderstand dieses MOS-Transistors M1 erhöht wird und wodurch der über dem MOS-Transistor M1 anfallende Anteil der Verlustleistung ansteigt. Bei dem maximal möglichen Wert für die Versorgungsspannung Uvz fällt vorzugsweise ein gleicher Anteil der Verlustleistung an der Stromquelle Iq und an dem MOS-Transistor M1 ab. Die Verlustleistung über der Last Z bleibt gleich, da der Widerstand der Last Z annäherungsweise konstant ist und da der Strom I durch die Last Z ebenfalls konstant ist, wobei letzteres für eine funktionsgemäße Ansteuerung der Last Z erforderlich ist.at one not increased Supply voltage, i. a supply voltage of, for example 12V it is desired that much of the Power loss at the current source Iq drops. The over the load resistor Z accumulating Loss of power is calculated from the resistance of the load Z, in the case of squibs is about 2Ω and the flowing current I. The MOS transistor M1 is driven so that its line resistance preferably less than the resistance across the load Z, so that on the MOS transistor M1 only a very small part of the power loss accrues. If the supply voltage Uvz increases, so does the between the voltage applied to the first and second nodes K1, K2 voltage U1. With increasing voltage U1, the MOS transistor M1 is dependent on the Control signal S1 is de-regulated, whereby the on-resistance of this MOS transistor M1 is increased and causing the over the MOS transistor M1 accumulating proportion of power loss increases. At the maximum possible Value for the supply voltage Uvz drops preferably an equal proportion of the power loss at the power source Iq and on the MOS transistor M1 from. The power loss over the load Z remains the same because the resistance of the load Z approximates is constant and since the current I through the load Z also constant is, the latter being for a functional control the load Z is required.

3 zeigt die erfindungsgemäße Schaltungsanordnung 2 mit einer Spannungsbewertungsanordnung 20 gemäß einer ersten Ausführungsform der Erfindung. Die Spannungsbewertungsanordnung 20 weist eine Spannungsquelle Uq auf, die eine Spannung Uk zwischen deren Klemmen zur Verfügung stellt. Die Spannungsbewertungsanordnung 20 weist außerdem einen Operationsverstärker OPV mit einem Plus-Eingang und einem Minus-Eingang auf, wobei der Plus-Eingang über die Spannungsquelle Uq an den ersten Eingang 201 der Spannungsbewertungsanordnung 20, und damit an den ersten Knoten K1 angeschlossen ist, und wobei der Minus-Eingang des Operationsverstärkers an den zweiten Eingang 202 der Spannungsbewertungsanordnung 20 und damit an den zweiten Knoten K2 angeschlossen ist. Ein Ausgang des Vergleichers OPV ist an den Ausgang 203 der Spannungsbewertungsanordnung 20 angeschlossen. 3 shows the circuit arrangement according to the invention 2 with a voltage rating arrangement 20 according to a first embodiment of the invention. The voltage evaluation arrangement 20 has a voltage source Uq which provides a voltage Uk between its terminals. The voltage evaluation arrangement 20 also has an operational amplifier OPV with a plus input and a minus input, the plus input via the voltage source Uq to the first input 201 the voltage evaluation arrangement 20 , and is connected to the first node K1, and wherein the negative input of the operational amplifier to the second input 202 the voltage evaluation arrangement 20 and thus connected to the second node K2. An output of the comparator OPV is at the output 203 the voltage evaluation arrangement 20 connected.

Anders als bei dem Ausführungsbeispiel gemäß 2 ist der zweite Knoten K2 in dem Ausführungsbeispiel gemäß 3 ein der Last Z und dem MOS-Transistor M1 gemeinsamer Knoten, d.h. zwischen dem ersten Knoten K1 und dem zweiten Knoten K2 befindet sich die Reihenschaltung aus der Stromquelle Iq und der Last Z. Die Ansteuerung des MOS-Transistors M1 erfolgt dadurch abhängig von einer über der Reihenschaltung aus der Stromquelle Iq und der Last Z anliegenden Spannung U1'. Hinsichtlich der Funktionsweise der Schaltungsanordnung ist es unerheblich, ob die Stromquelle Iq oder ob eine Reihenschaltung aus der Stromquelle Iq und der Last Z zwischen dem ersten und zweiten Knoten K1, K2 liegt. Wie in 3 dargestellt ist, besteht die Last üblicherweise nicht ausschließlich aus einem ohmschen Widerstand sondern stellt sich als RLC-π-Glied dar. Über den Widerstand des MOS-Transistors M1 wird bei der vorliegenden Schaltungsanordnung die Spannung über der Stromquelle Iq und der Last Z bei konstantem Strom geregelt. Aus Gründen der Stabilität des Regelkreises ist es dabei vorteilhaft, die über die Stromquelle Iq und über dem RLC-π-Glied anliegende Spannung U1' und nicht die Spannung U1 über der Stromquelle Iq zurückzukoppeln. Im zuerst genannten Fall wirkt die Last Z als Lastpol in dem Regelkreis.Unlike the embodiment according to 2 is the second node K2 in the embodiment according to 3 one of the load Z and the MOS transistor M1 common node, ie between the first node K1 and the second node K2 is the series circuit of the current source Iq and the load Z. The control of the MOS transistor M1 is effected as a function of one over the series connection of the current source Iq and the load Z voltage U1 '. With regard to the operation of the circuit arrangement, it is irrelevant whether the current source Iq or whether a series connection of the current source Iq and the load Z is located between the first and second nodes K1, K2. As in 3 is shown, the load is usually not exclusively of an ohmic resistance but presents itself as RLC-π-member. About the resistance of the MOS transistor M1 in the present circuit, the voltage across the current source Iq and the load Z at a constant current regulated. For reasons of the stability of the control loop, it is advantageous to feed back the voltage U1 'present across the current source Iq and via the RLC-π element and not the voltage U1 via the current source Iq. In the former case, the load Z acts as a load pole in the control loop.

Da die über der Last Z anfallende Spannung bei einem konstanten Strom in der Reihenschaltung im wesentlichen konstant ist, kann diese zusätzliche Spannung durch welche sich die Spannung U1' in 3 von der Spannung U1 in 2 unterscheidet, auf einfache Weise in der Spannungsbewertungsanordnung 20 berücksichtigt werden.Since the voltage across the load Z is substantially constant at a constant current in the series connection, this additional voltage can be used to amplify the voltage U1 'in 3 from the voltage U1 in 2 differs, in a simple way in the voltage evaluation arrangement 20 be taken into account.

Am Ausgang des Operationsverstärkers OPV steht das Ansteuersignal S1 zur Verfügung, welches von der Spannung U1' über der Stromquelle Iq und der Last Z abhängig ist. Die Ansteuerung des MOS-Transistors M1 durch den Operationsverstärker OPV und die Ansteuerungsschaltung 10 erfolgt derart, dass die Spannung U1' maximal den Wert der von der Spannungsquelle Uq zur Verfügung gestellten Spannung Uk annimmt. Erreicht die Spannung U1' den Wert dieser Spannung Uk, so wird der MOS-Transistor M1 abgeregelt, um bei einem weiteren Ansteigen der Versorgungsspannung Uvz zunehmende Anteile der Versorgungsspannung Uvz, bzw. der Verlustleistung, zu übernehmen.At the output of the operational amplifier OPV, the drive signal S1 is available, which is dependent on the voltage U1 'on the current source Iq and the load Z. The driving of the MOS transistor M1 by the operational amplifier OPV and the drive circuit 10 takes place in such a way that the voltage U1 'maximally assumes the value of the voltage Uk provided by the voltage source Uq. If the voltage U1 'reaches the value of this voltage Uk, then the MOS transistor M1 is de-regulated in order to take over increasing portions of the supply voltage Uvz, or the power loss, in the event of a further increase in the supply voltage Uvz.

Bei derartigen Schaltungsanordnungen kommt es im Falle eines Unfalles häufig zu einem Kurzschluss zwischen der Last und dem Bezugspotential GND, welches bei einem Kraftfahrzeug dem Potential der Karoserie entspricht. Selbst bei einem Kurzschluss der Stromquelle Iq mit dem Bezugspotential GND, bzw. der zweiten Klemme K2 mit dem Bezugspotential GND wird der maximal fließende Strom bei der Schaltungsanordnung gemäß 3 auf den Wert des Stromes I begrenzt, der durch die Stromquelle Iq geliefert wird. Bei einem Kurzschluss zwischen der Stromquelle Iq und dem Bezugspotential GND wird zwar eine Ansteuerung der Last Z verhindert, durch die Strombegrenzung wird jedoch auch verhindert, dass ein Kondensator, welcher bei einem Abtrennen der Bordnetzspannung die Spannungsversorgung übernimmt, schnell entladen wird. Dadurch kann wenigstens die Ansteuerung weiterer Schaltungsanordnungen, die an denselben Kondensator angeschlossen sind, im Falle des genannten Kurzschlusses dennoch gewährleistet werden.With such circuit arrangements, in the event of an accident, there is often a short circuit between the load and the reference potential GND, which in a motor vehicle corresponds to the potential of the body. Even with a short circuit of the current source Iq to the reference potential GND, and the second terminal K2 to the reference potential GND, the maximum current flowing in the circuit according to 3 limited to the value of the current I, which is supplied by the current source Iq. In the event of a short circuit between the current source Iq and the reference potential GND, although a triggering of the load Z is prevented, the current limitation also prevents a capacitor which takes over the voltage supply when the vehicle electrical system voltage is disconnected from being rapidly discharged. As a result, at least the activation of further circuit arrangements which are connected to the same capacitor can nevertheless be ensured in the case of said short circuit.

Die Ansteuerschaltung 10 in 3 weist einen zusätzlichen Eingang 104 zur Zufügung eines Temperatursignals auf, wodurch der MOS-Transistor M1 bei Erreichen einer zu hohen Temperatur (Übertemperatur) über die Ansteuerschaltung 10 abgeschaltet wird, um eine Zerstörung des MOS-Transistors zu verhindern. Die Ansteuerschaltung 10 und der MOS-Transistor M1 mit einem nicht näher dargestellten, im Bereich des MOS-Transistors M1 angeordneten Temperatursensor sind als integrierte Schaltungsanordnung beispielsweise von der Siemens AG, München unter der Bezeichnung TEMPFET erhältlich.The drive circuit 10 in 3 has an additional entrance 104 for adding a temperature signal, whereby the MOS transistor M1 on reaching a too high temperature (over temperature) via the drive circuit 10 is turned off to prevent destruction of the MOS transistor. The drive circuit 10 and the MOS transistor M1 with a not shown in detail, arranged in the region of the MOS transistor M1 temperature sensor are available as an integrated circuit arrangement, for example, from Siemens AG, Munich under the name TEMPFET.

4 zeigt eine erfindungsgemäße Schaltungsanordnung, bei welcher die Stromquelle Iq detailliert gemäß einer ersten Ausführungsform dargestellt ist. Die Stromquelle Iq weist ei nen zweiten MOS-Transistor M2, eine zweite Ansteuerschaltung 30 und eine Strommessanordnung 40 auf, wobei die Drain-Source-Strecke des MOS-Transistors M2 in Reihe zur einer Messstrecke 401–402 der Strommessanordnung 40 und in Reihe zu der Last Z geschaltet ist. Ein Ausgang 403 der Strommessanordnung 40, an welchem ein von dem Strom I durch die Strommessanordnung 40 abhängiges Signal anliegt, ist einem ersten Eingang 301 der zweiten Ansteuerschaltung 30 zugeführt. Das Einschaltsignal EN2 ist einem zweiten Eingang 302 der zweiten Ansteuerschaltung 30 zugeführt und ein Ausgang 303 der zweiten Ansteuerschaltung 30 ist an den Gate-Anschluss G des zweiten MOS-Transistors M2 angeschlossen. Die zweite Ansteuerschaltung 30 weist einen dritten Eingang 304 auf, dem ein von der Temperatur im Bereich des MOS-Transistors M2 abhängiges Temperatursignal zugeführt ist, um den MOS-Transistor M2 bei Erreichen einer Übertemperatur abzuschalten und so vor einer Zerstörung zu schützen. Die Strommessanordnung 40, die zweite Ansteuerschaltung 30 und der zweite MOS-Transistor M2 bilden einen Regelkreis, wobei der MOS-Transistor M2 abhängig von dem Strom I derart angesteuert ist, dass der Strom I unabhängig von der Versorgungsspannung Uvz annäherungsweise konstant ist. Die durch den MOS-Transistor M2, dessen Ansteuerschaltung 30 und die Strommessanordnung 40 gebildete Stromquelle Iq ist auch bei diesem Ausführungsbeispiel der Erfindung zwischen die erste Anschlussklemme K1 und die Last Z geschaltet, um im Falle eines Kurzschlusses zwischen der Stromquelle Iq und dem Bezugspotential GND, bzw. zwischen der Last Z und dem Bezugspotential GND den der Spannungsquelle entnommenen Strom zu begrenzen. 4 shows a circuit arrangement according to the invention, in which the current source Iq is shown in detail according to a first embodiment. The current source Iq has egg nen second MOS transistor M2, a second drive circuit 30 and a current measuring arrangement 40 on, wherein the drain-source path of the MOS transistor M2 in series with a measuring path 401 - 402 the current measuring arrangement 40 and connected in series with the load Z. An exit 403 the current measuring arrangement 40 at which one of the current I through the current measuring arrangement 40 dependent signal is present, a first input 301 the second drive circuit 30 fed. The turn-on signal EN2 is a second input 302 the second drive circuit 30 fed and an output 303 the second drive circuit 30 is connected to the gate terminal G of the second MOS transistor M2. The second drive circuit 30 has a third entrance 304 on which a dependent of the temperature in the region of the MOS transistor M2 temperature signal is supplied to turn off the MOS transistor M2 upon reaching an excess temperature and thus to protect against destruction. The current measuring arrangement 40 , the second drive circuit 30 and the second MOS transistor M2 form a control circuit, wherein the MOS transistor M2 is controlled in dependence on the current I such that the current I is approximately constant independently of the supply voltage Uvz. The through the MOS transistor M2, whose drive circuit 30 and the current measuring arrangement 40 formed current source Iq is also in this embodiment Example of the invention between the first terminal K1 and the load Z connected to limit in the case of a short circuit between the current source Iq and the reference potential GND, or between the load Z and the reference potential GND the current source taken from the power source.

4 zeigt beispielhaft die Aufteilung der Versorgungsspannung Uvz, bzw. der Verlustleistung, an der Stromquelle Iq, der Last Z und dem MOS-Transistor M1 bei einer erhöhten Versorgungsspannung Uvz von beispielsweise 40V. Die Spannung Uk der Spannungsquelle Uq der Spannungsbewertungsanordnung 20 beträgt dabei 22V. Erreicht die Spannung U1' zwischen der ersten Klemme K1 und der zweiten Klemme K2 den Wert dieser Spannung Uk, so wird der MOS-Transistor M1 zunehmend abgeregelt, wodurch sein Durchlasswiderstand zunehmend ansteigt. Während der Leitungswiderstand dieses MOS-Transistors M1 im vollständig leitenden Zustand nur etwa 0,8Ω beträgt, so wird der MOS-Transistor M1 in dem Ausführungsbeispiel bei einer Versorgungsspannung Uvz von 40V soweit zurückgeregelt, bis sein Durchlasswiderstand etwa 18Ω beträgt. Beträgt der Widerstand der Last Z 2Ω so fallen bei einem Strom I von 2A 4V über der Last Z, 18V über der Stromquelle Iq und ebenso 18V über der Drain-Source-Strecke des ersten MOS-Transistor M1 ab. Die Nutzleistung beträgt in diesem Ausführungsbeispiel 4W an der Last Z, die Verlustleistung beträgt 72W, wobei die Verlustleistung symmetrisch auf die Stromquelle Iq und den MOS-Transistor M1 aufgeteilt ist. 4 shows an example of the distribution of the supply voltage Uvz, or the power loss, at the current source Iq, the load Z and the MOS transistor M1 at an increased supply voltage Uvz, for example, 40V. The voltage Uk of the voltage source Uq of the voltage evaluation arrangement 20 is 22V. When the voltage U1 'between the first terminal K1 and the second terminal K2 reaches the value of this voltage Uk, the MOS transistor M1 is increasingly de-regulated, whereby its on-resistance increases progressively. While the line resistance of this MOS transistor M1 in the fully conductive state is only about 0.8Ω, so the MOS transistor M1 is back-regulated in the embodiment at a supply voltage Uvz of 40V until its on-resistance is about 18Ω. If the resistance of the load Z 2Ω drops at a current I of 2A 4V across the load Z, 18V across the current source Iq and also 18V above the drain-source path of the first MOS transistor M1. The net power in this embodiment is 4W at the load Z, the power loss is 72W, the power dissipation being split symmetrically between the current source Iq and the MOS transistor M1.

Ist die Spannung U1' in dem Ausführungsbeispiel nach 4 kleiner als die Spannung Uk, so wird der erste Transistor M1 nicht abgeregelt. Der Großteil der Versorgungsspannung fällt dann über der Drain-Source-Strecke des zweiten MOS-Transistors M2 an, der Durchlasswiderstand des ersten MOS-Transistor ist minimal (ein üblicher Wert ist 0,8Ω).Is the voltage U1 'in the embodiment after 4 smaller than the voltage Uk, the first transistor M1 is not de-regulated. The majority of the supply voltage is then applied across the drain-source path of the second MOS transistor M2, the on-resistance of the first MOS transistor is minimal (a common value is 0.8Ω).

5 zeigt eine erfindungsgemäße Schaltungsanordnung mit einer Spannungsbewertungsanordnung 30 gemäß einer weiteren Ausführungsform und mit einer im Detail dargestellten ersten Ansteuerschaltung 10. 5 shows a circuit arrangement according to the invention with a voltage evaluation arrangement 30 according to a further embodiment and with a first drive circuit shown in detail 10 ,

Die Strommessanordnung 40 der Stromquelle Iq ist bei diesem Ausführungsbeispiel als Strommesswiderstand Rm ausgebildet, der zwischen der ersten Klemme V1 für die Versorgungsspannung Uvz und dem zweiten MOS-Transistor M2 verschaltet ist. Anschlussklemmen 401, 401 dieses Strommesswiderstandes Rm sind mit dem Eingang 301 der zweiten Ansteuerschaltung 30 verbunden, wobei dieser Eingang 301 als Eingangsklemmenpaar ausgebildet ist.The current measuring arrangement 40 the current source Iq is formed in this embodiment as a current measuring resistor Rm, which is connected between the first terminal V1 for the supply voltage Uvz and the second MOS transistor M2. terminals 401 . 401 This current sense resistor Rm is connected to the input 301 the second drive circuit 30 connected, this input 301 is designed as an input terminal pair.

Die Spannungsbewertungsanordnung 30 weist bei diesem Ausführungsbeispiel einen Bipolartransistor T1 auf, der als Vergleicheranordnung wirkt, wobei eine Basis B dieses Bipolartransistors T1 an die zweite Eingangsklemme 202, bzw. den zweiten Knoten K2 angeschlossen ist. Der Emitter E des Bipolartransistor T1 ist über eine Reihenschaltung aus einem Widerstand R1 und einer Zenerdiode Z1 an den ersten Eingang 201, bzw. an die erste Klemme K1 angeschlossen. Die Spannungsbewertungsanordnung weist des weiteren einen Stromspiegel mit n-Kanal-MOS-Transistoren M3, M4 auf, deren Gate-Anschlüsse miteinander gekoppelt sind und von denen einer zwischen dem Kollektor K des Bipolartransistors T1 und dem Bezugspotential GND und der andere zwischen dem ersten Eingang 101 der ersten Ansteuerschaltung 10 und dem Bezugspotential GND verschaltet. ist. Der Gate-Anschluss des MOS-Transistors M3 ist an den Drain-Anschluss dieses Transistors M3 angeschlossen.The voltage evaluation arrangement 30 has in this embodiment, a bipolar transistor T1, which acts as a comparator arrangement, wherein a base B of this bipolar transistor T1 to the second input terminal 202 , or the second node K2 is connected. The emitter E of the bipolar transistor T1 is connected via a series circuit of a resistor R1 and a Zener diode Z1 to the first input 201 , or connected to the first terminal K1. The voltage evaluation arrangement further comprises a current mirror with n-channel MOS transistors M3, M4 whose gate terminals are coupled together and one of which between the collector K of the bipolar transistor T1 and the reference potential GND and the other between the first input 101 the first drive circuit 10 and the reference potential GND interconnected. is. The gate terminal of the MOS transistor M3 is connected to the drain terminal of this transistor M3.

Die erste Ansteuerschaltung 10 weist eine erste Stromquelle I1 auf, die zwischen der Ausgangsklemme 103, bzw. dem Gate-Anschluss G des MOS-Transistors M1 und dem Bezugspotential GND verschaltet ist. Eine zweite Stromquelle I2 liegt zwischen dem Ausgang 103 und einem Anschluss für Versorgungspotential, vorzugsweise dem Anschluss für das positive Potential der Versorgungsspannung Uvz. Der Ausgang 103 der ersten Ansteuerschaltung 10, an welchen das Gate G des MOS-Transistors M1 angeschlossen ist, entspricht bei dieser Ansteuerschaltung 10 dem ersten Eingang 101, an welchen der MOS-Transistor M4 angeschlossen ist.The first drive circuit 10 has a first current source I1 connected between the output terminal 103 , or the gate terminal G of the MOS transistor M1 and the reference potential GND is connected. A second current source I2 is located between the output 103 and a connection for supply potential, preferably the connection for the positive potential of the supply voltage Uvz. The exit 103 the first drive circuit 10 to which the gate G of the MOS transistor M1 is connected corresponds to this drive circuit 10 the first entrance 101 to which the MOS transistor M4 is connected.

Die Funktionsweise der Schaltungsanordnung gemäß 5 wird im folgenden kurz erläutert.The operation of the circuit according to 5 is briefly explained below.

Solange die Spannung U1 über der Reihenschaltung aus der Stromquelle Iq und der Last Z kleiner als die Zenerspannung der Zenerdiode Z1 ist, entspricht das Potential an der Basis B des Bipolartransistors T1 im wesentlichen dem Potential an dem Emitter E des Bipolartransistors T1. Der pnp-Bipolartran sistor T1 sperrt dabei, so dass kein Strom durch den MOS-Transistor M3 des Stromspiegels und damit auch kein Strom durch den MOS-Transistor M4 fließt.So long the voltage U1 over the series connection of the current source Iq and the load Z smaller as the zener voltage of the Zener diode Z1, the potential is equal at the base B of the bipolar transistor T1 substantially the potential at the emitter E of the bipolar transistor T1. The pnp bipolar transistor sistor T1 blocks, so that no current through the MOS transistor M3 of the Current mirror and thus no current through the MOS transistor M4 flows.

Die Stromquellen I1 und I2 der ersten Ansteuerschaltung 10 stellen einen Strom nach Maßgabe des Einschaltsignals EN1 zur Verfügung, wobei dieses Einschaltsignal EN1 der zweiten Stromquelle I2 direkt und der ersten Stromquelle I1 über einen Invertierer INV zugeführt ist, so dass nur jeweils eine der beiden Stromquellen einen Strom zur Verfügung stellt. Der MOS-Transistors T1 leitet, wenn das Einschaltsignal EN1 die zweite Stromquelle I2 ansteuert und die erste Stromquelle sperrt, wodurch eine nicht näher dargestellte Gate-Source-Kapazität des MOS-Transistors M1 aufgeladen wird. Der Transistor M1 sperrt, wenn das Einschaltsignal EN1 die erste Stromquelle I1 ansteuert und die zweite Stromquelle I2 sperrt, wodurch die Gate-Source-Kapazität des Transistors M1 nach Bezugspotential GND entladen wird.The current sources I1 and I2 of the first drive circuit 10 provide a current in accordance with the turn-on signal EN1 available, said turn-on signal EN1 of the second current source I2 is supplied directly and the first current source I1 via an inverter INV, so that only one of the two current sources provides a current available. The MOS transistor T1 conducts when the turn-on signal EN1 drives the second current source I2 and blocks the first current source, whereby a not shown gate-source capacitance of the MOS transistor M1 is charged. The transistor M1 turns off when the turn-on signal EN1 drives the first current source I1 and blocks the second current source I2, whereby the gate-source capacitance of the transistor M1 is discharged to reference potential GND.

Übersteigt die Spannung U1' den Wert der Zenerspannung der Zenerdiode Z1, so wird der Emitter E des Bipolartransistors T1 auf einem Potential festgehalten, welches der Differenz zwischen der Spannung U1' und der Spannung Uk über der Reihenschaltung aus der Zenerdiode Z1 und dem Widerstand R1 entspricht. Der Bipolartransistor T1 wird dadurch leitend und ermöglicht einen Stromfluss zwischen der ersten Klemme V1 und der zweiten Klemme V1, bzw. Bezugspotential GND. Die Spannung Uk entspricht dabei der Summe aus der Zenerspannung aus der Zenerdiode Z1 und dem Produkt aus dem Widerstandswert des Widerstandes R1 und dem durch den Bipolartransistor T1 fließenden Strom. Der Kollektorstrom des Bipolartransistor T1 fließt auch durch den MOS-Transistor M3, wobei dieser Strom entsprechend dem Flächenverhältnis der Transistoren M3 und M4 auf einen Strom Im4 abgebildet wird, mit welchem die Gate-Source-Kapazität des MOS-Transistors M1 entladen wird. Der MOS-Transistor M1 beginnt dadurch abzuregeln, wobei der Transistor M1 umso mehr regelt, umso größer der Strom Im4 ist. Die ser Strom ist wiederum abhängig von der Basis-Emitter-Spannung des Bipolartransistors T1, die von der Differenz zwischen der Spannung U1' und der Klemmspannung Uk abhängig ist. Es gilt somit, dass der MOS-Transistor M1 umso stärker abgeregelt wird, je größer die Differenz zwischen der Spannung U1' über der Reihenschaltung aus der Stromquelle Iq und der Last Z und der Spannung Uk ist.exceeds the voltage U1 'the Value of the zener voltage of the Zener diode Z1, the emitter E becomes of the bipolar transistor T1 is held at a potential which the difference between the voltage U1 'and the voltage Uk across the Series connection of the Zener diode Z1 and the resistor R1 corresponds. The bipolar transistor T1 is thereby conductive and allows a Current flow between the first terminal V1 and the second terminal V1, or reference potential GND. The voltage Uk corresponds to the Sum of the zener voltage from the Zener diode Z1 and the product from the resistance of the resistor R1 and that through the bipolar transistor T1 flowing Electricity. The collector current of the bipolar transistor T1 also flows through the MOS transistor M3, this current corresponding to the area ratio of the Transistors M3 and M4 is mapped to a current Im4, with which is the gate-source capacitance of the MOS transistor M1 is unloaded. The MOS transistor M1 starts to decelerate thereby, the more the transistor M1 regulates, the greater the power Im4 is. The water current is in turn dependent on the base-emitter voltage of the bipolar transistor T1, which is the difference between the voltage U1 'and the clamping voltage Uk dependent is. It is therefore true that the MOS transistor M1 is more strongly regulated the bigger the Difference between the voltage U1 'over the series connection of the current source Iq and the load Z and the Voltage Uk is.

BB: Basisanschlussbasic Rate Interface
C1, C2C1, C2: Kondensatorencapacitors
DD: Drain-AnschlussDrain
Ee: Emitteremitter
GNDGND: Bezugspotentialreference potential
EN1, EN2EN1, EN2: Einschaltsignaleturn-on
GG: Gate-AnschlussGate terminal
II: Stromelectricity
IkIk: Kollektorstromcollector current
Im4im4: Drain-StromDrain current
INVINV: Inverterinverter
Iqiq: Stromquellepower source
I1, I2I1, I2: Stromquellenpower sources
KK: Kollektorcollector
K1K1: erster Knotenfirst node
K2K2: zweiter Knotensecond node
LL: Induktivitätinductance
M1M1: MOS-TransistorMOS transistor
M2M2: MOS-TransistorMOS transistor
M3, M4M3, M4: MOS-TransistorenMOS transistors
OPVOPV: Operationsverstärkeroperational amplifiers
RR: Widerstandresistance
R1R1: ohmsche Widerstandresistive resistance
SS: Source-AnschlussSource terminal
S1S1: Ansteuersignalcontrol signal
S2S2: Ansteuersignalcontrol signal
T1T1: pnp-BipolartransistorPNP bipolar transistor
U1U1: Spannungtension
U1'U1 ': Spannungtension
Uquq: Spannungsquellevoltage source
UvzUVZ: Versorgungsspannungsupply voltage
V1, V2V1, V2: Klemmen der Versorgungsspannungjam the supply voltage
ZZ: Lastload
Z1Z1: ZenerdiodeZener diode
1010: Ansteuerschaltungdrive circuit
3030: zweite Ansteuerschaltungsecond drive circuit
2020: SpannungsbewertungsanordnungVoltage Rating arrangement
4040: StrommessanordnungCurrent measuring arrangement
101, 102101 102: Eingängeinputs
103103: Ausgängeoutputs
201, 202201 202: Eingängeinputs
203203: Ausgangoutput
301, 302, 304301 302, 304: Eingängeinputs
303303: Ausgangoutput
401, 402401 402: Anschlüsse der MessstreckeConnections of the measuring distance
403403: Ausgangoutput

Claims

Circuit arrangement for driving a load, comprising: a series circuit having a current source (Iq), the load (Z) and a controllable resistor (M1) connected between a first terminal (V1) and a second terminal (V2) for a supply voltage (Uvz) is connected, - a first drive circuit ( 10 ) with an output ( 103 ), which is connected to a control terminal (G) of the controllable resistor (M1), and to an input ( 101 ), characterized by a voltage evaluation arrangement ( 20 ) which provides a voltage signal (S1) which depends on a voltage (U1) between a first node (K1) and a second node (K2) of the series connection and which 101 ) of the first drive circuit ( 10 ), the current source (Iq) being between the first and second nodes (K1, K2).

Circuit arrangement according to Claim 1, in which the voltage evaluation arrangement ( 20 ) a first input ( 201 ) connected to the first node (K1) has a second input ( 202 ) connected to the second node (K2) and an output ( 203 ), to the entrance ( 101 ) is connected to the first drive circuit has.

Circuit arrangement according to Claim 2, in which the voltage evaluation arrangement ( 20 ) has a comparator (OPV) and a voltage source (Uq), wherein a first input of the comparator via the voltage source (Uq) to the first input (Uq) 201 ), a second input of the comparator (OPV) to the second input ( 202 ) and an output of the comparator (OPV) to the output ( 203 ) of the voltage evaluation arrangement ( 30 ) connected.

Circuit arrangement according to Claim 2, in which the voltage evaluation arrangement has a bipolar transistor (T1), a zener diode (Z1) and a current mirror (M3, M4), the emitter (E) of the bipolar transistor (T1) being connected to the first diode via the zener diode (Z1) Entrance ( 201 ), the base of the bipolar transistor (T1) to the second input ( 202 ) and the collector (K) of the bipolar transistor (T1) via the current mirror (M3, M4) to the output ( 203 ) connected.

Circuit arrangement according to one of claims 1 to 4, in which the first node (K1) the first terminal (V1) for the supply voltage (Uvz) and in which the second node (K2) one of the current source (Iq) and the load (Z) is common node.

Circuit arrangement according to one of claims 1 to 4, in which the first node (K1) the first terminal (V1) for the supply voltage (Uvz) and in which the second node (K2) one of the load (Z) and the controllable resistance (M1) is common node.

Circuit arrangement according to one of the preceding Claims, in the case of controllable resistance, a transistor (M1), in particular a MOS transistor is.

Circuit arrangement according to one of the preceding claims, in which the current source (Iq) has a transistor (M2) with a load path (DS) and a control connection (G), a current measuring arrangement (I). 40 ) with a measuring section ( 401 - 402 ) and an output ( 403 ) and a drive circuit ( 30 ) with an input ( 301 ) and an output ( 303 ), wherein the load path (DS) of the transistor (M2) and the measuring path ( 401 - 402 ) of the current measuring arrangement ( 40 ) in series with the load (Z), the output ( 403 ) of the current measuring arrangement to the input ( 301 ) of the second drive circuit ( 30 ) and the output ( 303 ) of the second drive circuit ( 30 ) is connected to the control terminal (G) of the transistor (M2).

Circuit arrangement according to one of the preceding claims, in which the first drive circuit ( 10 ) has a first current source (I1) and a second current source (I2), which are each connected to the control terminal (G) of the first transistor (M1).

Circuit arrangement according to one of the preceding claims 4 to 9, in which the current mirror (M3, M4) to the control terminal (G) of the first transistor is connected.

Use of a circuit arrangement according to a of the preceding claims for controlling an airbag as a load.