[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10036703A1 - Verfahren und Vorrichtung zur Korrektur eines Resamplers - Google Patents

Verfahren und Vorrichtung zur Korrektur eines Resamplers

Info

Publication number
DE10036703A1
DE10036703A1 DE10036703A DE10036703A DE10036703A1 DE 10036703 A1 DE10036703 A1 DE 10036703A1 DE 10036703 A DE10036703 A DE 10036703A DE 10036703 A DE10036703 A DE 10036703A DE 10036703 A1 DE10036703 A1 DE 10036703A1
Authority
DE
Germany
Prior art keywords
symbol
frequency
chip frequency
input
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10036703A
Other languages
English (en)
Other versions
DE10036703B4 (de
Inventor
Klaus Heller
Kurt Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE10036703A priority Critical patent/DE10036703B4/de
Priority to US09/915,502 priority patent/US6931085B2/en
Publication of DE10036703A1 publication Critical patent/DE10036703A1/de
Application granted granted Critical
Publication of DE10036703B4 publication Critical patent/DE10036703B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung (2) zur Korrektur eines Resamplers, mit welchem ein abgetastetes Eingangssignal (S¶D¶), das eine Eingangs-Abtastrate (f¶O¶) unterworfen ist und daß eine von der Eingangs-Abtastrate (F¶A¶) abweichende Chip-Frequenz (f¶C¶) hat, in ein abgetastetes Ausgangssignal (S¶C¶), bei welchem die Abtastrate mit der Chip-Frequenz (f¶C¶) übereinstimmt, durch Verändern der Eingangs-Abtastrate (f¶A¶) um einen Resampling-Faktor umgesetzt wird. Die Vorrichtung (2) umfaßt ein nichtlineares Operationselement (8), das das Eingangssignal (S¶D¶) einer nichtlinearen Operation unterwirft, so daß eine Spektrallinie (15) bei der Chip-Frequenz (f¶C¶) entsteht und einen Frequenzschieber (9), der das Eingangssignal (S¶D¶) um die Chip-Frequenz (f¶C¶) spektral verschiebt. Ferner ist eine Phasenerfassungs-Einrichtung (11) vorhanden, die die Phase der verschobenen Spektrallinie bei der Chip-Frequenz (f¶C¶) als Funktion der Abtastzeitpunkte erfaßt. Eine Regressions- und Korrektureinrichtung (13) korrigiert auf der Grundlage einer Regression der Phase der verschobenen Spektrallinie bei der Chip-Frequenz (f¶C¶) den Rasampling-Faktor und/oder verschiebt zeitlich das Ausgangssignal (S¶C¶) um einen Zeitkorrekturwert.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Korrektur eines Resamplers.
Resampler bzw. Abtastratenumsetzer werden dazu verwendet, ein mit einer Eingangs-Abtastrate abgetastetes digitales Eingangssignal in ein mit einer davon abweichenden Ausgangs- Abtastrate abgetastetes digitales Ausgangssignal umzusetzen. Bei dem der Erfindung zugrundeliegenden Verfahren liegt das Eingangssignal mit einer Abtastrate vor, die um einen beliebigen, nicht notwendigerweise ganzzahligen Faktor größer ist als die Symbolfrequenz bzw. Chip-Frequenz. Bei einem WCDMA-Signal wird jedes Datensymbol in eine Chip- Sequenz kodiert, so daß jedes Symbol aus mehreren Chips besteht. Zwischen den Chips kann ein binärer Übergang zwischen zwei Amplitudenwerten statt finden. Die Erfindung eignet sich jedoch auch für andere digital Signale, wobei dann der Begriff Chip-Frequenz durch den Begriff Symbol- Frequenz bzw. Symbolrate zu ersetzen ist. Bei der Übersetzung der Eingangs-Abtastrate in die Symbol- bzw. Chip-Frequenz besteht das Problem, daß das Verhältnis zwischen Eingangs-Abtastrate und Symbol- bzw. Chip-Frequenz nur näherungsweise bekannt ist, da der Taktgenerator des Resamplers nicht mit dem Taktgenerator der Eingangs- Abtastrate identisch ist und somit eine Drift zwischen den beiden Oszillatoren möglich ist. Ferner ist die absolute Phasenlage der Eingangs-Abtastrate nicht bekannt.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Korrektur eines Resamplers, mit welchem ein abgetastetes Eingangssignal, das eine Eingangs-Abtastrate unterworfen ist und das eine von der Eingangs-Abtastrate abweichende Symbol- oder Chip- Frequenz hat, in ein abgetastetes Ausgangssignal, bei welchem die Abtastrate mit der Symbol- bzw. Chip-Frequenz übereinstimmt, durch Verändern der Eingangs-Abtastrate um einen Resampling-Faktor umgesetzt wird, anzugeben mit welchem bzw. mit welcher eine Drift zwischen der Eingangs- Abtastrate und der Symbol- oder Chip-Frequenz sowie eine absolute, konstante Verschiebung der Phasenlage der Eingangs-Abtastrate kompensiert wird.
Die Aufgabe wird bezüglich des Verfahrens durch die Merkmale des Anspruchs 1 und bezüglich der Vorrichtung durch die Merkmale des Anspruchs 7 gelöst.
Die Ansprüche 2 bis 6 beinhalten vorteilhafte Weiterbildungen des Verfahrens und die Ansprüche 8 bis 10 beinhalten vorteilhafte Weiterbildungen der erfindungsgemäßen Vorrichtung.
Der Erfindung liegt das Konzept zugrunde, das Eingangssignal einer nichtlinearen Operation, beispielsweise einer Quadrierung, zu unterwerfen. Die nichtlineare Operation erzeugt Spektrallinien der Eigenfrequenzen des Eingangssignals. Dabei entsteht eine Spektrallinie bei der Symbol- bzw. Chip-Frequenz. Da das Eingangssignal nur am Ende des Symbols, bzw. bei einem aus mehren Chips zusammengesetzten Symbol eines CDMA-Signals nur am Ende eines Chips seinen Zustand ändern kann, ist das Eingangssignals mit der Symbol-Frequenz bzw. der Chip- Frequenz moduliert und durch die nichtlineare Operation kann die Symbol- bzw. Chip-Frequenz als Spektrallinie erzeugt werden. Eine weitere Erkenntnis der Erfindung liegt darin, daß durch Verschieben des Spektrums des Eingangssignals in der Weise, daß die Symbol- bzw. Chip-Frequenz in die Nähe (im fehlerfreien Idealfall genau) der Frequenz Null fällt, sich eine besonders einfache Auswertung der Spektrallinie ergibt. Durch Erfassen der Phase der so verschobenen Spektrallinie kann unmittelbar die absolute Zeitverschiebung, der das Eingangssignal unterliegt als auch die sich von Abtastintervall zu Abtastintervall aufaddierende relative Zeitverschiebung durch lineare Regression abgeschätzt werden.
Vor dem Erfassen der Phase wird vorzugsweise eine Dezemierung der Abtastwerte durch Unterabtastung mit vorangehender Bandbegrenzung vorgenommen. Das dabei verwendete Filter hat vorzugsweise einen Frequenzgang mit Nullstellen bei der einfachen Symbol- bzw. Chip-Frequenz und der doppelten Symbol- bzw. Chip-Frequenz. Aufgrund der vorhergehenden spektralen Verschiebung um die Symbol- bzw. Chip-Frequenz fällt auf die erstgenannte Nullstelle auf den Gleichspannungsanteil und die doppelte Symbol- bzw. Chip- Frequenz fällt auf die Spektrallinie der gespiegelten Symbol- bzw. Chip-Frequenz.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild zur Verwendung der erfindungsgemäßen Korrekturvorrichtung;
Fig. 2 ein detailliertes Blockschaltbild der erfindungsgemäßen Korrekturvorrichtung;
Fig. 3 ein Zeitdiagramm zur Erläuterung der Drift und der notwendigen Korrektur des Eingangssignals;
Fig. 4 ein Spektrum des Eingangssignals;
Fig. 5 das quadrierte Spektrum des Eingangssignals;
Fig. 6 das quadrierte und verschobene Spektrum des Eingangssignals;
Fig. 7 das Konstellationsdiagramm des Eingangssignals;
Fig. 8 das Spektrum des quadrierten und verschobenen Eingangssignals nach einer Dezemierung der Abtastwerte;
Fig. 9 den Phasenverlauf des in Fig. 8 dargestellten Signals als Funktion der Abtastwerte und
Fig. 10 den Frequenzgang eines zur Dezemierung der Abtastwerte verwendeten Filters.
Fig. 1 zeigt einen Ausschnitt aus einer Empfangsvorrichtung 1, bei welcher die erfindungsgemäße Korrekturvorrichtung 2 verwendet wird.
Das analoge Eingangssignal SA wird in einem Analog/Digital- Wandler 3 in ein digitales, abgetastetes Eingangssignal SD gewandelt. Anschließend wird in einer Dezimierungs- Einrichtung 3 die Abtastrate im dargestellten Ausführungsbeispiel um den Faktor 2 dezimiert und in einem sich daran anschließenden Empfangs- und Korrekturfilter 5, dessen Funktion im Rahmen der hier vorliegenden Erfindung nicht weiter von Interesse ist, gefiltert und so einen Resampler (Abtastratenumsetzer) 6 zugeführt.
Da das abgetastete Eingangssignal nur in der Mitte der Chips, aus welchen die Symbole des WCDMA-Signals zusammengesetzt sind, interessiert, wird die Abtastrate in dem Resampler 6 auf die Chip-Rate fC herabgesetzt. Sofern die Abtastrate fA des Eingangssignals SD in Bezug auf die Chip-Frequenz fC keiner Drift unterliegt ist das Verhältnis zwischen Chip-Frequenz fC und Abtastrate fA des Eingangssignals SD im dargestellten Ausführungsbeispiel 25,6/3,84 = 6,66. Aufgrund der Drift der Abtastrate fA gegenüber der Chip-Rate fC ist jedoch eine Fehler-Schätzung der Chip-Rate fC und des absoluten Zeit- bzw. Phasenversatzes, in Fig. 1 als "Chip-Timing" bzw. "Timing- Offset zu den Chip-Zeitpunkten" bezeichnet notwendig. Hierzu dient die erfindungsgemäße Korrekturvorrichtung 2, die diesen Fehler zunächst abschätzt und dann korrigiert.
In dem in Fig. 1 dargestellten Ausführungsbeispiel wird einem Multiplizierer 7 die Abweichung von der Chip-Rate bzw. Chip-Frequenz fC übertragen. Dieser übertragene Faktor ist 1, wenn kein Fehler vorliegt, so daß der dem Resampler 6 übermittelte Resampling-Faktor resamp_fac in diesem Fall das ideale Verhältnis zwischen Eingangs-Abtastrate fA und Chip- Rate fC ist. Tritt ein Fehler auf, so weicht der dem Multiplizierer 7 vorgegeben Korrekturfaktor entsprechend von 1 ab. Ferner wird dem Resampler 6 ein Zeitversatz bzw. Timing-Offset resamp_offset übermittelt, um einen konstanten Zeitversatz ausgleichen zu können.
In Fig. 3 ist der statische Zeitversatz bzw. Timing-Offset ε und die Zeitversatz-Drift bzw. Timing-Drift Δε dargestellt. Der Timing-Offset ε beträgt im in Fig. 3 gezeigten Beispiel 0,5, d. h. ein halbes Chip-Intervall TC. Diesem konstanten, statischen Timing-Offset ε ist im Beispiel eine Timing-Drift Δε = 0,1 überlagert. Dies bedeutet, daß der gesamte Zeitversatz, der sich aus dem statischen Timing-Offset ε und der Timing-Drift Δε zusammensetzt von Chip-Intervall zu Chip-Intervall um 0,1, d. h. 10% eines Chip-Intervalls TC zunimmt.
Die erfindungsgemäße Korrekturvorrichtung 2 kompensiert sowohl den statischen Timing-Offset ε als auch die Timing- Drift Δε. Die erfindungsgemäße Abschätz- und Korrekturvorrichtung 2 ist in Fig. 2 näher dargestellt. Das digitale, abgetastete Eingangssignal SD wird einem nichtlinearen Operationselement 8 zugeführt, das das Eingangssignal SD einer nichtlinearen Operation unterwirft. Diese nichtlineare Operation kann beispielsweise die Bildung des Betrags-Quadrats sein, indem die Inphase-Komponente I und die Quadraturphase-Komponente Q des Basisband-Signals SD jeweils quadriert und dann summiert wird (I2 + Q2). In einem anschließenden Multiplizierer 9, wird das Ausgangssignal des nichtlinearen Operationselements 8 mit dem Faktor ei.k.2π.fA/fC beaufschlagt, was bedeutet, daß das Frequenz- Spektrum des Ausgangssignals des nichtlinearen Operationselements 8 um die Chip-Frequenz fC spektral verschoben wird. Der Multiplizierer 9 arbeitet daher als Frequenzschieber. In einer sich daran anschließenden Dezemierungs-Einrichtung 10 findet eine Dezimierung der Abtastwerte im dargestellten Ausführungsbeispiel im Verhältnis 1/256 also eine Unterabtastung im Verhältnis 1/256 statt. Um ein Aliasing zu vermeiden, findet vorher eine entsprechende Bandbegrenzung statt.
In einer sich daran anschließenden Phasenerfassungs- Einrichtung 11 wird die Phase des Ausgangssignals der Dezimier-Einrichtung 10 als Funktion der Abtastwerte bzw. Funktion der Zeit erfaßt. Dabei ist wichtig, daß an den Bereichsgrenzen keine Sprünge von beispielsweise +180° auf -180° erfolgen, sondern die Phase an den Bereichsgrenzen kontinuierlich fortgeschrieben wird. Dies kann bekanntermaßen beispielsweise durch Ignorieren eines Übertrags der Arithmetik, d. h. Unwrap, erfolgen, was mit dem Element 12 veranschaulicht ist.
Anschließend wird eine lineare Regression der Phase als Funktion der Abtastwerte vorgenommen. Die sich dadurch ergebende Ausgleichsgerade kann beispielsweise durch die Methode der kleinsten Summe der Federquadrate ermittelt werden. Wie weiter unten noch im einzelnen gezeigt wird, kann aus dem Achsenabschnitt der Ausgleichsgerade der statische Timing-Offset bzw. Timing-Fehler ε abgesetzt werden. Die Timing-Drift Δε kann aus der Steigung der Ausgleichsgeraden abgeschätzt werden. Die lineare Regression ist durch das Element 13 veranschaulicht.
Das Signal jeweils nach den einzelnen Bearbeitungsschritten wird nachfolgend anhand der Fig. 4, 5, 6, 8 und 9 näher erläutert.
Fig. 4 zeigt das Spektrum des mit der Abtastrate fA abgetasteten Eingangssignals SD als Funktion der normierten Frequenz. Fig. 5 zeigt das Spektrum am Ausgang des nichtlinearen Operationselements 8, wobei hier das nichtlineare Operationselement 8 eine Betragsquadrierung vornimmt. Dabei zeigt sich die Entstehung von drei Spektrallinien durch die nichtlineare Operation. Eine erste Spektrallinie 14 bei der Frequenz Null hat ihre Ursache in dem Gleichspannungsanteil (DC-Anteil), der durch Betragsquadrat-Operation entsteht. Eine zweite Spektrallinie 15 wird mit dem erfindungsgemäßen Verfahren weiter ausgewertet. Unterstellt die Timing-Drift Δε sei Null, so liegt diese Spektrallinie exakt bei der Chip-Frequenz fC. Neben der vorstehend beschriebenen Spektrallinie 15 bei -fC entsteht die gespiegelte Spektrallinie bei +fC.
Fig. 6 zeigt das Spektrum am Ausgang des Frequenzschiebers 9. Das Spektrum stimmt mit demjenigen der Fig. 5 überein, ist jedoch um die Frequenz fC verschoben, so daß die Spektrallinie 15 exakt Null ist, wenn kein Fehler auftritt und die Timing-Drift Δε Null ist. Ist die Timing-Drift Δε von Null verschieden, so weicht die Spektrallinie 15 von der Frequenz Null ab. Eine Möglichkeit zur Bestimmung dieser Frequenzabweichung könnte darin bestehen, durch Interpolation des Maximums der Spektrallinie 15 die Mittenfrequenz der Spektrallinie 15 unmittelbar zu erfassen. Dieser Lösungsweg erweist sich jedoch als relativ aufwendig. Erfindungsgemäß wird deshalb statt dessen vorgeschlagen, eine Auswertung im Zeitbereich vorzunehmen, indem die Phase als Funktion der Zeit bzw. als Funktion der Abtastzeitpunkte einer linearen Regression unterworfen wird. Vorher wird jedoch die Anzahl der Abtastwerte (samples) reduziert bzw. dezimiert. Das Spektrum der dezimierten Abtastwerte ist in Fig. 8 dargestellt. Durch die Bandbegrenzung bei der Dezemierung wird das Rausch-Hörspektrum eingeengt, so daß das Signal/Rausch-Verhältnis erheblich verbessert wird, wie dies ein Vergleich der Rausch-Amplitude in Fig. 6 und Fig. 8 in Bezug auf die Amplitude der Spektrallinie 15 deutlich zeigt. Die wirkt sich auch im Zeitbereich in Form einer reduzierten Rausch-Amplitude im Phasenverlauf aus.
In Fig. 9 ist die Phase ϕ des Signals am Ausgang der Dezimier-Einrichtung 10, also im Bereich der Spektrallinie 15, im Zeitbereich als Funktion der Abtastzeitpunkte (samples) dargestellt. Erkennbar ist der lineare Anstieg des Phasenverlaufs mit der Zeit, der von einem statistischen Rauschen überlagert ist. Eine Ausgleichsgerade 17 kann beispielsweise durch Minimierung der Summe der Abstandsquadrate oder ein anderes Regressionsverfahren erzeugt werden. Dabei ist der Achsenabschnitt ϕ0 ein Maß für den statistischen Timing-Versatz ε. Die Umrechnung kann mit der Formel
erfolgen. Die Steigung der Ausgleichsgeraden 17 ist ein Maß für die Timing-Drift Δε, wobei die nach diesem Verfahren geschätzte Timing-Drift Δε nach folgender Formel berechnet werden kann
Darin bedeuten Δϕ die Steigung der Ausgleichsgeraden 17 pro sample, fA die Abtastfrequenz des Eingangssignals SD, fC die Chip-Rate bzw. Chip-Frequenz und dec_fac den Dezimierungsfaktor, um welchen in der Dezemierungs- Einrichtung 10 die Abtastfrequenz fA dezimiert wurde (im Beispiel gilt der dec_fac = 256). Zur Veranschaulichung ist in Fig. 9 die Änderung der Phase über 50 Abtastwerte also 50 . Δϕ eingezeichnet. Zu beachten ist dabei, daß der Abstand der Abtastwerte (samples) in Fig. 9 aufgrund der Dezemierung der Abtastrate dec_fac/fA beträgt und wie in Formel (2) angegeben in die Skalierung der Periode TC der Chip- Zeitpunkte umgerechnet werden muß.
Zur Ansteuerung des Resamplers 6 interessieren der Resampling-Faktor resamp_fac und der Zeitversatz (Timing- Offset) resamp_offset), die in Fig. 1 eingezeichnet sind. Die Umrechnung in diese Steuergrößen ergibt sich gemäß den Formeln
und
Durch das erfindungsgemäße Schätzverfahren für den statischen Timing-Offset ε und die Timing-Drift Δε können daher Steuergrößen erzeugt werden, die die Sampling-Rate und die absolute Phasenlage des Resamplers 6 korrigieren.
Zur weiteren Veranschaulichung ist in Fig. 7 das Zustandsdiagramm des Eingangssignals SD ohne die erfindungsgemäße Korrektur dargestellt. Dabei besteht zusätzlich noch ein Frequenz-Offset, so daß sich der Phasenzeiger in dem Diagramm dreht und deshalb der zeitliche Verlauf der Steuerung besser veranschaulicht werden kann. Erkennbar ist, daß in einem Bereich 18 eine relativ hohe Streuung auftritt, die in einem Bereich 19 konvergiert und in einem Bereich 20 wieder auseinander läuft. Durch die erfindungsgemäße Korrektur ergibt sich eine Verdichtung dieser Streuung auf eine ideale Kreislinie, die nach Korrektur des Frequenz-Offsets auf die idealen vier Zustandspunkte in dem Zustandsdiagramm reduziert werden kann.
Zur weiteren Veranschaulichung zeigt Fig. 10 den Frequenzgang des in der Dezemierungs-Einrichtung 10 verwendeten Filters. Dabei ist erkennbar, daß der Frequenzgang bei der Chip-Frequenz fC und der doppelten Chip-Frequenz 2fC, also bei den Spektrallinien 14 und 16 Nullstellen aufweist, um eine Beeinflussung des Schätzergebnisses durch die Spektrallinien 14 und 16 zu unterdrücken.

Claims (10)

1. Verfahren zur Korrektor eines Resamplers (6), mit welchem ein abgetastetes Eingangssignal (SD), das einer Eingangs- Abtastrate (fA) unterworfen ist und das eine von der Eingangs-Abtastrate (fA) abweichende Symbol- oder Chip- Frequenz (fC) hat, in ein abgetastetes Ausgangssignal (SC), bei welchem die Abtastrate mit der Symbol- bzw. Chip- Frequenz (fC) übereinstimmt, durch Verändern der Eingangs- Abtastrate (fA) um einen Resampling-Faktor (resamp_fac) umgesetzt wird, mit folgenden Verfahrensschritten:
  • - Durchführen (8) einer nichtlinearen Operation mit dem Eingangssignal (SD), so daß eine Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) entsteht,
  • - spektrales Verschieben (9) des Eingangssignals (SD) um die Symbol- bzw. Chipfrequenz (fC),
  • - Erfassen (11) der Phase (ϕ) der verschobenen Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) als Funktion der Abtastzeitpunkte, und
  • - Korrektur des Resampling-Faktors (resamp_fac) und/oder zeitliches Verschieben des Ausgangssignals (SC) um einen Zeitkorrekturwert (resamp_offset) auf der Grundlage einer Regression der Phase (ϕ) der verschobenen Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) als Funktion der Abtastzeitpunkte.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die nichtlineare Operation ein Quadrieren ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine lineare Regression der Phase (ϕ) der verschobenen Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) als Funktion der Abtastzeitpunkte durchgeführt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß die lineare Regression eine Ausgleichsgerade (17) ergibt,
daß der Resampling-Faktor (resamp_fac) auf der Grundlage der Steigung (Δϕ) der Ausgleichsgerade (17) korrigiert wird und
daß der Zeitkorrekturwert (resamp offset) auf der Grundlage des Achsenabschnitts (ϕ0) der Ausgleichsgerade (17) korrigiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß vor dem Erfassen (11) der Phase (ϕ) eine Dezimierung (10) der Abtastwerte durch Unterabtastung mit vorangehender Bandbegrenzung vorgenommen wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Dezimierung (10) der Abtastwerte mit einem Filter erfolgt, dessen Frequenzgang Nullstellen bei der einfachen Symbol- bzw. Chipfrequenz (fC) und doppelten Symbol- bzw. Chipfrequenz (2fC) aufweist.
7. Vorrichtung (2) zur Korrektor eines Resamplers (6), mit welchem ein abgetastetes Eingangssignal (SD), das einer Eingangs-Abtastrate (fA) unterworfen ist und das eine von der Eingangs-Abtastrate (fA) abweichenden Symbol- oder Chip- Frequenz (fC) hat, in ein abgetastetes Ausgangssignal (SC), bei welchem die Abtastrate mit der Symbol- bzw. Chip- Frequenz (fC) übereinstimmt, durch Verändern der Eingangs- Abtastrate (fA) um einen Resampling-Faktor (resamp_fac) umgesetzt wird, mit
einem nichtlinearen Operationselement (8), das das Eingangssignal (SD) einer nichtlinearen Operation unterwirft, so daß eine Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) entsteht,
einem Frequenzschieber (9), der das Eingangssignal (SD) um die Symbol- bzw. Chip-Frequenz (fC) spektral verschiebt,
einer Phasenerfassungs-Einrichtung (11), die die Phase (ϕ) der verschobenen Spektrallinie (15) bei der Symbol- bzw. Chip-Frequenz (fC) als Funktion der Abtastzeitpunkte erfaßt, und
einer Regressions- und Korrektureinrichtung (13), die auf der Grundlage einer Regression der Phase (ϕ) der verschobenen Spektrallinie (15) bei der Symbol- bzw. Chipfrequenz (fC) als Funktion der Abtastzeitpunkte den Resampling-Faktors (resamp_fac) korrigiert und/oder das Ausgangssignals (SC) um einen Zeitkorrekturwert (resamp_offset) zeitlich verschiebt.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das nichtlineare Operationselement (8) ein Quadrierer ist.
9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß zwischen dem Frequenzschieber (9) und der Phasenerfassungs-Einrichtung (11) eine Dezimierungs- Einrichtung (10) vorgesehen ist, in welcher eine Dezimierung der Abtastwerte durch Unterabtastung mit vorangehender Bandbegrenzung erfolgt.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Dezimierungs-Einrichtung (10) ein Filter umfaßt, dessen Frequenzgang Nullstellen bei der einfachen Symbol- bzw. Chipfrequenz (fC) und doppelten Symbol- bzw. Chipfrequenz (2fC) aufweist.
DE10036703A 2000-07-27 2000-07-27 Verfahren und Vorrichtung zur Korrektur eines Resamplers Expired - Lifetime DE10036703B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10036703A DE10036703B4 (de) 2000-07-27 2000-07-27 Verfahren und Vorrichtung zur Korrektur eines Resamplers
US09/915,502 US6931085B2 (en) 2000-07-27 2001-07-27 Process and apparatus for correction of a resampler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10036703A DE10036703B4 (de) 2000-07-27 2000-07-27 Verfahren und Vorrichtung zur Korrektur eines Resamplers

Publications (2)

Publication Number Publication Date
DE10036703A1 true DE10036703A1 (de) 2002-02-14
DE10036703B4 DE10036703B4 (de) 2005-12-29

Family

ID=7650464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10036703A Expired - Lifetime DE10036703B4 (de) 2000-07-27 2000-07-27 Verfahren und Vorrichtung zur Korrektur eines Resamplers

Country Status (2)

Country Link
US (1) US6931085B2 (de)
DE (1) DE10036703B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231306B1 (en) * 2002-04-30 2007-06-12 Rambus Inc. Method and apparatus for calibrating static timing offsets across multiple outputs
ES2221570B2 (es) * 2003-05-30 2005-10-01 Diseño De Sistemas En Silicio, S.A. Procedimiento de remuestreo en transmision y recepcion de una señal digital con traslacion en banda digital.
DE10334064B3 (de) * 2003-07-25 2005-04-14 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Kalibrieren eines den Abtastzeitpunkt eines Empfangssignals beeinflussenden Abtastungssteuersignales eines Abtastphasenauswahlelements
US7443888B2 (en) * 2003-10-02 2008-10-28 Ciena Corporation Transparent sub-wavelength network
US7312729B2 (en) * 2004-08-17 2007-12-25 Motorola, Inc. Universal sampling rate converter in electronic devices and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326427A1 (de) * 1993-08-06 1995-02-09 Thomson Brandt Gmbh Digitaler Abtastratenumsetzer
US5970093A (en) * 1996-01-23 1999-10-19 Tiernan Communications, Inc. Fractionally-spaced adaptively-equalized self-recovering digital receiver for amplitude-Phase modulated signals
US6028542A (en) * 1994-11-04 2000-02-22 Sony Corporation Digital signal processing apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE610683C (de) * 1931-02-28 1935-03-14 Ver Aluminium Werke Akt Ges Verarbeitung von kuenstlichem Natrolith
US4949177A (en) * 1988-09-19 1990-08-14 The Grass Valley Group, Inc. Method and apparatus for carrying out a non-linear operation on a digital signal
US5287387A (en) * 1992-03-06 1994-02-15 Motorola, Inc. Low splatter peak-to-average signal reduction
CA2105269C (en) * 1992-10-09 1998-08-25 Yair Shoham Time-frequency interpolation with application to low rate speech coding
US6359878B1 (en) * 1998-07-20 2002-03-19 Wirless Facilities, Inc. Non-data-aided maximum likelihood based feedforward timing synchronization method
US6208671B1 (en) * 1998-01-20 2001-03-27 Cirrus Logic, Inc. Asynchronous sample rate converter
US6377312B1 (en) * 1998-08-24 2002-04-23 Samsung Electronics Co., Ltd. Adaptive fractionally spaced equalizer for received radio transmissions with digital content, such as DTV signals
US6891910B2 (en) * 2000-01-14 2005-05-10 Silicon Image, Inc. Baud-rate timing recovery
US6741650B1 (en) * 2000-03-02 2004-05-25 Adc Telecommunications, Inc. Architecture for intermediate frequency encoder
AU2001250797A1 (en) * 2000-03-03 2001-09-17 Avaz Networks Synchronization for digital cable network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326427A1 (de) * 1993-08-06 1995-02-09 Thomson Brandt Gmbh Digitaler Abtastratenumsetzer
US6028542A (en) * 1994-11-04 2000-02-22 Sony Corporation Digital signal processing apparatus
US5970093A (en) * 1996-01-23 1999-10-19 Tiernan Communications, Inc. Fractionally-spaced adaptively-equalized self-recovering digital receiver for amplitude-Phase modulated signals

Also Published As

Publication number Publication date
US6931085B2 (en) 2005-08-16
DE10036703B4 (de) 2005-12-29
US20020034271A1 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
DE68916289T2 (de) Direktmisch-Empfänger.
DE3750265T2 (de) Verfahren und gerät zur entzerrung in datenübertragungssystemen.
DE69421834T2 (de) Digitale Taktrückgewinnungsschaltung
DE102006014858B4 (de) Quadraturerfassungsverfahren; Quadraturerfassungsvorrichtung und Funkwellenchronometer
DE2309167C2 (de) Verfahren und Schaltungsanordnung zum Korrigieren eines durch Phasenzittern verfälschten elektrischen Übertragtungssignals
DE69631420T2 (de) Verfahren und vorrichtung zur schätzung von nichtlinearität
DE2729312C2 (de) Verfahren und Schaltungsanordnungen zur Synchronisierung von Taktsignalen
DE2646255A1 (de) Digitales detektorsystem fuer differentielle phasenshift-umtastsignale
DE69611986T2 (de) Schaltung zur Schätzung der Frequenzverschiebung und AFC-Schaltung zur Anwendung derselben
DE2613432C2 (de) Schaltungsanordnung zum Nachstellen der Phase von Abtastimpulsen
WO1994010756A1 (de) Homodynempfänger und verfahren zur korrektur des konvertierten empfangssignals
DE102008023277A1 (de) Wandlervorrichtung
DE2420831A1 (de) Digitalfilter mit phasenentzerrung
DE10036703A1 (de) Verfahren und Vorrichtung zur Korrektur eines Resamplers
DE3733967C2 (de)
DE2314194B2 (de) Verfahren und Anordnung zum Demodulieren phasenmodulierter Signale
DE1591408C2 (de) Vorrichtung zum Empfang mehrerer Eingangssignale gleicher Frequenz
EP0602394B1 (de) Verfahren und Vorrichtung zur Korrektur der Phasen- und Amplitudenfehler bei direktmischenden Empfangseinrichtungen
DE69710568T2 (de) Schaltung zur Schätzung der Frequenzverschiebung zwischen der Trägerfrequenz eines digitalen Signals und der Frequenz eines Überlagerungsoszillators und zugehöriger Empfänger
EP0351404B1 (de) Verfahren zur taktsynchronisation
DE4244144C1 (de) Verfahren zur Demodulation von frequenzmodulierten Signalen
EP0821854B1 (de) Frequenzfehlerdetektor
EP0374374B1 (de) Verfahren und Vorrichtung zur Reduzierung der Nutzbandbreite eines bandbegrenzten Signals durch Kodieren desselben und Verfahren und Vorrichtung zum Dekodieren des bandbegrenzten Signals
EP0647376B1 (de) Taktphasendetektor
EP0617507B1 (de) Verfahren zur Demodulation von frequenzmodulierten Signalen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right