[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10013935B4 - Apparatus for generating a clock signal synchronized to a reference clock - Google Patents

Apparatus for generating a clock signal synchronized to a reference clock Download PDF

Info

Publication number
DE10013935B4
DE10013935B4 DE2000113935 DE10013935A DE10013935B4 DE 10013935 B4 DE10013935 B4 DE 10013935B4 DE 2000113935 DE2000113935 DE 2000113935 DE 10013935 A DE10013935 A DE 10013935A DE 10013935 B4 DE10013935 B4 DE 10013935B4
Authority
DE
Germany
Prior art keywords
digital
clock
time reference
video signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000113935
Other languages
German (de)
Other versions
DE10013935A1 (en
Inventor
Hartmut Beintken
Andreas Schöne
Marko Hahn
Markus Schu
Günter Scheffler
Dirk Wendel
Ulrich Englert
Berhard Gerstenberg
Andrea Schreck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entropic Communications LLC
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE2000113935 priority Critical patent/DE10013935B4/en
Publication of DE10013935A1 publication Critical patent/DE10013935A1/en
Application granted granted Critical
Publication of DE10013935B4 publication Critical patent/DE10013935B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals,
– mit einer digital ausgestalteten, ausschließlich digitale Komponenten oder Baugruppen umfassenden, Oszillatoreinrichtung (4) zum Erzeugen eines Taktsignals mit einer bestimmten Taktfrequenz (fT), und
– mit einer ausschließlich digitale Komponenten und Baugruppen umfassenden digitalen Steuereinrichtung (3), die einen dem Referenztakt entsprechenden ersten digitalen Zeitreferenzwert (PCR) und einen der von der digitalen Oszillatoreinrichtung (4) augenblicklich erzeugten Taktfrequenz (fT) entsprechenden zweiten digitalen Zeitreferenzwert (STC) empfängt und derart ausgestaltet ist, daß sie den ersten digitalen Zeitreferenzwert (PCR) mit dem zweiten digitalen Zeitreferenzwert (STC) vergleicht und abhängig von der Abweichung zwischen den beiden digitalen Zeitreferenzwerten einen digitalen Stellwert (INCR) für die digitale Oszillatoreinrichtung (4) erzeugt,
wobei die digitale Oszillatoreinrichtung (4) abhängig von dem ihr zugeführten digitalen Stellwert (INCR) die Taktfrequenz (fT) des Taktsignals einstellt.Device for generating a clock signal synchronized to a reference clock,
- With a digitally designed, exclusively digital components or assemblies comprehensive, oscillator device (4) for generating a clock signal with a specific clock frequency (f T ), and
With a digital control device (3) comprising exclusively digital components and assemblies, which has a first digital time reference value (PCR) corresponding to the reference clock and a second digital time reference value (STC) corresponding to the clock frequency (f T ) instantaneously generated by the digital oscillator device (4) and is adapted to compare the first digital time reference value (PCR) with the second digital time reference value (STC) and generates a digital control value (INCR) for the digital oscillator device (4) depending on the deviation between the two digital time reference values,
wherein the digital oscillator device (4) adjusts the clock frequency (f T ) of the clock signal as a function of the digital control value (INCR) supplied to it.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zum Erzeugen eines Taktsignals, welches auf einen Referenztakt synchronisiert ist.The The present invention relates to a device for producing a Clock signal which is synchronized to a reference clock.

Bei einem digitalen Fernsehgerät ist es beispielsweise erforderlich, den Systemtakt, mit dem der Decoder des Fernsehgeräts betrieben wird, auf den Sender des jeweils empfangenen Fernsehsignals zu synchronisieren. Auch für andere Anwendungen der Videoverarbeitung ist die Erzeugung eines auf einen Referenztakt synchronisierten Taktsignals erforderlich. So wird für die meisten integrierten Schaltungen zur Videoverarbeitung ein sogenannter zeilen- oder farbträgerverkoppelter Takt benötigt, wobei als Referenz für die Takterzeugung entweder die horizontalen Synchronisationsimpulse oder der Colourburst des entsprechenden Videosignals benutzt werden können.at a digital TV For example, it is necessary to use the system clock with which the Decoder of the TV is operated on the transmitter of the respective received television signal to synchronize. Also for Other applications of video processing is generating one a reference clock synchronized clock signal required. So is for most integrated circuits for video processing use a so-called line or color carrier coupled Clock needed, being used as a reference for the clock generation either the horizontal synchronization pulses or the color burst of the corresponding video signal can.

Zur Erzeugung des auf einen Referenztakt synchronisierten Taktsignals wird in der Regel ein Phasenregelkreis ('Phase Locked Loop') verwendet, bei dem ein analoger Phasendetektor die Phasenabweichung zwischen der von einem spannungsgesteuerten Oszillator ('Voltage Controlled Oscillator', VCO) augenblicklich erzeugten Taktfrequenz und der dem Phasenregelkreis zugeführten Referenztaktfrequenz erfaßt und in ein Stellsignal für den spannungsgesteuerten Oszillator umsetzt. Von dem spannungsgesteuerten Oszillator wird ein Ausgangssignal mit einer dem Stellsignal entsprechenden Taktfrequenz generiert, so daß im eingeregelten Zustand die von dem spannungsgesteuerten Oscillator erzeugte Taktfrequenz auf die Referenztaktfrequenz abgestimmt bzw. synchronisiert ist.to Generation of the clock signal synchronized to a reference clock In general, a phase-locked loop is used, in which an analog phase detector the phase deviation between that of a voltage controlled Oscillator ('Voltage Controlled Oscillator ', VCO) currently generated clock frequency and the phase locked loop supplied Reference clock frequency detected and in a control signal for converts the voltage controlled oscillator. From the voltage controlled Oscillator becomes an output signal with a signal corresponding to the control signal Clock frequency generated so that in adjusted state by the voltage controlled oscillator generated clock frequency matched to the reference clock frequency or is synchronized.

Derartige herkömmliche Phasenregelkreise weisen jedoch analoge Baugruppen auf, deren Funktionen nur schwer testbar sind. Zudem sind diese analogen Baugruppen stets technologieabhängig.such conventional However, phase locked loops have analog modules whose functions are difficult to test. In addition, these analog modules are always technology dependent.

Ein Phasenregelkreis mit einem digitalen Oszillator und einem Phasendetektor, der sowohl analoge als auch digitale Komponenten umfasst, ist beispielsweise in der DE 690 13 382 T2 beschrieben.A phase-locked loop with a digital oscillator and a phase detector, which includes both analog and digital components, is for example in DE 690 13 382 T2 described.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals vorzuschlagen, bei dem die zuvor beschriebenen Probleme gelöst sind.Of the The present invention is therefore based on the object, a device for generating a clock signal synchronized to a reference clock to propose, in which the problems described above are solved.

Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren jeweils vorteilhafte und bevorzugte Ausführungsformen der vorliegenden Erfindung.These The object is achieved by a Device solved with the features of claim 1. The under claims each define advantageous and preferred embodiments of the present invention.

Die erfindungsgemäße Vorrichtung ist in Form eines vollständig digital aufgebauten Phasenregelkreises ausgestaltet. Zur Erzeugung des auf den Referenztakt synchronisierten Taktsignals wird eine digital gesteuerte bzw. vollkommen digital ausgestaltete Oszillatoreinrichtung ('Digital Timing Oscillator', DTO) verwendet. Eine digitale Steuereinrichtung, deren Funktion insbesondere in Form von entsprechender Software implementiert sein kann, vergleicht einen dem Referenztakt entsprechenden Zeitreferenzwert mit einem der von der digitalen Oszillatoreinrichtung augenblicklich erzeugten Taktfrequenz entsprechenden Zeitreferenzwert, um die somit ermittelte Phasenabweichung in einen entsprechenden, vorzugsweise inkrementellen, digitalen Stellwert für die digitale Oszillatoreinrichtung umzusetzen.The inventive device is in the form of a complete designed digitally constructed phase locked loop. To produce of the clock signal synchronized to the reference clock becomes a digitally controlled or completely digitally configured oscillator device ('Digital timing Oscillator ', DTO) used. A digital control device whose function in particular can be implemented in the form of appropriate software compares a time reference value corresponding to the reference clock with a that generated instantaneously by the digital oscillator device Clock frequency corresponding time reference value to the thus determined Phase deviation into a corresponding, preferably incremental, digital manipulated variable for implement the digital oscillator device.

Die erfindungsgemäße Vorrichtung verwendet ausschließlich digitale Implementierungen, wobei insbesondere der herkömmliche analoge spannungsgesteuerte Oszillator durch einen vollständig digitalen Oszillator ersetzt ist. Es entfallen bei der vorliegenden Erfindung daher analoge Komponenten oder Baugruppen, so daß die mit dem eingangs beschriebenen Stand der Technik verbundenen Probleme nicht auftreten.The inventive device used exclusively digital implementations, in particular the conventional analog voltage controlled oscillator through a completely digital Oscillator is replaced. It is omitted in the present invention Therefore, analog components or assemblies, so that with the above-described Prior art related problems do not occur.

Die vorliegende Erfindung läßt sich vorzugsweise zur Erzeugung eines auf einen Sender eines Videosignals synchronisierten Systemtakts für einen Videosignal-Decoder oder zur Erzeugung eines mit einem Videosignal verkoppelten Taktsignals aus einem hochfrequenten freilaufenden, d.h. nicht-verkoppelten, Takt auf dem Gebiet der digitalen Fernsehtechnik verwenden. Die vorliegende Erfindung ist jedoch nicht auf diese bevorzugten Anwendungsbereiche beschränkt, sondern kann allgemein überall dort eingesetzt werden, wo ein auf einen Referenztakt synchronisiertes Taktsignal erzeugt werden soll.The present invention can be preferably for generating a to a transmitter of a video signal synchronized system clock for a video signal decoder or for generating one with a video signal coupled clock signal from a high-frequency free-running, i.e. non-coupled, clock in the field of digital television technology use. However, the present invention is not limited to these restricted, but can generally be used everywhere where a clock signal synchronized to a reference clock should be generated.

Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert.The Invention will now be described with reference to the accompanying drawings using preferred embodiments explained in more detail.

1 zeigt ein vereinfachtes Blockschaltbild einer erfindungsgemäßen Vorrichtung gemäß einem ersten Ausführungsbeispiel, und 1 shows a simplified block diagram of a device according to the invention according to a first embodiment, and

2 zeigt die Anwendung einer erfindungsgemäßen Vorrichtung zur Erzeugung eines mit einem Videosignal verkoppelten Taktsignals aus einem hochfrequenten freilaufenden Takt. 2 shows the application of a device according to the invention for generating a coupled to a video signal clock signal from a high-frequency free-running clock.

Im Umfeld eines digitalen Fernsehempfängers ist es erforderlich, den Systemtakt des zur Decodierung des empfangenen Fernsehsignals im Fernsehempfänger vorgesehenen Decoders auf den Sender zu synchronisieren. Dazu werden in dem digitalen Eingangssignal des Fernsehempfängers sogenannte PCR-Werte mitgeliefert, die als Zeitreferenz des jeweiligen Senders angesehen werden können.In the environment of a digital television reception It is necessary to synchronize the system clock of the decoder provided for decoding the received television signal in the television receiver to the transmitter. For this purpose, so-called PCR values are supplied in the digital input signal of the television receiver, which can be regarded as the time reference of the respective transmitter.

Diese digitalen PCR-Werte werden bei der in 1 gezeigten Vorrichtung zur Erzeugung eines auf den Sender synchronisierten Taktsignals ausgewertet.These digital PCR values are used in the 1 shown device for generating a synchronized to the transmitter clock signal evaluated.

Zu diesem Zweck umfaßt die in Form einer digitalen Phasenregelschleife 6 ausgestaltete Vorrichtung eine digitale Steuerung 3, welche die Funktion eines digitalen Phasendetektors wahrnimmt und den jeweils anliegenden digitalen PCR-Wert mit einem internen Zeitreferenzwert des Decoders vergleicht. Dieser sogenannte STC-Wert wird von einer als Zähler ausgestalteten Einrichtung 5 in Abhängigkeit von der jeweils augenblicklichen Ausgangsfrequenz fT eines digital gesteuerten oder voll digital ausgestalteten Oszillators ('Digital Timing Oscillator') 4 erzeugt.For this purpose, this includes in the form of a digital phase locked loop 6 equipped device a digital control 3 which detects the function of a digital phase detector and compares the respective applied digital PCR value with an internal time reference value of the decoder. This so-called STC value is provided by a device designed as a counter 5 as a function of the instantaneous output frequency f T of a digitally controlled or fully digitally configured oscillator ('Digital Timing Oscillator') 4 generated.

Die auf diese Weise festgestellte Abweichung zwischen dem jeweils anliegenden PCR-Wert und dem augenblicklichen STC-Wert ist ein direktes Maß für den Phasenfehler zwischen der dem PCR-Wert entsprechenden Referenztaktfrequenz des Senders und der von dem digitalen Oszillator 4 augenblicklich erzeugten Taktfrequenz fT. Die digitale Steuerung 3 umfaßt neben der Funktion eines digitalen Phasendetektors auch die Funktion eines digitalen Schleifenfilters, wodurch der festgestellte digitale Phasenfehler weiterverarbeitet und in einen digitalen Stellwert INCR für den digital gesteuerten Oscillator 4 umgesetzt wird.The deviation thus established between the respectively applied PCR value and the instantaneous STC value is a direct measure of the phase error between the reference clock frequency of the transmitter corresponding to the PCR value and that of the digital oscillator 4 currently generated clock frequency f T. The digital controller 3 In addition to the function of a digital phase detector also includes the function of a digital loop filter, whereby the detected digital phase error further processed and in a digital control value INCR for the digitally controlled oscillator 4 is implemented.

Der digitale Stellwert INCR wird insbesondere in Form eines inkrementellen Stellwerts erzeugt, wobei abhängig von dem digitalen Phasenfehler die Ausgangsfrequenz fT des digital gesteuerten Oszillators 4 in diskreten ±-Schritten verstellt wird.The digital control value INCR is generated in particular in the form of an incremental control value, the output frequency f T of the digitally controlled oscillator being dependent on the digital phase error 4 adjusted in discrete ± steps.

Der digitale Oszillator 4, der in Form eines rückgekoppelten Addierers ausgestaltet sein kann, wird mit einem hochfrequenten freilaufenden Takt f0 von beispielsweise 567 MHz, 648 MHz oder 729 MHz betrieben und erzeugt abhängig von dem jeweils verwendeten Wert für f0 im eingeregelten Zustand (d.h. bei minimiertem oder im Idealfall eliminiertem Phasenfehler) eine leicht veränderte Ausgangstaktfrequenz fT zwischen 108 MHz und maximal 113,4 MHz, 129,6 MHz bzw. 121,5 MHz, die als Sy stemfrequenz für den Empfängerdecoder und – wie bereits beschrieben worden ist – auch als Grundlage für die Erzeugung des internen digitalen Zeitreferenzwerts STC durch den Zähler 5 dient.The digital oscillator 4 , which may be configured in the form of a feedback adder, is operated with a high-frequency freewheeling clock f 0 of, for example, 567 MHz, 648 MHz or 729 MHz and generates depending on the value used in each case for f 0 in the adjusted state (ie at minimized or in Ideally eliminated phase error) a slightly changed output clock frequency f T between 108 MHz and a maximum of 113.4 MHz, 129.6 MHz and 121.5 MHz, as system frequency for the receiver decoder and - as has already been described - as a basis for the generation of the internal digital time reference value STC by the counter 5 serves.

Bei dem in 1 gezeigten Ausführungsbeispiel wird der in dem Empfangssignal enthaltene digitale PCR-Wert nicht direkt der digitalen Steuerung 3, deren Funktionen insbesondere durch Software implementiert sein können, zugeführt, sondern über einen PCR-Filter 1, der vorzugsweise hardwaremäßig ausgestaltet ist und eine Vorfilterung vornimmt, sowie über eine Unterabtaststufe 2, die eine Unterabtastung mit einer Frequenz fs (beispielsweise im Bereich 0,5 Hz ... 1 Hz) durchführt.At the in 1 In the embodiment shown, the digital PCR value contained in the received signal does not directly belong to the digital controller 3 , whose functions can be implemented in particular by software supplied, but via a PCR filter 1 , which is preferably configured in terms of hardware and performs a pre-filtering, as well as a Unterabtaststufe 2 which performs sub-sampling at a frequency f s (for example in the range 0.5 Hz ... 1 Hz).

In 2 ist ein weiteres Anwendungsbeispiel der vorliegenden Erfindung dargestellt. Bei integrierten Schaltungen zur Videoverarbeitung, wie sie beispielsweise in digitalen Fernsehgeräten eingesetzt werden, ist es oft erforderlich, die internen Takte mit dem empfangenen analogen Videosignal (FBAS-Signal) zu verkoppeln, wobei prinzipiell zwei verschiedene Verkoppelungen, nämlich eine Zeilenverkopplung oder eine Farbträgerverkopplung, möglich sind. Im ersten Fall werden als Referenz für die Takterzeugung die horizontalen Syncimpulse des Videosignals verwendet, während im zweiten Fall der sogenannte Colourburst des Videosignals verwendet wird.In 2 is another application example of the present invention shown. In integrated circuits for video processing, as used for example in digital TVs, it is often necessary to couple the internal clocks with the received analog video signal (CVBS signal), in principle, two different couplings, namely a line coupling or a Farbträgerverkopplung possible are. In the first case, the horizontal sync pulses of the video signal are used as a reference for the clock generation, while in the second case the so-called color burst of the video signal is used.

Das ankommende analoge Videosignal wird entweder mit dem verkoppelten oder einem freilaufenden Takt analog/digitalgewandelt. Wurde für die Analog/Digital-Umsetzung ein freilaufender Takt verwendet, muß das digitalisierte Videosignal nach der Analog/Digital-Umsetzung in das verkoppelte Taktsystem interpoliert werden. Dies ist mit der erfindungsgemäßen Vorrichtung leicht möglich, da (wie nachfolgend noch näher erläutert wird) der freilaufende Takt und der verkoppelte Takt aus ein und demselben hochfrequenten Takt abgeleitet werden können und somit die exakte Phasenbeziehung zwischen dem freilaufenden Takt und dem verkoppelten Takt ständig bekannt ist.The incoming analog video signal is coupled with either the or a freewheeling clock analog / digital converted. Was for analog / digital conversion used a free-running clock, the digitized video signal after the analog / digital conversion into the coupled clock system be interpolated. This is with the device according to the invention easily possible, there (as in the following even closer explained becomes) the freewheeling clock and the coupled clock from and can be derived from the same high-frequency clock and thus the exact phase relationship between the free-running clock and the coupled clock constantly is known.

Bei dem in 2 gezeigten Fall wird das analoge FBAS-Signal von einem Analog/Digital-Wandler 7 mit einem freilaufenden Takt fT2 abgetastet und in ein entsprechendes digitales FBAS-Signal umgesetzt. Diese Abtastung wird für den folgenden digitalen Farbdecoder benötigt.At the in 2 As shown, the analog composite signal is from an analog to digital converter 7 sampled with a free-running clock f T2 and converted into a corresponding digital CVBS signal. This scan is needed for the following digital color decoder.

Im vorliegenden Fall beträgt der freilaufende Takt fT2 = 20,25 MHz und wird aus einem ebenfalls freilaufenden hochfrequenten und quarzverkoppelten Takt f0 = 648 MHz durch Teilung gewonnen. Zu diesem Zweck ist ein Teiler 15 vorgesehen, der lediglich die Zustandswechsel des höchstwertigen Bits ('Most Significant Bit', MSB), d.h. des Bits Nr. 4, der von einem mit dem hochfrequenten Takt f0 betriebenen 5 Bit-Zähler 13 erzeugten und dem jeweiligen Zählerstand entsprechenden Datenwörter überwacht und über ein ebenfalls mit f0 betriebenes Register 16 als Takt fT2 ausgibt. Auf diese Weise wird das freilaufende Taktsignal fT2 = f0/32 = 20,25 MHz erzeugt.In the present case, the freewheeling clock f T2 = 20.25 MHz and is obtained from a likewise free-running high-frequency and quartz-coupled clock f 0 = 648 MHz by division. For this purpose is a divider 15 provided only the state changes of the most significant bit (MSB), ie the bit no. 4, that of a 5-bit counter operated with the high-frequency clock f 0 13 monitored and the respective counter reading corresponding data words monitored and via a likewise operated with f 0 register 16 as clock f T2 outputs. In this way, the free-running clock signal is f T2 = f 0/32 = 20.25 MHz generated.

In einem digitalen 100 Hz-Fernsehgerät soll das Bild nach einer entsprechenden 100 Hz-Umsetzung am Ausgang mit 36 MHz zeilenverkoppelt angezeigt werden. Zur Erzeugung dieses zeilenverkoppelten Takts kann der erfindungsgemäße digitale Phasenregelkreis 6 mit dem digital gesteuerten Oszillator in Kombination mit einem Interpolator 12 verwendet werden. Der Einfachheit halber ist in 2 der gesamte digitale Phasenregelkreis 6 lediglich in Form einer einzigen Schaltungskomponente dargestellt.In a 100 Hz digital TV, the picture should be displayed at the output at 36 MHz after a corresponding 100 Hz conversion at the output. To generate this line-coupled clock, the digital phase locked loop according to the invention 6 with the digitally controlled oscillator in combination with an interpolator 12 be used. For the sake of simplicity, is in 2 the entire digital phase locked loop 6 shown only in the form of a single circuit component.

Die digitale Steuereinrichtung 3 mit dem digitalen Phasendetektor und dem digitalen Schleifenfilter des digitalen Phasenregelkreises (vgl. 1) wird mit dem verkoppelten Takt fT1 betrieben und bestimmt die Phasenabweichung zwischen den in dem FBAS-Signal enthaltenen horizontalen Syncimpulsen und den augenblicklich von dem digitalen Oszillator 4 (vgl. 1) erzeugten Taktimpulsen, die als das verkoppelte Taktsignal fT1 ausgegeben werden.The digital controller 3 with the digital phase detector and the digital loop filter of the digital phase-locked loop (cf. 1 ) is operated with the coupled clock f T1 and determines the phase deviation between the horizontal sync pulses contained in the CVBS signal and that instantaneously from the digital oscillator 4 (see. 1 ) generated clock pulses, which are output as the coupled clock signal f T1 .

Die Frequenz der von dem digitalen Oszillator 4 augenblicklich erzeugten Taktimpulse werden analog zu 1 von einem ebenfalls mit dem verkoppelten Takt fT1 betriebenen Zähler 5 in ein entsprechendes digitales STC-Wort umgesetzt und der digitalen Steuereinrichtung 3 zugeführt. Die Phasenabweichung wird von der digitalen Steuereinrichtung 3 in einen inkrementellen Stellwert INCR für den mit dem hochfrequenten Takt f0 betriebenen digitalen Oszillator 4 umgesetzt, so daß im eingeregelten Zustand von dem digitalen Oszillator 4 eine an die Horizontalfrequenz des FBAS-Signal angepaßte und damit verkoppelte Ausgangsfrequenz fT1 erzeugt wird. Das in 1 gezeigte Filter 1 des digitalen Phasenregelkreises 6 wird bei dem in 2 gezeigten Anwendungsfall mit dem freilaufenden Takt fT2 betrieben.The frequency of the digital oscillator 4 instantaneously generated clock pulses become analogous to 1 from a likewise operated with the coupled clock f T1 counter 5 converted into a corresponding digital STC word and the digital control device 3 fed. The phase deviation is from the digital controller 3 in an incremental control value INCR for the operated with the high-frequency clock f 0 digital oscillator 4 implemented so that in the adjusted state of the digital oscillator 4 an adapted to the horizontal frequency of the composite signal and thus coupled output frequency f T1 is generated. This in 1 shown filters 1 of the digital phase locked loop 6 will be at the in 2 shown use with the free-running clock f T2 operated.

Der Zählerstand des 5 Bit-Zählers 13 gibt die augenblickliche Phase des freilaufenden Takts fT2 (20,25 MHz) mit einer Phasenauflösung < 3 ns wieder. Wird der augenblickliche Zählerstand des Zählers 13 mit jeder aktiven Taktflanke des verkoppelten Takts fT1 (36 MHz) in einem Register 14 abgespeichert, kann dieser gespeicherte Wert direkt zur Umrechnung der 20,25MHz-Abtastwerte in entsprechende 36 MHz-Abtastwerte benutzt werden, da der in dem Register 14 jeweils gespeicherte Wert ein Maß für die Phasenabweichung zwischen dem verkoppelten Taktsignal fT1 (36 MHz) und dem freilaufenden Taktsignal fT2 (20,25 MHz) ist.The count of the 5-bit counter 13 represents the instantaneous phase of the free-running clock f T2 (20.25 MHz) with a phase resolution <3 ns. The current counter reading of the counter 13 with each active clock edge of the coupled clock f T1 (36 MHz) in a register 14 stored, this stored value can be used directly to convert the 20.25 MHz samples into the corresponding 36 MHz samples, since that in the register 14 each stored value is a measure of the phase deviation between the coupled clock signal f T1 (36 MHz) and the free-running clock signal f T2 (20.25 MHz).

Zu diesem Zweck ist der bereits erwähnte und mit dem verkoppelten Takt fT1 betriebene Interpolator 12 vorgesehen, dem jeweils der in dem Register 14 gespeicherte Zählerstand zugeführt wird. Bei dem dargestellten Ausführungsbeispiel führt der Interpolator 12 eine lineare Interpolation durch, die für den betrachteten Fall der Syncerkennung ausreichend ist. Für die lineare Interpolation genügt die Erfassung von zwei Abtastwerten des von dem Analog/Digital-Wandler 7 mit der freilaufenden Taktfrequenz fT2 = 20,25 MHz bereitgestellten digitalen FBAS-Signals. Daher sind dem Analog/Digital-Wandler 7 zwei mit dem freilaufenden Takt fT2 betriebene Register 8 und 9 nachgeschaltet, in denen zwei aufeinanderfolgende Abtastwerte des digitalen FBAS-Signals gespeichert werden. Um diese Abtastwerte dem Interpolator 12 zur Verfügung zu stellen, müssen die Abtastwerte gleichzeitig mit dem in dem Register 14 zu speichernden Phasenwert gespeichert werden. Diese Aufgabe übernehmen zwei mit dem verkoppelten Takt fT1 betriebene Register 10 und 11, in denen somit jeweils ein Abtastwert aus dem 20,25 MHz-System synchron zu dem Register 14 abgespeichert wird.For this purpose, the already mentioned and operated with the coupled clock f T1 interpolator 12 provided in each case in the register 14 stored meter reading is supplied. In the illustrated embodiment, the interpolator performs 12 a linear interpolation, which is sufficient for the considered case of sync detection. For linear interpolation, it is sufficient to acquire two samples of the analog-to-digital converter 7 with the freewheeling clock frequency f T2 = 20.25 MHz provided digital CVBS signal. Therefore, the analog / digital converter 7 two registers operated with the freewheeling clock f T2 8th and 9 downstream, in which two consecutive samples of the digital composite video signal are stored. To these samples the interpolator 12 must be available at the same time as the samples in the register 14 stored phase value to be stored. This task is performed by two registers operated with the coupled clock f T1 10 and 11 , in which thus each one sample from the 20.25 MHz system in synchronism with the register 14 is stored.

Soll mit Hilfe des Interpolators 12 nicht nur eine lineare, sondern eine höherwertigere Interpolation durchgeführt werden, die mehr als zwei Abastwerte des digitalen FBAS-Signals voraussetzt, muß die Anzahl der mit dem freilaufenden Takt fT2 betriebenen Register sowie die Anzahl der mit dem verkoppelten Takt fT1 betriebenen Register entsprechend erhöht werden.Should with the help of the interpolator 12 not only a linear, but a higher-order interpolation is performed, which requires more than two samples of the digital composite signal, the number of operated with the freewheeling clock f T2 registers and the number of operated with the coupled clock f T1 registers must be increased accordingly become.

Claims (9)

Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals, – mit einer digital ausgestalteten, ausschließlich digitale Komponenten oder Baugruppen umfassenden, Oszillatoreinrichtung (4) zum Erzeugen eines Taktsignals mit einer bestimmten Taktfrequenz (fT), und – mit einer ausschließlich digitale Komponenten und Baugruppen umfassenden digitalen Steuereinrichtung (3), die einen dem Referenztakt entsprechenden ersten digitalen Zeitreferenzwert (PCR) und einen der von der digitalen Oszillatoreinrichtung (4) augenblicklich erzeugten Taktfrequenz (fT) entsprechenden zweiten digitalen Zeitreferenzwert (STC) empfängt und derart ausgestaltet ist, daß sie den ersten digitalen Zeitreferenzwert (PCR) mit dem zweiten digitalen Zeitreferenzwert (STC) vergleicht und abhängig von der Abweichung zwischen den beiden digitalen Zeitreferenzwerten einen digitalen Stellwert (INCR) für die digitale Oszillatoreinrichtung (4) erzeugt, wobei die digitale Oszillatoreinrichtung (4) abhängig von dem ihr zugeführten digitalen Stellwert (INCR) die Taktfrequenz (fT) des Taktsignals einstellt.Device for generating a clock signal synchronized to a reference clock, - comprising a digitally configured, exclusively digital components or assemblies comprising oscillator device ( 4 ) for generating a clock signal with a specific clock frequency (f T ), and - with a digital control device comprising only digital components and assemblies ( 3 ) having a first digital time reference value (PCR) corresponding to the reference clock and one of the digital oscillator device ( 4 Is located) clock frequency instantaneously generated (f T) corresponding second digital time reference value (STC) and designed such that it compares the first digital time reference value (PCR) with the second digital time reference value (STC) and on digital of the deviation between the two time reference values a digital control value (INCR) for the digital oscillator device ( 4 ), wherein the digital oscillator device ( 4 ) adjusts the clock frequency (f T ) of the clock signal as a function of the digital control value (INCR) supplied to it. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine digitale Zeitreferenzwert-Erzeugungseinrichtung (5) zum Erzeugen des zweiten digitalen Zeitreferenzwerts (STC) in Abhängigkeit von der augenblicklich von der digitalen Oszillatoreinrichtung (4) erzeugten Taktfrequenz (fT) vorgesehen ist.Apparatus according to claim 1, characterized in that a digital time reference value generating device ( 5 ) for generating the second digital time reference value (STC) in dependence from the instantaneous from the digital oscillator device ( 4 ) provided clock frequency (f T ) is provided. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die digitale Zeitreferenzwert-Erzeugungseinrichtung (5) in Form eines Zählers ausgestaltet ist, welcher den zweiten digitalen Zeitreferenzwert (STC) in Abhängigkeit von der augenblicklich von der digitalen Oszillatoreinrichtung (4) erzeugten Taktfrequenz (fT) erzeugt.Device according to Claim 2, characterized in that the digital time reference value generating device ( 5 ) in the form of a counter which receives the second digital time reference value (STC) as a function of the signal currently being output from the digital oscillator device (STC). 4 ) generates generated clock frequency (f T ). Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die digitale Steuereinrichtung (3) die Funktion eines digitalen Phasendetektors zum Vergleichen des ersten und zweiten digitalen Zeitreferenzwerts (PCR, STC) und die Funktion eines digitalen Filters umfaßt.Device according to one of the preceding claims, characterized in that the digital control device ( 3 ) comprises the function of a digital phase detector for comparing the first and second digital time reference values (PCR, STC) and the function of a digital filter. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionen der digitale Steuereinrichtung (3) durch Software implementiert sind.Device according to one of the preceding claims, characterized in that the functions of the digital control device ( 3 ) are implemented by software. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die digitale Oszillatoreinrichtung (4) die Taktfrequenz (fT) des Taktsignals in Abhängigkeit von dem ihr zugeführten digitalen Stellwert (INCR) aus einem hochfrequenten Takt (f0) gewinnt.Device according to one of the preceding claims, characterized in that the digital oscillator device ( 4 ) wins the clock frequency (f T ) of the clock signal in response to the digital control value (INCR) supplied to it from a high-frequency clock (f 0 ). Verwendung einer Vorrichtung nach einem der vorhergehenden Ansprüche zum Erzeugen eines auf einen Sender eines Videosignals synchronisierten Systemtakts eines Videosignal-Decoders, dadurch gekennzeichnet, daß der erste digitale Zeitreferenzwert (PCR) eine in einem entsprechenden Videosignal enthaltene Zeitreferenz des Senders des Videosignals darstellt, und daß das von der digitalen Oszillatoreinrichtung (4) erzeugte Taktsignal (fT) als Systemtakt für den Videosignal-Decoder dient.Use of a device according to any one of the preceding claims for generating a system clock of a video signal decoder synchronized to a transmitter of a video signal, characterized in that the first digital time reference value (PCR) represents a time reference of the transmitter of the video signal contained in a corresponding video signal, and from the digital oscillator device ( 4 ) generated clock signal (f T ) serves as a system clock for the video signal decoder. Verwendung nach Anspruch 7, dadurch gekennzeichnet, daß der Videosignal-Decoder Bestandteil eines digitalen Fernsehgeräts ist.Use according to claim 7, characterized that the Video signal decoder is part of a digital TV. Verwendung einer Vorrichtung nach einem der Ansprüche 1-6 zum Erzeugen eines mit einem Videosignal verkoppelten Taktsignals, dadurch gekennzeichnet, daß das analoge Videosignal (FBAS) mit einem nicht mit dem Videosignal verkoppelten Takt (fT2) analog/digital-gewandelt wird, daß die daraus resultierenden digitalen Abtastwerte des Videosignals (FBAS) über einen Interpolator (12) der digitalen Steuereinrichtung (3) der Vorrichtung (6) als erste digitale Zeitreferenzwerte zugeführt werden, und daß das von der digitalen Oszillatoreinrichtung (4) daraufhin erzeugte Taktsignal (fT1) als das mit dem Videosignal (FBAS) verkoppelte Taktsignal ausgegeben wird.Use of a device according to any one of claims 1-6 for generating a coupled to a video signal clock signal, characterized in that the analog video signal (CVBS) with a not coupled to the video signal clock (f T2 ) is analog-to-digital converted that the resulting digital samples of the video signal (FBAS) via an interpolator ( 12 ) of the digital control device ( 3 ) of the device ( 6 ) are supplied as first digital time reference values, and that the signal from the digital oscillator device ( 4 ) then generated clock signal (f T1 ) is output as the coupled to the video signal (CVBS) clock signal.
DE2000113935 2000-03-21 2000-03-21 Apparatus for generating a clock signal synchronized to a reference clock Expired - Fee Related DE10013935B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000113935 DE10013935B4 (en) 2000-03-21 2000-03-21 Apparatus for generating a clock signal synchronized to a reference clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000113935 DE10013935B4 (en) 2000-03-21 2000-03-21 Apparatus for generating a clock signal synchronized to a reference clock

Publications (2)

Publication Number Publication Date
DE10013935A1 DE10013935A1 (en) 2001-10-04
DE10013935B4 true DE10013935B4 (en) 2006-04-13

Family

ID=7635741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000113935 Expired - Fee Related DE10013935B4 (en) 2000-03-21 2000-03-21 Apparatus for generating a clock signal synchronized to a reference clock

Country Status (1)

Country Link
DE (1) DE10013935B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4004195A1 (en) * 1990-02-12 1991-08-14 Broadcast Television Syst CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL COUPLED TO A REFERENCE SIGNAL
DE69013382T2 (en) * 1989-03-22 1995-05-04 Philips Nv Phase detectors.
DE3853897T2 (en) * 1987-07-13 1996-02-15 Rca Thomson Licensing Corp Digitally controlled phase locked loop arrangement.
DE69221419T2 (en) * 1991-09-30 1997-12-11 Toshiba Kawasaki Kk Digital oscillator and color subcarrier demodulation circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6901338U (en) * 1969-01-14 1969-06-04 Vedder & Comp Gmbh PLUG CONNECTOR

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3853897T2 (en) * 1987-07-13 1996-02-15 Rca Thomson Licensing Corp Digitally controlled phase locked loop arrangement.
DE69013382T2 (en) * 1989-03-22 1995-05-04 Philips Nv Phase detectors.
DE4004195A1 (en) * 1990-02-12 1991-08-14 Broadcast Television Syst CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL COUPLED TO A REFERENCE SIGNAL
DE69221419T2 (en) * 1991-09-30 1997-12-11 Toshiba Kawasaki Kk Digital oscillator and color subcarrier demodulation circuit

Also Published As

Publication number Publication date
DE10013935A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
DE69525688T2 (en) Multi-standard decoding for video signals and methods for decoding video signals
DE3888927T2 (en) Clock recovery arrangement.
DE3854772T2 (en) Arrangement for generating clock signals
DE69515218T2 (en) Method and device for superimposing digitally generated graphic characters on an analog video signal
DE3807739C2 (en)
DE69517351T2 (en) Method and device for improving the accuracy for the clock of a data receiver
DE3340542C2 (en) Sampling pulse generator
DE69629545T2 (en) Digital phase locked loop circuit
DE602004002698T2 (en) BITDETEKTIONSANORDNUNG AND DEVICE FOR PLAYING INFORMATION
EP0226649B1 (en) Chrominance control circuit for a digital television receiver
DE10013935B4 (en) Apparatus for generating a clock signal synchronized to a reference clock
DE69512121T2 (en) Phase locked loop circuit
US7268824B2 (en) Method and apparatus for canceling jitter
EP1269759B1 (en) Method and device for generating a clock signal that is coupled to a reference signal
DE69832239T2 (en) Phase locked loop circuit
DE60012957T2 (en) Parallel digitization and processing of several analog TV signals
DE69800528T2 (en) Video signal synchronization device
EP0196722B1 (en) Television receiver with a circuit arrangement for demodulating an ntsc colour signal
DE4030148C2 (en) Television camera system
DE19738914C2 (en) Digital PLL circuit with increased time resolution
DE4300834A1 (en)
DE69637312T2 (en) Clock signal generator
DE2753535C3 (en) Method for time error correction of video signals and device for carrying out this method
DE69604107T2 (en) Color signal demodulator suitable for PAL and SECAM television receivers
EP0577202B1 (en) Data transmission method

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CA, KY

8328 Change in the person/name/address of the agent

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT

R084 Declaration of willingness to licence
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: ENTROPIC COMMUNICATIONS, INC., SAN DIEGO, US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121129

Owner name: ENTROPIC COMMUNICATIONS, INC., US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121129

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20121129

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001