[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN2731711Y - 铜金属镶嵌结构 - Google Patents

铜金属镶嵌结构 Download PDF

Info

Publication number
CN2731711Y
CN2731711Y CNU2004200667623U CN200420066762U CN2731711Y CN 2731711 Y CN2731711 Y CN 2731711Y CN U2004200667623 U CNU2004200667623 U CN U2004200667623U CN 200420066762 U CN200420066762 U CN 200420066762U CN 2731711 Y CN2731711 Y CN 2731711Y
Authority
CN
China
Prior art keywords
layer
copper metal
copper
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200667623U
Other languages
English (en)
Inventor
吴振诚
卢永诚
章勋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2731711Y publication Critical patent/CN2731711Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜金属镶嵌结构，先在基材上依序形成介电层与蚀刻终止层，再于介电层与蚀刻终止层中形成金属插塞。接着，形成另一介电层于蚀刻终止层上，定义出后续形成铜金属层的开口结构。随后，形成介电阻障层于开口中，并利用回蚀刻将开口底部的部分介电阻障去除，以暴露出金属插塞。再形成铜金属层于开口中。上述制程于开口中暴露金属插塞的同时，暴露出蚀刻终止层。因此，此结构中的铜金属与金属插塞以及蚀刻终止层接触，而不会与介电层接触，所以可改善铜金属的扩散现象。

Description

铜金属镶嵌结构
技术领域
本实用新型涉及一种集成电路的铜金属镶嵌结构，特别涉及一种利用介电材料作为阻障层的铜金属镶嵌结构。
背景技术
过去数十年来，铝金属一直被用来当作芯片内部的导线材料。但是随着集成电路制程除了朝小体积的组件发展，以达到高密度及降低单位成本的目的之外，组件的最后的性能更是关键。除了晶体管组件本身的设计外，内连接金属导线乃至内连线间的介电层都是影响组件执行速度的重要因素，这是因导线的电阻值R，和上层导线与下层导线及相邻导线之间会有电容C存在，一如熟知相关技术的人士所共知，此RC值愈小代表较短的延迟时间。
纯铝的电阻系数约为2.7微欧姆-厘米，但是铜金属的电阻系数却约为1.7微欧姆-厘米左右，要远小于铝金属。所以，为有效降低阻抗率，铜材料方为最佳的选择。由于铜具有低电阻的特性，因此以铜为导线的组件可承受更密集的电路排列，如此可大大减少所需金属层的数目，进而降低生产成本且提高计算机的运算速度。此外，铜还具有较高的电子迁移阻力(Electromigration Resistance)，因此以铜为导线的组件具有更高的寿命以及稳定性。
但是，铜金属的一些化学性质却限制了铜制程在集成电路上的发展。举例来说，铜原子具有快速的扩散性，在电场的加速下，铜原子能穿透介电层而快速的扩散，尤其一旦铜原子扩散至硅基材中，会引入深层能阶受体(Deep LevelAcceptor)，造成组件的特性退化与失效。因此，在铜金属层形成前，需要先形成防止铜和氧化层或硅层接触的阻障层(Barrier Layer)，以避免铜扩散或催化等污染。阻障层的另一项作用是用来提升金属与其它材料的附着力。一般阻障层材料可分为金属阻障材料以及介电阻障层材料等，常见的阻障层材料例如有钽(Ta)、氮化钽(TaN)、氮化钛(TiN)等等。
铜材料无法用传统的干式蚀刻技术来进行导线布植，因此目前工业界大部分采用新一代的导线制作技术镶嵌(Damascene)法来做铜导线的填充。图1至图6所绘示为现有铜金属化制程的剖面示意图。
请参照图1，首先提供基材10，并在基材10上形成介电层12。接着，利用微影蚀刻方式，在介电层12形成开口，并于开口内填满金属材料，即可形成金属插塞14。此金属插塞14用来连接不同层的组件或金属层。
接着，请参照图2，依序在介电层上形成蚀刻终止层16与另一介电层18。并随后利用微影蚀刻方式，在介电层12形成开口20，而暴露出金属插塞14，如图3所示。之后，为防止铜金属的扩散，会在形成铜金属层之前，先于开口20中形成一层阻障层22，如图4所示。随后，再于开口20中填满铜金属层24，以作为另一层金属连线结构。
由于阻障材料的导电性质不同，例如金属阻障材料与介电阻障材料，因此形成阻障层22后再填满铜金属层24的制程与结构也不尽相同。如果利用金属阻障材料来构成图4的阻障层22，由于金属阻障材料并不影响开口中铜金属与金属插塞14的导通，因此可接着在阻障层22上形成一层铜金属材料，并填满开口20。随后，再利用化学机械研磨，将介电层18上多余的铜金属材料与阻障层22去除，而形成如图5的结构。又如果利用介电阻障材料来构成图4的阻障层22，由于介电阻障材料无法导电，则必须先利用回蚀刻将开口24中覆盖在金属插塞14上的部分阻障层22去除，同时也去除了介电层18上的多余阻障层22。随后，再形成铜金属材料，并利用化学机械研磨将介电层18上的多余铜金属材料去除，而形成如图6的结构。
在上述利用介电材料构成阻障层的图6结构中，在铜金属层24两旁的阻障层22可用来阻障铜原子的扩散，但是在制程中暴露金属插塞14表面的同时，却将开口底部阻挡铜金属层与介电层12接触的部分阻障层22也同时去除。因此，如区域26所示，因为有部分的铜金属层24与介电层12接触，所以很容易发生铜原子的扩散现象。
发明内容
鉴于上述的现有技术中，利用介电材料构成铜制程的阻障层时，很容易发生铜原子的扩散现象，因此，本实用新型的目的在于提供一种铜金属镶嵌制程及其结构，先在介电层上形成蚀刻终止层，接着再形成金属插塞于介电层与蚀刻终止层中。如此，当后续暴露开口中的金属插塞结构时，所同时暴露出的即为金属插塞旁的蚀刻终止层。当铜金属与蚀刻终止层接触时，可利用蚀刻终止层的阻障特性来防止铜原子的扩散。
根据上述目的，本实用新型的铜金属镶嵌制程包括：首先于一基材上依序形成一介电层与一沉积层；接着，于沉积层与第一介电层中形成金属插塞，之后再形成另一介电层覆盖于沉积层上；随后，于第二介电层中形成开口结构，此开口结构并暴露出该沉积层中金属插塞；之后，形成阻障层覆盖于第二介电层与开口表面上，并且利用例如回蚀刻步骤，去除部分的阻障层，以暴露出第二介电层与开口中的金属插塞表面；最后，形成铜金属层以填满开口。
根据上述目的，本实用新型的铜金属镶嵌结构包括：一基材；位于基材上的一第一介电层；位于第一介电层上的一沉积层；位于沉积层与第一介电层中的金属插塞；位于沉积层上的一第二介电层；位于第二介电层中的一铜金属层，以及位于铜金属层的两侧侧壁的阻障层，铜金属层的底部与金属插塞相互接触。
本实用新型中，上述铜金属层的底部可位于沉积层的表面或位于沉积层中。并且，当铜原子与沉积层接触时，可利用沉积层的阻障特性来防止铜原子的扩散。
附图说明
图1至图6所绘示为现有铜金属镶嵌制程的剖面示意图；以及
图7至图10所绘示为依据本实用新型一较佳实施例的铜金属镶嵌制程的剖面示意图。
具体实施方式
为了使本实用新型的叙述更加详尽与完备，可参照下列描述并配合图7至图10的图标。图7至图10所绘示为依据本实用新型一较佳实施例的铜金属镶嵌制程的剖面示意图。
请参照图7，首先提供基材100，此基材100可为一般的硅基材，或者已制造有其它组件的硅基材。接着，在基材100上依序沉积厚度约介于5000埃至10000埃之间的介电层102以及厚度约为500埃的蚀刻终止层104。介电层102的目的作为金属层间的绝缘，其材料可例如磷硅玻璃(PSG)与四乙基硅酸盐(Tetra-Ethyl-Ortho-Silicate；TEOS)等等。
接着，再利用例如微影蚀刻等方式，在介电层102与蚀刻终止层104中形成开口，并于开口内填满例如钨等金属材料，即可形成具有暴露表面的金属插塞106。此金属插塞106结构当基材100上有其它组件或金属层时，为连接不同层的组件或金属层所形成。
请参照图8，接着，在蚀刻终止层104上形成由例如低介电系数材料所构成的另一介电层108，并在介电层108中利用例如微影蚀刻制程，而形成例如为沟渠(Trench)或介层窗(Via)等的开口120结构，以暴露出位于底下的金属插塞106。在图8的蚀刻步骤中，除了去除部分的介电层108以暴露出金属插塞106表面外，较佳更可再往下去除少部分的蚀刻终止层104与金属插塞106，使得开口120的底部介于蚀刻终止层104之间。
在本实用新型一较佳实施例中，上述蚀刻终止层104的厚度约为500埃，而介电层108的厚度约介于2500埃至3000埃之间，因此，较佳的开口120深度约介于2800埃至3300埃之间，如此可使得开口120的底部介于蚀刻终止层104之间。
请参照图9，接着，在介电层108上与开口120表面形成由介电材料所构成的阻障层122，此阻障层122的厚度约为300埃。随后，进行一回蚀刻步骤，将位于介电层108表面以及开口120底部的多余阻障层122去除，而暴露出金属插塞106。并且，由于位于开口120底部的部分阻障层122被去除，因此在暴露金属插塞106的同时，也暴露出两旁与金属插塞106接触的部分蚀刻终止层104。
接着，在介电层108上形成一层铜金属层124，此铜金属层124并填满开口120。随后，再利用例如化学机械研磨，将介电层108表面上的多余铜金属层124去除，而形成如图10的结构。由于铜金属层124的形成方式并非本实用新型的重点，故本实用新型并不在此赘述。
本实用新型如图10的铜金属镶嵌结构的特点在于，由于金属插塞除了位于介电层中，更位于蚀刻终止层中。因此，为暴露金属插塞而形成的开口底部会位于蚀刻终止层的表面或位于蚀刻终止层中，而暴露金属插塞的同时，有可能暴露的是金属插塞两旁的蚀刻终止层。所以形成铜金属于开口中时，铜金属层利用阻障层与蚀刻终止层与四周的介电层作隔离，并不会互相接触，而可避免现有铜原子扩散的缺点。
由于阻障层122与蚀刻终止层104需具备阻障特性，并且在回蚀刻步骤中，蚀刻终止层104与阻障层122之间必须具备较高的蚀刻选择比，才能使蚀刻制程易于进行。因此在本实用新型一较佳实施例中，利用碳氧化硅(SiOC)作为蚀刻终止层104的材料，以及利用碳化硅(SiC)作为阻障层122的材料，可具有较佳的阻障效果并使制程易于进行。但值得注意的是，上述蚀刻终止层与阻障层的材料仅为举例，可视需要而加以改变，本实用新型不限于此。并且，上述的蚀刻终止层仅为举例，具有其它功效却位于相同位置的沉积层，也可应用于本实用新型中，本实用新型也不限于此。
而本实用新型铜金属镶嵌制程的特点在于，先在介电层102上形成蚀刻终止层104后，去除部分的介电层102与蚀刻终止层104而形成金属插塞106的开口结构。因此，可使得后续形成的金属插塞106表面并不像现有结构位于蚀刻终止层104下方，而是与蚀刻终止层104具有同样水平的表面。所以，当后续阻障层122的回蚀刻制程以暴露出金属插塞106时，所同时暴露出的为蚀刻终止层104，而非介电层102。当铜金属层124与具有阻障效果的蚀刻终止层104接触时，并不会发生现有的铜原子扩散现象。
利用一般制程设备与步骤可进行本实用新型的制程与形成本实用新型的结构，无需再另外添购设备或增加不兼容的步骤。并且，利用上述本实用新型的铜金属镶嵌制程及其结构，可避免铜金属扩散到底部的介电层中，并可因此具有降低铜金属层漏电流(Leakage)、改善时间关联介电崩溃(Time DependentDielectric Breakdown；TDDB)的特性、降低RC延迟等优点。

Claims (12)

1.一种铜金属镶嵌结构，其特征在于，该结构至少包括：
一基材；
一位于该基材上的第一介电层；
一位于该第一介电层上的沉积层；
至少一位于该沉积层与该第一介电层中的金属插塞；
一位于该沉积层上的第二介电层；
至少一位于该第二介电层中的铜金属层，该铜金属层的底部与该金属插塞接触；以及
一位于该铜金属层的两侧侧壁的阻障层。
2.根据权利要求1所述的铜金属镶嵌结构，其特征在于：上述的铜金属层的底部位于该沉积层的表面。
3.根据权利要求1所述的铜金属镶嵌结构，其特征在于：上述的铜金属层的底部位于该沉积层中。
4.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的铜金属层与该沉积层接触。
5.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的基材具有至少一电路组件。
6.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的第一介电层的材料选自于由磷硅玻璃与四乙基硅酸盐所组成一族群。
7.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的沉积层为一蚀刻终止层。
8.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的沉积层由一阻障材料所构成。
9.根据权利要求8所述的铜金属镶嵌结构，其特征在于：上述的沉积层由氧碳化硅所构成。
10.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的阻障层由一介电阻障材料所构成。
11.根据权利要求10所述的铜金属镶嵌结构，其特征在于：上述的阻障层由碳化硅所构成。
12.根据权利要求3所述的铜金属镶嵌结构，其特征在于：上述的第二介电层由一低介电系数材料所构成。
CNU2004200667623U 2003-06-11 2004-06-10 铜金属镶嵌结构 Expired - Lifetime CN2731711Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/459,222 US7151315B2 (en) 2003-06-11 2003-06-11 Method of a non-metal barrier copper damascene integration
US10/459,222 2003-06-11

Publications (1)

Publication Number Publication Date
CN2731711Y true CN2731711Y (zh) 2005-10-05

Family

ID=33510766

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB200310116392XA Expired - Lifetime CN1326231C (zh) 2003-06-11 2003-11-11 铜金属镶嵌工艺及其结构
CNU2004200667623U Expired - Lifetime CN2731711Y (zh) 2003-06-11 2004-06-10 铜金属镶嵌结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB200310116392XA Expired - Lifetime CN1326231C (zh) 2003-06-11 2003-11-11 铜金属镶嵌工艺及其结构

Country Status (4)

Country Link
US (1) US7151315B2 (zh)
CN (2) CN1326231C (zh)
SG (1) SG141230A1 (zh)
TW (1) TWI231564B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326231C (zh) * 2003-06-11 2007-07-11 台湾积体电路制造股份有限公司 铜金属镶嵌工艺及其结构
CN101312161B (zh) * 2007-05-21 2010-12-01 国际商业机器公司 电子结构及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060216924A1 (en) * 2005-03-28 2006-09-28 Zhen-Cheng Wu BEOL integration scheme for etching damage free ELK
US7713865B2 (en) * 2005-06-24 2010-05-11 International Business Machines Corporation Preventing damage to metal using clustered processing and at least partially sacrificial encapsulation
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US20080260967A1 (en) * 2007-04-17 2008-10-23 Hyungsuk Alexander Yoon Apparatus and method for integrated surface treatment and film deposition
WO2009014646A1 (en) * 2007-07-20 2009-01-29 Applied Materials, Inc. Methods and apparatus to prevent contamination of a photoresist layer on a substrate
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US7737052B2 (en) * 2008-03-05 2010-06-15 International Business Machines Corporation Advanced multilayer dielectric cap with improved mechanical and electrical properties
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8420531B2 (en) 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
JP6041527B2 (ja) * 2012-05-16 2016-12-07 キヤノン株式会社 液体吐出ヘッド
CN104347477B (zh) * 2013-07-24 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
US10916503B2 (en) 2018-09-11 2021-02-09 International Business Machines Corporation Back end of line metallization structure
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
US11637036B2 (en) * 2020-01-30 2023-04-25 International Business Machines Corporation Planarization stop region for use with low pattern density interconnects

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860067A (en) 1986-06-20 1989-08-22 International Business Machines Corporation Semiconductor heterostructure adapted for low temperature operation
EP0560617A3 (en) 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5441765A (en) 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
GB9413141D0 (en) 1994-06-30 1994-08-24 Exploration And Production Nor Downhole data transmission
US5880108A (en) 1995-02-14 1999-03-09 Bioniche, Inc. Method for treating the internal urinary bladder and associated structures using hyaluronic acid
US5759906A (en) 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US5858869A (en) 1997-06-03 1999-01-12 Industrial Technology Research Institute Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
US6124198A (en) 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6333560B1 (en) 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US6436824B1 (en) 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6566258B1 (en) 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6518184B1 (en) 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3974023B2 (ja) * 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
US6525428B1 (en) 2002-06-28 2003-02-25 Advance Micro Devices, Inc. Graded low-k middle-etch stop layer for dual-inlaid patterning
US6770570B2 (en) * 2002-11-15 2004-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
US7151315B2 (en) * 2003-06-11 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of a non-metal barrier copper damascene integration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326231C (zh) * 2003-06-11 2007-07-11 台湾积体电路制造股份有限公司 铜金属镶嵌工艺及其结构
CN101312161B (zh) * 2007-05-21 2010-12-01 国际商业机器公司 电子结构及其制造方法

Also Published As

Publication number Publication date
US7151315B2 (en) 2006-12-19
CN1326231C (zh) 2007-07-11
SG141230A1 (en) 2008-04-28
TW200428576A (en) 2004-12-16
US20040251547A1 (en) 2004-12-16
TWI231564B (en) 2005-04-21
CN1574281A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
CN2731711Y (zh) 铜金属镶嵌结构
KR100275099B1 (ko) 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
KR100413828B1 (ko) 반도체 장치 및 그 형성방법
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP5039267B2 (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
US6495877B1 (en) Metal capacitors with damascene structures and method for forming the same
US5953625A (en) Air voids underneath metal lines to reduce parasitic capacitance
JP4401022B2 (ja) 半導体装置を製造する方法
KR0178406B1 (ko) 반도체 장치 제조방법
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
CN1707788A (zh) 半导体器件及其制造方法
US20020151165A1 (en) Advanced interconnection for integrated circuits
CN1055788C (zh) 在半导体器件内制作内连线的方法
CN1103496C (zh) 形成相邻于信号线的屏蔽线的方法
CN1207771C (zh) 使用氧化线层作为介电阻挡层的双镶嵌制程
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW556257B (en) Method of manufacturing semiconductor device
CN1428839A (zh) 积体电路的双镶嵌结构的制作方法
KR100943485B1 (ko) 반도체소자의 제조방법
KR100714026B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH10242272A (ja) 半導体デバイスに相互接続構造を形成する方法
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
KR20060077015A (ko) 반도체 소자의 금속 증착 방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Effective date of abandoning: 20040610

AV01 Patent right actively abandoned

Effective date of abandoning: 20040610

C25 Abandonment of patent right or utility model to avoid double patenting