[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN2697827Y - 内建式封装结构 - Google Patents

内建式封装结构 Download PDF

Info

Publication number
CN2697827Y
CN2697827Y CNU2004200079265U CN200420007926U CN2697827Y CN 2697827 Y CN2697827 Y CN 2697827Y CN U2004200079265 U CNU2004200079265 U CN U2004200079265U CN 200420007926 U CN200420007926 U CN 200420007926U CN 2697827 Y CN2697827 Y CN 2697827Y
Authority
CN
China
Prior art keywords
chip
layer
package structure
substrate
back cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200079265U
Other languages
English (en)
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNU2004200079265U priority Critical patent/CN2697827Y/zh
Application granted granted Critical
Publication of CN2697827Y publication Critical patent/CN2697827Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种内建式封装结构，包括一陶瓷基板、一陶瓷封底与一内联机层，其中，陶瓷基板具有一上下贯穿的空孔以容纳芯片，陶瓷封底位于陶瓷基板与芯片的下表面，并具有多个穿孔对准芯片表面的金属垫，在这些穿孔内填有插塞连接至金属垫，并且，内联机层制作于陶瓷封底下，以将芯片产生的信号向外传递。

Description

内建式封装结构
技术领域
本实用新型涉及一种内建式封装结构(Build-Up Layer Packaging)，尤其是一种低热膨胀的内建式封装结构(Low Thermal Extension Build-up LayerPackaging)。
背景技术
随着半导体技术的快速发展，产生处理器的体积微型化、功能多元化以及处理速度的要求。为达此要求，首要必须增加处理器的连接点(I/O)数量以满足多功能信号处理的需求。一典型的方法是使连接点的配置由低密度的周围分布方式，转变成高密度的矩阵式分布(Array Pad)方式。在此同时，为配合高密度矩阵式连接点分布(Pitch≤200μm)，处理器的封装技术也由传统引线焊接封装(Wire-Bonding)技术，发展至透过锡铅凸块(Bump)直接与封装基板相连的倒装芯片封装(Flip Chip Package)技术。
请参照图1，显示一典型的倒装芯片封装结构。此倒装芯片封装结构以一核心基板(Core Substrate)10为主体，在核心基板10的上下两侧以增层技术(Build-Up Layer)分别制作上内联机层12与下内联机层14。下内联机层14的下方引出有信号传输针脚16，对应至主机板上的插槽(未图标)，而芯片20倒置于上内联机层12上，并透过多个制作于芯片20下表面，成数组分布的金属凸块22以为连接。如上述，芯片所产生的信号必须依序通过凸块22、上内联机层12、核心基板10、下内联机层14与针脚16，方能将信号传递至主机板的其它部分。
如上述，为了使信号得以在上下内联机层12与14之间传递，在核心基板10上必须制作导通孔(Plated Through Hole，PTH)(未图标)作为连接的通道。一般而言，在核心基板过薄的情况下，封装结构容易产生扭曲，而造成内部连接线的断裂。因此，核心基板的厚度必须予以提高。然而，随着核心基板的厚度提高，除了导致封装厚度与内联机长度的增加外，同时也提高在核心基板上钻孔(drilling)以制作导通孔的困难度，而导致导通孔的密度难以提升。由此可见，在下一世代处理器中，连接点数目与密度进一步增加的情况下，传统的倒装芯片封装技术已面临了一个瓶颈。而无凸块内建式封装(Bumpless Build-Up Layer Packaging，BBUL)技术顺势而起，以作为下一代的封装技术。
请参照图2A至2F，显示一典型的无凸块内建式封装制造工艺。首先如图2A所示，在一封装基板100内制作一空孔102以贯穿此封装基板100，并且，贴附一封底110于此封装基板100的下表面。此封底110同时也覆盖前述空孔的下端面102a，以形成一向上开口的空间容纳芯片(Die)200。随后，如图2B所示，将芯片200置入此空孔102内，并去除封底110，使芯片200下表面的金属垫202裸露于外。
接下来，如图2C所示，在封装基板100与芯片200的下表面制作一介电层122覆盖各金属垫202，并以激光钻孔技术在介电层中钻出穿孔124，使各金属垫202裸露于外。随后，如图2D所示，制作一金属图案126于介电层122的下表面，而此金属图案126连接至金属垫202。然后，如图2E所示，重复前述图2C与D的制造工艺，在此金属层126的下方制作其它的介电层与金属图案，以完成内联机层120的制作。最后，如图2F所示，再制作一阻焊光掩模(Solder Mask)130于内联机层120的下表面，并使用印刷方式(Print)涂布焊料(Solder)140于此阻焊光掩模130的开孔内，然后再连接针脚150于焊料140上，以完成此封装流程。
如前述，无凸块内建式封装结构将芯片200嵌入封装基板100内，并且直接在芯片200以及封装基板100的下表面以内建层技术(Build-Up Layer)布线，随后再引出信号传输针脚150。相对于传统倒装芯片封装技术，无凸块内建式封装结构中，来自芯片200的信号仅需通过内联机层120，即可传递至针脚150输出。因此，不仅降低了封装厚度，同时也减少了信号传递过程中的耗能。初步估算，无凸块内建式封装结构相对于传统倒装芯片封装技术而言，可以将封装结构的寄生电感降低至少30％，而信号传递的耗能也因此降低25％以上。
其次，随着处理器体积微型化与单位容量的组件数量增加，由内联机所造成的时间延迟(RC time delay)，逐渐变成影响组件操作速度的最主要因素。一般而言，内联机所造成的时间延迟，相当于金属导线的电阻值(R)与金属导线间介电层的电容值(C)的乘积，因此欲减少内联机的时间延迟有两个方法：一是使用较低电阻值的金属(例如：铜)做为金属导线，另一则是使用具有低介电常数K的材料做为金属导线间的介电层。
值得注意的是，一般所使用的低介电常数K材料，较之传统的介电材料更为脆弱，因此很容易受到外力作用而受损。而且，在传统的倒装芯片封装技术中，使用凸块连接芯片与封装基板，而覆盖在芯片表面的介电材料往往必须承受凸块施以的机械外力。因此，若是使用强度不足的低介电常数K的介电材料，芯片表面的内联机往往容易受到破坏，而造成封装成品的良率降低。另一方面，在无凸块内建式封装技术中，如图2A所示，芯片200嵌入封装基板100内，而金属垫202的信号透过内联机层120向外传输，而不需要使用凸块。因而可避免机械外力作用在芯片200上，以防止因使用低介电常数K的介电材料所衍生的问题。
但是，在无凸块内建式封装技术中，芯片由低热膨胀系数材料所构成，如：硅、砷化镓等；封装基板由有机高分子材料所构成。即，芯片何封装基板由不同的材料所构成，而此二种材料的热膨胀系数有明显的差异。举例说明：一般常用的封装基板材料，其热膨胀系数约为20×10-6/℃，而硅芯片的热膨胀系数仅有4.5×10-6/℃。因此，在封装制造工艺的升降温循环以及芯片运作所导致的温度变化，会在芯片与封装基板上产生不同的尺寸变化量，而产生内应力导致芯片与金属层的连接断裂或是内联机龟裂，甚至造成封装结构失效。
此外，如图2C至E所示，无凸块内建式封装技术在芯片200嵌入封装基板100后，直接在封装基板100的表面进行激光钻孔(Laser Drilling)与内建层(Build-Up Layer)等步骤。若是在上述激光钻孔与增层步骤出现瑕疵，除了会影响封装成品的良率，由于嵌入封装基板100的芯片200难以取出重复使用，也会造成正常芯片的损失，而导致封装成本大幅上升。
实用新型内容
有鉴于此，本实用新型提出一种低热膨胀内建式封装结构，针对传统的倒装芯片封装技术，其封装结构过厚与耗能过高等缺陷，进行改良。
本实用新型的另一目的，是针对典型的无凸块内建式封装技术，芯片与封装基板的材质不同而产生的内应力，提出解决方案。同时，还针对无凸块内建式封装技术的封装步骤中，嵌入封装基板的芯片难以重复使用的缺点，进行改进。
本实用新型的低热膨胀内建式封装结构，包括一陶瓷基板、一陶瓷封底及一内联机层。在陶瓷基板中具有一上下贯穿的空孔以容纳芯片，而陶瓷封底位于陶瓷基板与芯片的下表面，并且具有多个穿孔以暴露芯片表面的金属垫。多个导体插塞填入陶瓷封底的穿孔，并连接至芯片表面的金属垫，而一导线图案位于陶瓷封底的下表面，并连接至导体插塞。内联机层位于此导线图案与陶瓷封底的下表面，以将导线图案所传出的芯片信号引导至外界。
关于本实用新型的优点与精神可以通过以下的实用新型详述及所附图式得到进一步的了解。
附图说明
图1是一典型倒装芯片封装结构的剖面示意图。
图2A至F是一典型无凸块内建式封装结构进行芯片封装制造工艺的剖面示意图。
图3A至E是本实用新型低热膨胀内建式封装结构进行芯片封装制造工艺，一优选实施例的剖面示意图。
图4是本实用新型计算机系统一优选实施例的示意图。
附图符号说明
核心基板10                    芯片20，200，500
上内联机层12                  下内联机层14
引脚16，150                   凸块22，510
封装基板100                   空孔102，312，402
封底110                       金属垫202，502
介电层122                     穿孔124，322，422
金属图案126                   内联机层120，440
阻焊光掩模130                 焊料140
基板生胚310                   封底生胚320
基板410                          封底420
导体插塞330                      导线图案340
接着剂600                        计算机系统700
电路板800                        总线720
内存740                          芯片760
内建式封装结构780                电源供应器790
具体实施方式
请参照图3A至E所示，以本实用新型的低热膨胀内建式封装结构进行芯片封装的一优选实施例。首先，如图3A所示，在一陶瓷生胚平板(未图示)中，切割出一基板生胚310，然后，以冲压机(Puncher)或是穿孔激光(Via Laser)制作空孔312贯穿基板生胚310的上下表面。此空孔312用以容纳待封装的芯片。另一方面，在另一较薄的陶瓷生胚平板(未图示)中，切割出一封底生胚320，此封底生胚320的尺寸约略等同于前述基板生胚310。随后，以穿孔激光制作多个穿孔(Via)322于其中。这些穿孔322对应至待封装芯片表面的金属垫。
随后，如图3B所示，在前述封底生胚的穿孔322中，填入导体插塞330，然后，再制作导线图案340于封底生胚320的下表面。接下来，如图3C所示，将前述基板生胚310与封底生胚320对准并加压迭合，再进行高温烧结的制造工艺。值得注意的是，前述基板生胚310与封底生胚320的内部具有高比例的接合剂(Binder)，以使陶瓷粉末定型。而此高温烧结的制造工艺，可以去除生胚310与320中的接合剂，并且透过各粉末颗粒间的材料流动，使陶瓷粉末固结在一起。同时，由于基板生胚310与封底生胚320的接合面上，也有材料流动，因此，经此高温烧结制造工艺，可使基板生胚310与封底生胚320结合在一起。也因此，只要确保基板生胚310与封底生胚320的接合面上有足够的材料扩散，基板310与封底320所使用的生胚材料可以不相同。
如前述，由于高温烧结去除了生胚中的接合剂，基板生胚310与封底生胚320经烧结后，其尺寸大约会减少10％至30％不等。因此，在制作基板生胚310与封底生胚320时，必须预先将此尺寸的减少计算进去，以确保基板生胚310烧结所产生的基板410，其内部的空孔402尺寸足以容纳芯片，同时，封底生胚320烧结所产生的封底420，其内部各穿孔422的位置可对准芯片表面的金属垫。
随后，如图3D所示，在封底420与导线图案340的下表面，以增层技术(Build-up Layer)制作内联机层440，并且，此内联机层440以有机材料作为其内部的介电层材料。一般而言，前述导线图案340可以是一信号线路的扇出(Fan Out)联机层，而在内联机层440由上而下还包括一接地层442与一封装电源供应层444，其中，封装电源供应层444提供另一驱动电压，以将芯片产生的信号输出至封装结构外。除此之外，前述导线图案340也可仅作传递信号之用，而内联机层440由上而下至少包括有一扇出联机层、一接地层与一封装电源供应层。值得注意的是，在本实用新型中，基板410提供有足够的强度，以支撑内联机层440，而以增层技术制作的内联机层440具有高密度线路的特点。
最后，如图3E所示，将芯片倒置放入基板410的空孔402内，而芯片500表面的金属垫502对准各穿孔422的位置。值得注意的是，由于芯片500与基板410均由高强度的陶瓷材料所构成，因此，在芯片500与基板410之间，填有接着剂600以为固结。同时，为使芯片表面的金属垫502与穿孔内的插塞330有良好的接合，就一优选实施例而言，可以在金属垫502的表面制作凸块(Bump)510，以连接至插塞330。
由此可知，透过本实用新型的封装结构，芯片产生的信号依据透过金属垫502、凸块510、插塞330、导线图案340与内联机层440，传递至封装结构的下表面。而且，一般而言，在此内联机层440的下表面，还可以制作一阻焊光掩模(未图示)，以定义连接点的位置。在阻焊光掩模的开口内再制作凸块(焊球)或是引出接脚(Pin)，以将此封装结构连接至主机板上。
下表显示一般习用于封装结构的材料的热膨胀系数值。如表中所示，值得注意的是，本实用新型封装结构的主体(即其中的基板410与封底420)由陶瓷材料(包括玻璃材料)所构成。而且，就一优选实施例而言，此陶瓷材料可以氮化铝(AlN)或是碳化硅(SiC)作为主要成分。其中，就氮化铝举例说明：氮化铝的热膨胀系数为4.5×10-6/℃，相较于硅(即芯片的构成成分)的热膨胀系数为3×10-6/℃，二者的差异仅有1.5×10-6/℃。因此，可以避免在金属垫502与插塞330间的连接处，因芯片500与陶瓷封底420的材料膨胀系数的差异，而导致联机断裂。
    材料   热膨胀系数(×10-6/℃)
传统封装基板     BT树脂(bismaleimide-triazine)     18
传统封装基板 聚酰亚胺(Polyimide，PI)     21
  陶瓷基板     氮化铝(AlN)     4.5
  陶瓷基板     碳化硅(SiC)     4.6
    芯片     硅(Si)     3
请参照图4所示，本实用新型计算机系统700一优选实施例的示意图。如图中所示，此计算机系统700设置于一电路板800上，包括一总线720、一内存740、一芯片760、一内建式封装结构780与一电源供应器790。其中，总线720用以连接内存740、内建式封装结构780与电源供应器790，而芯片760直接装设于内建式封装结构780，并透过此封装结构780将信号传递至总线720。为了封装此芯片760，此内建式封装结构780包括一陶瓷基板、一陶瓷封底及一内联机层。在陶瓷基板中具有一上下贯穿的空孔以容纳芯片760，而陶瓷封底位于陶瓷基板与芯片760的下表面。芯片760以倒装芯片(Flip-chip)方式放置于此空孔内，并透过内联机层，传递信号至总线720。
上述的芯片760可以是一微处理器(Microprocessor)以控制计算机系统的运作，也可以是一系统芯片以控制电路板上的信号传递。此外，此芯片也可以是一通讯芯片，以建构一通讯芯片系统以进行无线或有线的信号传输。
相比于传统的倒装芯片封装技术，本实用新型使用低热膨胀内建式封装结构进行封装的技术具有下列优点：
一、在传统的倒装芯片封装结构中，封装基板以有机高分子材料(如
    BT树脂与聚酰亚胺)所构成，其热膨胀系数远大于芯片的热膨
    胀系数。因此，在芯片与封装基板的接合面，容易因热膨胀系数
    的差异而产生明显的内应力，甚至导致芯片与封装基板的联机断
    裂。反之，本实用新型的封装基板以陶瓷材料所构成，而可以避
    免因芯片与陶瓷基底的膨胀系数的差异而导致联机断裂。
二、在传统的倒装芯片封装结构中，如图1所示，必须提供一核心基
    板10充作内联机层12与14的支撑。因此，封装结构的厚度至
    少包括有芯片20、上下二内联机层12与14，以及核心基板10
    的厚度。反之，如图3E所示，本实用新型的封装结构以陶瓷基
    板410作为内联机层440的支撑，而芯片500置入陶瓷基板的空
    孔402内。因此，本实用新型的封装结构的厚度较低。
三、如图1所示，传统倒装芯片封装结构中，芯片20所产生的信号
    必须依序通过凸块22、上内联机层12、核心基板10与下内联机
    层14，才能传递到针脚16上将信号传递至主机板的其它部分。
    反之，如图3E所示，本实用新型的封装结构中，芯片500所产
    生的信号经过凸块510、插塞330、导线图案340与内联机层440，
    即可将信号向外传递。其间信号传递的距离较短，也因此降低了
    信号传递过程中的耗能。
而相比于典型的无凸块内建式封装技术，本实用新型具有下列优点：
一、如图2E所示，在典型的无凸块内建式封装中，封装基板100以
    高分子材料(如BT树脂与聚酰亚胺)所构成，其热膨胀系数远
    大于芯片200的热膨胀系数。因此，在芯片200与封装基板100
    的接合面，容易因热膨胀系数的差异产生明显的内应力，而导致
    联机断裂。反之，本实用新型采用陶瓷基板410与陶瓷封底420，
    其与芯片的热膨胀系数相近，因而可以避免芯片500与陶瓷封底
    420之间产生内应力而导致联机断裂。
二、如图2A与B所示，在典型的无凸块内建式封装中，芯片200在
    封装制造工艺的开始步骤，即嵌入封装基板100之中。因此，若
    是后续图2C至E的步骤中出现瑕疵，除了影响封装成品的良率，
    嵌入封装基板的芯片200往往必须连同封装基板100一并舍弃。
    反之，本实用新型的低热膨胀内建式封装技术中，如图3E所示，
    芯片500在封装制造工艺的后段才与陶瓷基板410相结合。因此
    可在确定封装结构正常后，再将芯片500置入，而可以避免前述
    因封装结构的瑕疵所导致的芯片耗损，以降低封装成本。
另外，本实用新型提出一种芯片封装方法，首先，以陶瓷材料制作一基板生胚，而此基板生胚中具有一空孔对应至芯片，同时，还以陶瓷材料制作一封底生胚，而此封底生胚中具有多个穿孔，分别对应至芯片表面的金属垫。随后，填入导体插塞于穿孔内，并制作导线图案在此封底生胚的下表面。接下来，将封底生胚与基板生胚紧密压合，并且进行高温烧结，以形成相互连结的封底与基板，其中，封底由封底生胚烧结而成，而基板由基板生胚烧结而成。然后，以增层方式制作内联机层在封底的下表面。最后，再将待封装的芯片倒置入封底的空孔内，并且，使位于芯片表面的金属垫分别连接至位于穿孔内的导体插塞。
虽然本实用新型以优选实施例揭露如上，然而其并非用以限定本实用新型，本领域的技术人员在不脱离本实用新型的精神和范围内，可作些许的更动与润饰，因此本实用新型的保护范围应当以后附的权利要求所界定者为准。

Claims (9)

1.一种内建式封装结构，其特征在于，该封装结构包括：
一芯片，具有多个金属垫制作于该芯片的下表面；
一陶瓷基板，具有一上下贯穿的空孔以容纳该芯片；
一陶瓷封底，位于该陶瓷基板与该芯片的下表面，具有多个穿孔以暴露该金属垫；
多个导体插塞，填于该穿孔内，并电连接至该金属垫；
一导线图案，位于该陶瓷封底的下表面，并连接该导体插塞；以及
一内联机层，位于该导线图案与该陶瓷封底的下表面。
2.如权利要求1所述的封装结构，其特征在于，该陶瓷基板与该陶瓷封底经热压烧结技术结合在一起。
3.如权利要求1所述的封装结构，其特征在于，还包括多个凸块，分别置于该金属垫的表面，用以连接该金属垫与该导体插塞。
4.如权利要求1所述的封装结构，其特征在于，还包括一阻焊光掩模，制作于该内联机层的下表面。
5.如权利要求4所述的封装结构，其特征在于，还包括多个针脚、焊球或凸块制作于该阻焊光掩模的开口中，并且透过该内联机层电性连接该金属垫。
6.如权利要求1所述的封装结构，其特征在于，该导线图案是一信号线路的扇出联机层。
7.如权利要求1所述的封装结构，其特征在于，该内联机层包括至少一接地层、一封装电源供应层与一扇出联机层。
8.如权利要求1所述的封装结构，其特征在于，该内联机层以内建层技术制作。
9.如权利要求1所述的封装结构，其特征在于，该导线图案是一金属图案层。
CNU2004200079265U 2004-03-12 2004-03-12 内建式封装结构 Expired - Lifetime CN2697827Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2004200079265U CN2697827Y (zh) 2004-03-12 2004-03-12 内建式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2004200079265U CN2697827Y (zh) 2004-03-12 2004-03-12 内建式封装结构

Publications (1)

Publication Number Publication Date
CN2697827Y true CN2697827Y (zh) 2005-05-04

Family

ID=34768026

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2004200079265U Expired - Lifetime CN2697827Y (zh) 2004-03-12 2004-03-12 内建式封装结构

Country Status (1)

Country Link
CN (1) CN2697827Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952745A (zh) * 2015-07-08 2015-09-30 华进半导体封装先导技术研发中心有限公司 芯片后组装扇出型封装结构及其生产工艺
CN104966677A (zh) * 2015-07-08 2015-10-07 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法
CN105047630A (zh) * 2015-07-08 2015-11-11 华进半导体封装先导技术研发中心有限公司 芯片后组装有源埋入封装结构及其生产工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952745A (zh) * 2015-07-08 2015-09-30 华进半导体封装先导技术研发中心有限公司 芯片后组装扇出型封装结构及其生产工艺
CN104966677A (zh) * 2015-07-08 2015-10-07 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法
CN105047630A (zh) * 2015-07-08 2015-11-11 华进半导体封装先导技术研发中心有限公司 芯片后组装有源埋入封装结构及其生产工艺
CN104952745B (zh) * 2015-07-08 2017-12-22 华进半导体封装先导技术研发中心有限公司 芯片后组装扇出型封装结构及其生产工艺
CN104966677B (zh) * 2015-07-08 2018-03-16 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法
CN105047630B (zh) * 2015-07-08 2018-05-22 华进半导体封装先导技术研发中心有限公司 芯片后组装有源埋入封装结构及其生产工艺

Similar Documents

Publication Publication Date Title
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
CN1665027A (zh) 半导体器件
CN1531081A (zh) 插入器、插入器组件及使用这种插入器的装置组件
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1516898A (zh) 半导体装置及其制造方法
CN101170088A (zh) 半导体封装结构及其形成方法
CN1113607A (zh) 芯片封装、芯片载体和用于电路基板的端电极及其制法
CN1949468A (zh) 一种三维多芯片模块互连及封装方法
CN104465542A (zh) 具有模塑通孔的叠层封装结构
TWI567894B (zh) 晶片封裝
CN1346513A (zh) 热加强球型栅极阵列封装的金属芯基质印刷接线板及方法
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
CN1538520A (zh) 半导体封装和制造方法
US8354298B2 (en) Semiconductor device and manufacturing method of a semiconductor device
CN112071821A (zh) 半导体封装基板及其制法与电子封装件
CN1893049A (zh) 具有低热膨胀系数基材的半导体元件及其应用
CN116705784A (zh) 改善电源信号传输的2.5d封装结构及其制备方法
TWI236122B (en) A low thermal expansion build-up layer packaging and a method to package a die using the same
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN2697827Y (zh) 内建式封装结构
CN1210789C (zh) 具有散热结构的半导体封装元件
CN101409997A (zh) 共烧陶瓷模块
CN1467829A (zh) 一种多晶粒封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140312

Granted publication date: 20050504