CN221614159U - 耦合器以及射频前端模组 - Google Patents

Abstract

本申请公开了一种耦合器以及射频前端模组，涉及射频技术领域。该耦合器包括：处于不同平面的多个金属层；包括信号输入端口、信号输出端口以及多条信号连接线的信号传输线路，每条信号连接线设置在对应的金属层上；包括信号耦合端口、信号隔离端口以及多条耦合连接线的耦合线路，每条耦合连接线设置在对应的金属层上；其中，位于同一金属层的信号连接线与耦合连接线同层窄边耦合。通过将耦合线路以及信号传输线路设置于多个金属层上，每个金属层上的耦合连接线与所在金属层上的信号连接线同层窄边耦合，从而减小了介质波动对耦合器性能的影响，同时将耦合线路以及信号传输线路设置于多个金属层上还能提高耦合器的耦合度。

Description

耦合器以及射频前端模组

技术领域

本申请涉及射频技术领域，尤其涉及一种耦合器以及射频前端模组。

背景技术

耦合器作为一种重要的微波元件在微波电路与微波集成电路中有着广泛的应用。在相关技术中，耦合器的主线路与耦合线路之间的耦合方式为设置于两个相邻金属层中进行上下耦合，但由于加工制造工艺的限制，上层金属层与下层金属层之间的间隔在不同位置处容易出现不一致的现象，从而导致主线路与耦合线路在不同位置处的耦合间距不一致，使得实际制备形成的耦合器的耦合度性能不佳。

实用新型内容

本申请提出了一种耦合器以及射频前端模组。

第一方面，本申请实施例提供了一种耦合器，其特征在于，包括：多个金属层，所述多个金属层处于不同平面；信号传输线路，所述信号传输线路包括信号输入端口、信号输出端口以及多条信号连接线，所述多条信号连接线连接于所述信号输入端口与所述信号输出端口之间，每条所述信号连接线设置在对应的所述金属层上；耦合线路，所述耦合线路包括信号耦合端口、信号隔离端口以及多条耦合连接线，所述多条耦合连接线连接于所述信号耦合端口与所述信号隔离端口之间，每条所述耦合连接线设置在对应的所述金属层上；其中，位于同一所述金属层的所述信号连接线与所述耦合连接线同层窄边耦合。

可选地，每个所述金属层上设置有第一耦合连接线以及第二耦合连接线，所述第一耦合连接线位于所在金属层上的所述信号连接线的一侧，所述第二耦合连接线位于所在金属层上的所述信号连接线的另一侧，每个所述金属层上的所述信号连接线分别与所述第一耦合连接线和所述第二耦合连接线同层窄边耦合。

可选地，位于不同所述金属层上的所述第一耦合连接线通过金属通孔并联连接，位于不同所述金属层上的所述第一耦合连接线在垂直方向上的投影至少部分重叠；位于不同所述金属层上的所述第二耦合连接线通过所述金属通孔并联连接，位于不同所述金属层上的所述第二耦合连接线在垂直方向上的投影至少部分重叠；位于不同所述金属层上的所述信号连接线通过所述金属通孔并联连接，位于不同所述金属层上的所述信号连接线在垂直方向上的投影至少部分重叠。

可选地，所述耦合器还包括跳线层，每个所述金属层上的所述第一耦合连接线与所述第二耦合连接线之间通过设置在所述跳线层的跳线连接。

可选地，位于不同所述金属层上的所述信号连接线并联连接，位于不同所述金属层上的所述信号连接线在垂直方向上的投影至少部分重叠；位于不同所述金属层上的所述耦合连接线并联连接，位于不同所述金属层上的所述耦合连接线在垂直方向上的投影至少部分重叠；其中，位于不同所述金属层上的所述信号连接线与所述耦合连接线在垂直方向上的投影不存在重叠区域。

可选地，所述耦合线路还包括负载匹配单元，每条所述耦合连接线的第一端通过所述负载匹配单元与所述信号隔离端口连接，所述负载匹配单元用于吸收所述耦合线路中传输的反射信号。

可选地，所述耦合线路还包括阻抗匹配单元，每条所述耦合连接线的第二端通过所述阻抗匹配单元与所述信号耦合端口连接，所述阻抗匹配单元用于使所述信号耦合端口的阻抗值与所述耦合线路的特征阻抗值匹配；其中，所述阻抗匹配单元包括电阻、电容或电感；或者，所述阻抗匹配单元包括所述电阻、所述电容以及所述电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合。

可选地，所述耦合器还包括基板，所述基板包括所述多个金属层；所述阻抗匹配单元包括第一电阻，所述第一电阻通过表面贴装工艺设置于所述基板上，所述第一电阻的第一端与所述信号耦合端口连接，所述第一电阻的第二端连接至每条所述耦合连接线的第二端。

可选地，所述负载匹配单元包括第二电阻以及第一电容，所述第二电阻以及所述第一电容通过所述表面贴装工艺设置于所述基板上；所述第二电阻的第一端与连接至每条所述耦合连接线的第一端，所述第二电阻的第二端与所述信号隔离端口连接；所述第一电容与所述第二电阻并联连接。

第二方面，本申请实施例提供了一种射频前端模组，包括上述的耦合器。

本申请实施例提供的耦合器包括：多个金属层，多个金属层处于不同平面；信号传输线路，信号传输线路包括信号输入端口、信号输出端口以及多条信号连接线，多条信号连接线连接于信号输入端口与信号输出端口之间，每条信号连接线设置在对应的金属层上；耦合线路，耦合线路包括信号耦合端口、信号隔离端口以及多条耦合连接线，多条耦合连接线连接于信号耦合端口与信号隔离端口之间，每条耦合连接线设置在对应的金属层上；其中，位于同一金属层的信号连接线与耦合连接线同层窄边耦合。基于此，相比于上下耦合时耦合器中的上层金属层与下层金属层之间的间隔在不同位置处容易出现不一致的现象，本申请通过将耦合器中的耦合线路以及信号传输线路设置于多个金属层上，并且每个金属层上的耦合连接线与所在金属层上的信号连接线同层窄边耦合，从而减小了介质波动对耦合器性能的影响；同时，将耦合线路以及信号传输线路设置于多个金属层上，还能够提高耦合器的耦合度。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请一实施例提供的耦合器的结构示意图。

图2示出了本申请一实施例提供的耦合器的电路示意图。

图3示出了本申请另一实施例提供的耦合器的结构示意图。

图4示出了本申请中图3提供的耦合器的耦合区域的俯视图。

图5示出了本申请一实施例提供的射频前端模组的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参照图1，图1示出了本申请一实施例提供的耦合器1的结构示意图。下面将结合图1对本申请实施例提供的耦合器1进行详细阐述。如图1所示，本实施例的耦合器1包括多个金属层，以及设置在多个金属层上的信号传输线路10和耦合线路20，且多个金属层处于不同平面。

其中，耦合器1应用于一种射频前端模组，射频前端模组是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高集成度和硬件性能，并使体积小型化。具体地。一种射频前端模组可以应用于智能手机、平板电脑、智能手表等通信设备。

在本实施例中，信号传输线路10包括信号输入端口11、信号输出端口12以及多条信号连接线13，多条信号连接线13连接于信号输入端口11与信号输出端口12之间。耦合线路20包括信号耦合端口21、信号隔离端口22以及多条耦合连接线23，多条耦合连接线23连接于信号耦合端口21与信号隔离端口22之间，并且，耦合线路20与信号传输线路10之间电磁耦合。

可选地，耦合器1用于按照一定方向传输射频信号，进入信号输入端口11的射频信号在通过耦合器1时，大部分射频信号通过信号传输线路10被传输至信号输出端口12，小部分射频信号被传输到耦合线路20上，并被传输至信号耦合端口21，从而使得耦合器1能够在不干扰信号传输线路10上射频信号传输的情况下，在耦合线路20的信号耦合端口21获取部分信号传输线路10上传输的射频信号。在一些实施方式中，耦合器1作为射频前端模组中的重要器件，通过将射频功率放大器的输出信号耦合一部分出来，并经过检波器将这部分射频信号转换为直流电压信号，以实现射频功率放大器的输出信号的检测。

在相关技术中，通常将信号传输线路10中的信号连接线13与耦合线路20中的耦合连接线23设置于相邻的两个金属层上，且上层金属层与下层金属层之间间隔设置，位于上层金属层上的信号连接线13与位于下层金属层上的耦合连接线23在垂直方向上的投影至少部分重叠，以使得信号连接线13与耦合连接线23之间上下层宽边耦合。由于加工工艺的限制，上层金属层与下层金属层之间的间隔在不同位置处容易出现不一致的现象，从而导致信号传输线路10与耦合线路20在不同位置处的耦合间距不一致，进而影响耦合器1的耦合度性能。

其中，信号传输线路10与耦合线路20之间的耦合度受耦合间距的影响，信号传输线路10与耦合线路20在不同位置处的耦合间距不一致时，信号传输线路10与耦合线路20在不同位置处的耦合度不一致，从而导致耦合器1的耦合平坦度较差。即在耦合器1的信号传输线路10与耦合线路20的耦合区域内，信号传输线路10与耦合线路20的耦合度的最大值与最小值的差值较大。

在本实施例中，在耦合器1的信号传输线路10中，每条信号连接线13设置在对应的金属层上，且位于不同金属层上的信号连接线13并联连接，位于不同金属层上的信号连接线13在垂直方向上的投影至少部分重叠。在耦合器1的耦合线路20中，每条耦合连接线23设置在对应的金属层上，且位于不同金属层上的耦合连接线23并联连接，位于不同金属层上的耦合连接线23在垂直方向上的投影至少部分重叠，位于不同金属层上的信号连接线13与耦合连接线23在垂直方向上的投影不存在重叠区域。其中，位于同一金属层的信号连接线13与耦合连接线23之间同层窄边耦合。

在本实施例中，通过在耦合器1的每个金属层上设置同层窄边耦合的信号连接线13与耦合连接线23，相比较于上下耦合，信号连接线13与耦合连接线23在同一金属层上同层窄边耦合可以减小介质波动对耦合器1性能的影响，从而保证了耦合器1的耦合平坦性。

在本申请的实施例中，耦合器1包括：多个金属层，多个金属层处于不同平面；信号传输线路10，信号传输线路10包括信号输入端口11、信号输出端口12以及多条信号连接线13，多条信号连接线13连接于信号输入端口11与信号输出端口12之间，每条信号连接线13设置在对应的金属层上；耦合线路20，耦合线路20包括信号耦合端口21、信号隔离端口22以及多条耦合连接线23，多条耦合连接线23连接于信号耦合端口21与信号隔离端口22之间，每条耦合连接线23设置在对应的金属层上；其中，位于同一金属层的信号连接线13与耦合连接线23同层窄边耦合。基于此，通过将耦合线路20以及信号传输线路10设置于多个金属层上，并在每个金属层上设置信号连接线13与耦合连接线23同层窄边耦合，相比较于上下耦合，信号连接线13与耦合连接线23在同一金属层上同层窄边耦合可以减小介质波动对耦合器1性能的影响，从而保证了耦合器1的耦合平坦性，优化了耦合器1的性能；同时，将耦合线路20以及信号传输线路10设置于多个金属层上，还能够提高耦合器1的耦合度。

请参照图2，图2示出了本申请一实施例提供的耦合器的电路示意图。如图2所示，本实施例的耦合器包括信号传输线路10以及耦合线路20。

可选地，信号传输线路10包括信号输入端口11、信号输出端口12以及信号连接线13，信号连接线13连接于信号输入端口11与信号输出端口12之间。耦合线路20包括信号耦合端口21、信号隔离端口22以及耦合连接线23，耦合连接线23连接于信号耦合端口21与信号隔离端口22之间。

其中，如图1所示，耦合器包括多个金属层，信号传输线路10包括多条信号连接线13，每条信号连接线13设置在对应的金属层上，耦合线路20包括多条耦合连接线23，每条耦合连接线23设置在对应的金属层上。

在本实施例中，耦合线路20还包括负载匹配单元24，每条耦合连接线23的第二端通过负载匹配单元24与信号隔离端口22连接，负载匹配单元24用于吸收耦合线路20中传输的反射信号。其中，负载匹配单元24可以包括电阻、电容或电感，负载匹配单元24还可以包括电阻、电容以及电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合，在此不做限制。

其中，本申请实施例提供的耦合器可以为定向耦合器，通常采用耦合度、隔离度以及方向性表示定向耦合器的基本特性。耦合度为信号传输线路10的信号输入端口11的输入信号功率与耦合线路20的信号耦合端口21的输出信号功率之比；隔离度为信号传输线路10的信号输入端口11的输入信号功率与耦合线路20中信号隔离端口22的输出信号功率之比；方向性为耦合线路20中信号耦合端口21和信号隔离端口22的输出信号功率之比。

可选地，在信号传输线路10与耦合线路20之间发生电场耦合以及磁场耦合时，信号输出端口12反射的信号在耦合线路20中形成传输方向相反的两个信号，通过设置与耦合线路20中的寄生电感产生谐振的负载匹配单元24，使得两个相位相反的信号的功率相等而相互抵消，以避免信号传输至信号耦合端口21，对信号耦合端口21处的输出信号检测造成影响。并且，在信号隔离端口22的阻抗值与耦合线路20的特征阻抗值不匹配时，设置负载匹配单元24可以使信号隔离端口22的阻抗值与耦合线路20的特征阻抗值匹配，从而避免了在耦合线路20中产生反射信号，提升了信号耦合端口21和信号隔离端口22之间的隔离度。

其中，由于耦合器的方向性＝耦合度-隔离度，在耦合度确定的时候，隔离度越高，则方向性越好，因此，通过设置负载匹配单元24提高耦合器的隔离度时，能够提高耦合器的方向性。由于耦合器对信号输入端口11输入的射频信号耦合后，通过在信号耦合端口21检测信号传输线路10耦合至耦合线路20中的输入信号的功率，能够判断当前射频信号的功率，而耦合线路20中产生的反射信号将导致信号耦合端口21处实际检测到的输入信号不准确，因此，通过设置负载匹配单元24减小了耦合线路20中产生的反射信号后，能够提升在信号耦合端口21处的信号检测精度。

进一步地，耦合线路20还包括阻抗匹配单元25，每条耦合连接线23的第一端通过阻抗匹配单元25与信号耦合端口21连接，阻抗匹配单元25用于使信号耦合端口21的阻抗值与耦合线路20的特征阻抗值匹配。其中，阻抗匹配单元25包括电阻、电容或电感；或者，阻抗匹配单元25包括电阻、电容以及电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合，在此不作限制。

在本实施例中，在耦合线路20中设置负载匹配单元24时，在提升耦合器的隔离度以及方向性的同时，易导致信号耦合端口21的阻抗值与耦合线路20的特征阻抗值不匹配，从而在耦合线路20中产生反射信号。由于反射信号与信号传输线路10耦合至耦合线路20中的输入信号叠加时将在耦合线路20中形成无法被传输的驻波，耦合线路20的驻波比远大于1，进而导致在在信号耦合端口21处的信号检测精度不佳。

其中，驻波比全称为电压驻波比(Voltage Standing Wave Ratio，VSWR)，指驻波波腹电压与波谷电压幅度之比，入射波和反射波相位相同的地方电压振幅相加为最大电压振幅，形成波腹；在入射波和反射波相位相反的地方电压振幅相减为最小电压振幅，形成波谷。驻波比等于1时，表示信号耦合端口21的阻抗值与耦合线路20的特征阻抗值完全匹配，此时输入信号全部被信号耦合端口21辐射出去，没有输入信号的反射；驻波比为无穷大时，表示输入信号被全部反射，在信号耦合端口21无法检测到输入信号。

可选地，通过设置阻抗匹配单元25，可以使信号耦合端口21的阻抗值与耦合线路20的特征阻抗值匹配，即使得信号耦合端口21原始的阻抗值与阻抗匹配单元25的阻抗值相加后接近耦合线路20的特征阻抗值。信号耦合端口21的阻抗值与耦合线路20的特征阻抗值匹配时，耦合线路20的驻波比趋近于1，耦合线路20中的损耗得以减小，从而提升了在信号耦合端口21处的信号检测精度。

在一些实施方式中，耦合线路20的特征阻抗值可以为50欧姆，通过设置阻抗匹配单元25能够使得信号耦合端口21处的阻抗值接近50欧姆，从而可以更好的与耦合线路20的特征阻抗值进行匹配。

在本实施例中，通过在耦合线路20中设置用于吸收耦合线路20中传输的反射信号的负载匹配单元24，能够提升耦合器的隔离度以及方向性；同时，在设置耦合单元的基础上，在耦合线路20中设置用于使信号耦合端口21的阻抗值与耦合线路20的特征阻抗值匹配的阻抗匹配电路，能够避免在耦合线路20中产生反射信号，使得耦合线路20的驻波比趋近于1，提升信号耦合端口21处的信号检测精度，进而提升耦合器的性能。

请参照图3，图3示出了本申请另一实施例提供的耦合器的结构示意图。如图3所示，本实施例的耦合器包括多个金属层，以及设置在多个金属层上的信号传输线路和耦合线路，且多个金属层处于不同平面。

可选地，在信号传输线路与耦合线路的耦合区域，耦合线路在每个金属层上设置有第一耦合连接线231以及第二耦合连接线232，第一耦合连接线231位于所在金属层上的信号连接线13的一侧，第二耦合连接线232位于所在金属层上的信号连接线13的另一侧，每个金属层上的信号连接线13分别与第一耦合连接线231和第二耦合连接线232同层窄边耦合。

如图4所示，图4示出了本申请中图3提供的耦合器的耦合区域的俯视图。在信号传输线路与耦合线路的耦合区域，位于不同金属层上的第一耦合连接线231通过金属通孔26并联连接，且位于不同金属层上的第一耦合连接线231在垂直方向上的投影至少部分重叠；位于不同金属层上的第二耦合连接线232通过金属通孔26并联连接，且位于不同金属层上的第二耦合连接线232在垂直方向上的投影至少部分重叠。同时，位于不同金属层上的信号连接线13通过金属通孔26并联连接，位于不同金属层上的信号连接线13在垂直方向上的投影至少部分重叠。

进一步地，耦合器还包括跳线层，跳线层用于实现每个金属层上的第一耦合连接线231与第二耦合连接线232之间的连接，且跳线层可设置于多个金属层之间，跳线层还可以设置于多个金属层的上层或下层，在此不做限制。跳线层上设置有能以低电阻连接两个电子元器件的跳线27，即每个金属层上的第一耦合连接线231与第二耦合连接线232之间通过设置在跳线层的跳线27连接。本实施例通过在每个金属层的信号连接线13的两侧分别设置第一耦合连接线231以及第二耦合连接线232。

在本实施例中，耦合线路在每个金属层上均设置有第一耦合连接线231以及第二耦合连接线232，且第一耦合连接线231以及第二耦合连接线232均与所在金属层的信号连接线13同层侧边耦合，提升了信号传输线路与耦合线路之间的耦合度。

可选地，如图3所示，耦合器还包括基板30，基板30包括上述的多个金属层以及跳线层，且耦合器中的耦合线路还包括负载匹配单元24，负载匹配单元24设置于多条耦合连接线23以及信号隔离端口22之间。其中，负载匹配单元24可以包括电阻、电容或电感，负载匹配单元24还可以包括电阻、电容以及电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合，在此不做限制。

在一些实施方式中，负载匹配单元24包括通过表面贴装工艺设置于基板30上的第二电阻241以及第一电容242。第二电阻241的第一端与连接至每条耦合连接线23的第二端，第二电阻241的第二端与信号隔离端口22连接；第一电容242与第二电阻241并联连接。通过调整并联连接的第二电阻241的电阻值以及第一电容242的电容值，能够使得负载匹配单元24与耦合线路中的寄生电感产生谐振，从而提升耦合器的隔离度以及方向性。其中，第一电容242还可以是多个金属层中的任意两个相邻金属层上的金属板所构成的平行板电容，两个金属板之间的电介质可以为空气或者由绝缘材料构成的绝缘层。

在本实施例中，耦合器中的耦合线路还包括阻抗匹配单元25，阻抗匹配单元25设置于多条耦合连接线23以及信号耦合端口21之间。其中，阻抗匹配单元25包括电阻、电容或电感；或者，电阻、电容以及电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合，在此不作限制。

在一些实施方式中，阻抗匹配单元25包括通过表面贴装工艺设置于基板30上的第一电阻251，第一电阻251的第一端与信号耦合端口21连接，第一电阻251的第二端连接至每条耦合连接线23的第一端。信号耦合端口21原始的阻抗值与第一电阻251的阻抗值相加后接近耦合线路的特征阻抗值，从而使得耦合线路的驻波比趋近于1，提升信号耦合端口21处的信号检测精度。

在本实施例中，通过在每个金属层的信号连接线13的两侧分别设置第一耦合连接线231以及第二耦合连接线232，且第一耦合连接线231以及第二耦合连接线232均与所在金属层的信号连接线13同层侧边耦合，提升了信号传输线路与耦合线路之间的耦合度；并且，通过在耦合线路中设置用于吸收耦合线路中传输的反射信号的负载匹配单元24，能够提升耦合器的隔离度以及方向性；同时，通过设置用于使信号耦合端口21的阻抗值与耦合线路的特征阻抗值匹配的阻抗匹配电路，避免了在耦合线路中产生反射信号，提升了信号耦合端口21处的信号检测精度，进而提升了耦合器的性能。

请参阅图5，图5示出了本申请一实施例提供的射频前端模组2的结构示意图。如图5所示，本实施例提供的射频前端模组2包括上述实施例的耦合器1。

在本实施例中，射频前端模组2中的耦合器1通过将耦合线路以及信号传输线路设置于多个金属层上，提高了耦合器1的耦合度，且在每个金属层上设置信号连接线与耦合连接线同层窄边耦合，减小了介质波动对耦合器1性能的影响，使得耦合器1具有较好的耦合平坦性；并且，耦合器1中的耦合线路设置有负载匹配单元，提升了耦合器1的隔离度以及方向性；同时，耦合器1中设置了用于使信号耦合端口的阻抗值与耦合线路的特征阻抗值匹配的阻抗匹配电路，提升了信号耦合端口处的信号检测精度。基于此，通过在射频前端模组2中设置高性能的耦合器1，优化了射频前端模组2的使用性能。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种耦合器，其特征在于，包括：

多个金属层，所述多个金属层处于不同平面；

信号传输线路，所述信号传输线路包括信号输入端口、信号输出端口以及多条信号连接线，所述多条信号连接线连接于所述信号输入端口与所述信号输出端口之间，每条所述信号连接线设置在对应的所述金属层上；

耦合线路，所述耦合线路包括信号耦合端口、信号隔离端口以及多条耦合连接线，所述多条耦合连接线连接于所述信号耦合端口与所述信号隔离端口之间，每条所述耦合连接线设置在对应的所述金属层上；

其中，位于同一所述金属层的所述信号连接线与所述耦合连接线同层窄边耦合。

2.根据权利要求1所述的耦合器，其特征在于，每个所述金属层上设置有第一耦合连接线以及第二耦合连接线，所述第一耦合连接线位于所在金属层上的所述信号连接线的一侧，所述第二耦合连接线位于所在金属层上的所述信号连接线的另一侧，每个所述金属层上的所述信号连接线分别与所述第一耦合连接线和所述第二耦合连接线同层窄边耦合。

3.根据权利要求2所述的耦合器，其特征在于，位于不同所述金属层上的所述第一耦合连接线通过金属通孔并联连接，位于不同所述金属层上的所述第一耦合连接线在垂直方向上的投影至少部分重叠；

位于不同所述金属层上的所述第二耦合连接线通过所述金属通孔并联连接，位于不同所述金属层上的所述第二耦合连接线在垂直方向上的投影至少部分重叠；

位于不同所述金属层上的所述信号连接线通过所述金属通孔并联连接，位于不同所述金属层上的所述信号连接线在垂直方向上的投影至少部分重叠。

4.根据权利要求2所述的耦合器，其特征在于，所述耦合器还包括跳线层，每个所述金属层上的所述第一耦合连接线与所述第二耦合连接线之间通过设置在所述跳线层的跳线连接。

5.根据权利要求1所述的耦合器，其特征在于，

位于不同所述金属层上的所述信号连接线并联连接，位于不同所述金属层上的所述信号连接线在垂直方向上的投影至少部分重叠；

位于不同所述金属层上的所述耦合连接线并联连接，位于不同所述金属层上的所述耦合连接线在垂直方向上的投影至少部分重叠；

其中，位于不同所述金属层上的所述信号连接线与所述耦合连接线在垂直方向上的投影不存在重叠区域。

6.根据权利要求1至5任一项所述的耦合器，其特征在于，所述耦合线路还包括负载匹配单元，每条所述耦合连接线的第一端通过所述负载匹配单元与所述信号隔离端口连接，所述负载匹配单元用于吸收所述耦合线路中传输的反射信号。

7.根据权利要求6所述的耦合器，其特征在于，所述耦合线路还包括阻抗匹配单元，每条所述耦合连接线的第二端通过所述阻抗匹配单元与所述信号耦合端口连接，所述阻抗匹配单元用于使所述信号耦合端口的阻抗值与所述耦合线路的特征阻抗值匹配；

其中，所述阻抗匹配单元包括电阻、电容或电感；或者，

所述阻抗匹配单元包括所述电阻、所述电容以及所述电感中任意一者的多个或者三者中的至少两个进行串联组合或并联组合。

8.根据权利要求7所述的耦合器，其特征在于，所述耦合器还包括基板，所述基板包括所述多个金属层；

所述阻抗匹配单元包括第一电阻，所述第一电阻通过表面贴装工艺设置于所述基板上，所述第一电阻的第一端与所述信号耦合端口连接，所述第一电阻的第二端连接至每条所述耦合连接线的第二端。

9.根据权利要求8所述的耦合器，其特征在于，所述负载匹配单元包括第二电阻以及第一电容，所述第二电阻以及所述第一电容通过所述表面贴装工艺设置于所述基板上；

所述第二电阻的第一端与连接至每条所述耦合连接线的第一端，所述第二电阻的第二端与所述信号隔离端口连接；

所述第一电容与所述第二电阻并联连接。

10.一种射频前端模组，其特征在于，包括权利要求1至9任一项所述的耦合器。