CN212062441U - 一种同质结薄膜晶体管 - Google Patents
一种同质结薄膜晶体管 Download PDFInfo
- Publication number
- CN212062441U CN212062441U CN201821760959.5U CN201821760959U CN212062441U CN 212062441 U CN212062441 U CN 212062441U CN 201821760959 U CN201821760959 U CN 201821760959U CN 212062441 U CN212062441 U CN 212062441U
- Authority
- CN
- China
- Prior art keywords
- thin film
- active layer
- drain electrode
- source electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 229910020923 Sn-O Inorganic materials 0.000 claims description 6
- 229910018557 Si O Inorganic materials 0.000 claims description 3
- 229910007541 Zn O Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 16
- 239000000203 mixture Substances 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 6
- 238000012864 cross contamination Methods 0.000 abstract description 3
- 238000004020 luminiscence type Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 20
- 238000000034 method Methods 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 16
- 239000013077 target material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000010129 solution processing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006360 Si—O—N Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001548 drop coating Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种同质结薄膜晶体管，包括源电极、漏电极和有源层，源电极、漏电极和有源层的材料均采用电阻在半导体和导体范围内可调的氧化物材料制得的氧化物薄膜，且由于它们的制备工艺相似，且源电极和漏电极设在有源层上方或被有源层覆盖的设计，进而可避免因采用组成元素不同的材料带来的交叉污染，可降低制作成本；同时，源电极、漏电极与有源层采用相同元素组成的氧化物材料也使得源电极、漏电极与有源层之间属同质结接触，容易形成良好的欧姆接触从而降低接触电阻，有利于制备高迁移率、高稳定性的薄膜晶体管器件。本实用新型制得的同质结薄膜晶体管具有优异的电学性能，具有较高的迁移率和稳定性，能满足驱动OLED和LCD发光单元的需求。
Description
技术领域
本实用新型涉及半导体技术领域，具体涉及一种同质结薄膜晶体管。
背景技术
同质结薄膜晶体管(TFT，Thin Film Transistor)主要应用于控制和驱动液晶显示器(LCD，Liquid Crystal Display)、有机发光二极管(OLED，Organic Light-EmittingDiode)显示器的子像素，是平板显示领域中最重要的电子器件之一。
新型AMOLED显示技术由于具有高画质、低功耗、轻薄、可柔性化等优点成为当前该领域的新宠。随着技术的进步和人们生活水平的不断提高，平板显示正朝着超高分辨率(8K×4K)方向发展，因此，对作为背板的同质结薄膜晶体管技术提出了更高的要求。同质结薄膜晶体管背板技术作为平板显示的核心技术，传统地，只需要器件Hall迁移率在10cm2V-1s-1左右，即可满足OLED像素的发光驱动需求。然而，随着超高分辨率显示技术的发展，需要同质结薄膜晶体管的器件Hall迁移率达到30cm2V-1s-1及以上才能满足驱动需求；而当前主流的商用化的基于InGaZnO(IGZO)材料体系的同质结薄膜晶体管Hall迁移率约10cm2V-1s-1左右，并不能满足驱动超高分辨率显示的要求。
实用新型内容
本实用新型克服了现有技术的不足，提供了一种同质结薄膜晶体管，所述同质结薄膜晶体管中的源电极、漏电极和有源层的材料均采用电阻在半导体和导体范围内可调且具有相同组成元素的氧化物材料制得的氧化物薄膜，使得源电极、漏电极与有源层之间属同质结接触，容易形成良好的欧姆接触进而降低接触电阻，有利于制备高迁移率、高稳定性的同质结薄膜晶体管器件，能满足了驱动OLED和LCD发光单元的需求。
本实用新型解决其技术问题的解决方案是：一种同质结薄膜晶体管，包括基板和设在基板上的栅电极和栅绝缘层，还包括源电极、漏电极和有源层，所述源电极、漏电极和有源层的材料为电阻在半导体和导体范围内可调的氧化物材料制得的氧化物薄膜，所述源电极和漏电极设在有源层上方或所述源电极和漏电极被有源层覆盖，所述源电极和漏电极相互间隔并与源电极和漏电极下表面的层结构的两端相连。
作为上述技术方案的进一步改进，所述同质结薄膜晶体管还包括刻蚀阻挡层、钝化层和像素定义层。
作为上述技术方案的进一步改进，所述源电极、漏电极和有源层设在基板或栅绝缘层的上表面。
作为上述技术方案的进一步改进，所述氧化物材料选自Zr-In-O、In-Sn-O、In-Zn-O、In2O3、ZnO、Zr-Sn-O、In-Si-O、In-Sc-O、In-Nd-O中的一种。
作为上述技术方案的进一步改进，所述氧化物材料为Zr-In-O材料，所述氧化物薄膜为Zr-In-O薄膜。
其中，所述Zr-In-O材料为ZrO2和In2O3组成的混合物，且在所述混合物中，所述ZrO2和In2O3的质量百分比介于0.1％：99.9％至20％：80％之间。
作为上述方案的进一步改进，所述Zr-In-O薄膜的厚度为5-1000nm，所述源电极和漏电极Zr-In-O薄膜的厚度为10-1000nm，所述有源层Zr-In-O薄膜的厚度为5-100nm。
作为上述方案的进一步改进，所述源电极和漏电极的Zr-In-O薄膜具有导体属性，其载流子浓度大于1019/m3，方阻为10～15Ω/□，其中，所述ZrO2和In2O3的质量百分比介于0.1％：99.9％至2％：98％之间。优选地，所述ZrO2和In2O3的质量百分比为1％：99％。
作为上述方案的进一步改进，所述有源层的Zr-In-O薄膜具有半导体属性，其载流子浓度为1015～1018/m3，其中，所述ZrO2和In2O3的质量百分比介于3％：97％至20％：80％之间。优选地，所述ZrO2和In2O3的质量百分比为5％：95％。
作为上述方案的进一步改进，所述Zr-In-O薄膜是通过对Zr-In-O材料进行物理气相沉积法或溶液加工法制得，其中，所述物理气相沉积法包括磁控溅射、原子层沉积、电子束沉积法和脉冲激光沉积法，所述溶液加工法包括旋涂、滴涂、喷墨打印和卷对卷印刷法。
一种同质结薄膜晶体管的制备方法，可用于制备如上所述同质结薄膜晶体管，所述制备方法包括如下步骤：
在基板上制备并图形化金属导电层作为栅电极；
在上述金属导电层上沉积第一绝缘薄膜作为栅电极栅绝缘层；
采用Zr-In-O材料作为靶材，在所述栅电极栅绝缘层上沉积Zr-In-O薄膜并图形化形成有源层；
在所述有源层上直接沉积Zr-In-O薄膜并图形化形成源电极和漏电极，制得同质结薄膜晶体管。
其中，所述基板可采用玻璃、塑料或表面被氧化的硅片等材料；
栅电极采用导电材料，如金属、金属合金或导电金属氧化物等，还可以采用两层以上的导电材料，如Mo/Al/Mo等，栅电极的厚度为50～1000nm；
栅绝缘层可以采用电介质材料，如SiO2、SiNx、Si-O-N、Al2O3、Ta2O5、Y2O3或HfO2中的至少一种，栅绝缘层的厚度为0～1000nm；
有源层采用Zr-In-O薄膜，Zr-In-O薄膜的制备还可采用直接溅射或共溅射的方法，Zr-In-O薄膜的厚度10～100nm之间，可通过掩模或光刻的方法图形化；
具体地，直接溅射的方法为将ZrO2和In2O3两种材料按照质量百分比ZrO2：In2O3＝5％：95％混合制备在同一个靶材上进行溅射。
共溅射的方法为分别将ZrO2和In2O3两种材料制备成相应的靶材，即ZrO2靶和In2O3靶，放在同一个溅射腔室进行溅射，通过调成对应靶位的溅射功率来调节Zr-In-O薄膜的组份为ZrO2：In2O3＝5％：95％(wt％)；
源电极和漏电极采用Zr-In-O薄膜，其中，ZrO2：In2O3＝1％：99％(wt％)。源电极和漏电极采用的Zr-In-O薄膜可通过直接溅射制备，再通过光刻、lift-off或者掩模方法进行图形化，其厚度为50～1000nm。
本实用新型的有益效果是：本实用新型提供了一种同质结薄膜晶体管，包括源电极、漏电极和有源层，所述源电极、漏电极和有源层的材料均采用电阻在半导体和导体范围内可调且具有相同组成元素的氧化物材料制得的氧化物薄膜，且分别具有半导体和导体属性的材料的制备工艺相似，所述源电极和漏电极设在有源层上方或被有源层覆盖，因而可有效避免源电极、漏电极和有源层因采用组成元素不同的材料带来的交叉污染，有利于降低制作成本。此外，源电极、漏电极与有源层采用相同元素组成的氧化物材料，也使得源电极、漏电极与有源层之间属同质结接触，容易形成良好的欧姆接触从而降低接触电阻，有利于制备高迁移率、高稳定性的薄膜晶体管器件。本实用新型的同质结薄膜晶体管具有优异的电学性能、较高的迁移率和稳定性，能满足驱动OLED和LCD发光单元的需求，且制备成本较低，具有明显的工业化前景。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本实用新型的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。
图1是本实用新型中底栅顶接触结构的同质结薄膜晶体管的截面结构示意图；
图2是本实用新型中底栅底接触结构的同质结薄膜晶体管的截面结构示意图；
图3是本实用新型中顶栅底接触结构的同质结薄膜晶体管的截面结构示意图；
图4是本实用新型中顶栅顶接触结构的同质结薄膜晶体管的截面结构示意图；
附图标记：1、基板；2、栅极3、绝缘层；4、有源层；5、源极；6、漏极。
具体实施方式
以下将结合实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，文中所提到的所有连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少连接辅件，来组成更优的连接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
参照图1～图4，一种同质结薄膜晶体管，包括基板1和设在基板1上的栅电极2和栅绝缘层3，还包括源电极5、漏电极6和有源层4，所述源电极5、漏电极6和有源层4的材料为电阻在半导体和导体范围内可调的氧化物材料制得的氧化物薄膜，所述源电极5和漏电极6设在有源层4上方或所述源电极5和漏电极6被有源层4覆盖，所述源电极5和漏电极6相互间隔并与源电极5和漏电极6下表面的层结构的两端相连。其中，源电极5、漏电极6和有源层4的材料均采用电阻在半导体和导体范围内可调且具有相同组成元素的氧化物材料制得的氧化物薄膜，且源电极5和漏电极6设在有源层4上方或被有源层4覆盖，因而可有效避免源电极5、漏电极6和有源层4因采用组成元素不同的材料带来的交叉污染，有利于降低制作成本。此外，源电极5、漏电极6与有源层4均采用相同元素组成的氧化物材料，也使得源电极5、漏电极6与有源层4之间属同质结接触，容易形成良好的欧姆接触从而降低接触电阻，有利于制备高迁移率、高稳定性的薄膜晶体管器件，满足驱动OLED和LCD发光单元的需求。
作为进一步优选的实施方式，所述同质结薄膜晶体管还包括刻蚀阻挡层、钝化层和像素定义层。
作为进一步优选的实施方式，所述源电极5、漏电极6和有源层4设在基板1或栅绝缘层3的上表面。
作为进一步优选的实施方式，所述氧化物材料选自Zr-In-O、In-Sn-O、In-Zn-O、In2O3、ZnO、Zr-Sn-O、In-Si-O、In-Sc-O、In-Nd-O中的一种。
作为进一步优选的实施方式，所述氧化物材料为Zr-In-O材料，所述氧化物薄膜为Zr-In-O薄膜。
作为进一步优选的实施方式，所述Zr-In-O材料为ZrO2和In2O3组成的混合物，且在所述混合物中，所述ZrO2和In2O3的质量百分比介于0.1％：99.9％至20％：80％之间。
作为进一步优选的实施方式，所述Zr-In-O薄膜的厚度为5-1000nm，所述源电极5和漏电极6上Zr-In-O薄膜的厚度为10-1000nm，所述有源层4上Zr-In-O薄膜的厚度为5-100nm。
作为进一步优选的实施方式，所述源电极5和漏电极6的Zr-In-O薄膜具有导体属性，其载流子浓度大于1019/m3，方阻为10～15Ω/□，其中，所述ZrO2和In2O3的质量百分比介于0.1％：99.9％至2％：98％之间。优选地，所述ZrO2和In2O3的质量百分比为1％：99％。
作为进一步优选的实施方式，所述有源层4的Zr-In-O薄膜具有半导体属性，其载流子浓度为1015～1018/m3，其中，所述ZrO2和In2O3的质量百分比介于3％：97％至20％：80％之间。优选地，所述ZrO2和In2O3的质量百分比为5％：95％。
作为进一步优选的实施方式，所述Zr-In-O薄膜是通过对Zr-In-O材料进行物理气相沉积法或溶液加工法制得，其中，所述物理气相沉积法包括磁控溅射、原子层沉积、电子束沉积法和脉冲激光沉积法，所述溶液加工法包括旋涂、滴涂、喷墨打印和卷对卷印刷法。
其中，所述基板1可采用玻璃、塑料或表面被氧化的硅片等材料；
栅电极2采用导电材料，如金属、金属合金或导电金属氧化物等，还可以采用两层以上的导电材料，如Mo/Al/Mo等，栅电极2的厚度为50～1000nm；
栅绝缘层3可以采用电介质材料，如SiO2、SiNx、Si-O-N、Al2O3、Ta2O5、Y2O3或HfO2中的至少一种，栅绝缘层3的厚度为0～1000nm；
有源层4采用Zr-In-O薄膜，Zr-In-O薄膜的制备还可采用直接溅射或共溅射的方法，Zr-In-O薄膜的厚度10～100nm之间，可通过掩模或光刻的方法图形化；
具体地，直接溅射的方法为将ZrO2和In2O3两种材料按照质量百分比ZrO2：In2O3＝5％：95％混合制备在同一个靶材上进行溅射。
共溅射的方法为分别将ZrO2和In2O3两种材料制备成相应的靶材，即ZrO2靶和In2O3靶，放在同一个溅射腔室进行溅射，通过调成对应靶位的溅射功率来调节Zr-In-O薄膜的组份为ZrO2：In2O3＝5％：95％(wt％)；
源电极5和漏电极6采用Zr-In-O薄膜，其中，ZrO2：In2O3＝1％：99％(wt％)。源电极5和漏电极6采用的Zr-In-O薄膜可通过直接溅射制备，再通过光刻、lift-off或者掩模方法进行图形化，其厚度为50～1000nm。
图1～图4是以Zr-In-O薄膜作为源电极5、漏电极6和有源层4材料的四种同质结薄膜晶体管的截面结构示意图。其中，图1为底栅顶接触结构，图2为底栅底接触结构，图3为顶栅顶接触结构，图4为顶栅底接触结构。
实施例1
如图1所示，底栅顶接触结构，包括基板1，所述基板1设在底栅顶接触结构的底部，所述基板1的上方设有栅电极2，所述栅电极2的上方设有栅绝缘层3，所述栅绝缘层3的上表面设有有源层4，所述有源层4的上表面设有分别与有源层4的两端相连的源电极5和漏电极6，且所述源电极5和漏电极6相互间隔。
实施例2
如图2所示，底栅底接触结构，所述底栅底接触结构的底部为基板1，所述基板1的上方设有栅电极2，所述栅电极2的上方设有栅绝缘层3，所述栅绝缘层3上设有有源层4、源电极5和漏电极6，所述栅绝缘层3的上表面设有有源层4，所述栅绝缘层3的上方还设有与栅绝缘层3两端相连的源电极5和漏电极6，所述源电极5和漏电极6相互间隔，所述有源层4覆盖在源电极5和漏电极6表面。
实施例3
如图3所示，顶栅顶接触结构，所述顶栅顶接触结构的底部为基板1，所述基板1的上表面设有有源层4，所述基板1的上方还设有与基板1两端相连的源电极5和漏电极6，源电极5和漏电极6相互间隔，且有源层4覆盖在源电极5和漏电极6的表面，所述有源层4的上方设有栅绝缘层3，栅绝缘层3上方设有栅电极2。
实施例4
如图4所示，顶栅底接触结构，所述顶栅底接触结构的底部为基板1，所述基板1的上表面设有有源层4，所述基板1的上方还设有与基板1两端相连的源电极5和漏电极6，且源电极5和漏电极6相互间隔，所述有源层4的上方设有栅绝缘层3，所述栅绝缘层3的上方设有栅电极2。
以上对本实用新型的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可作出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种同质结薄膜晶体管，包括基板和设在基板上的栅电极和栅绝缘层，其特征在于，还包括源电极、漏电极和有源层，所述源电极、漏电极和有源层的材料为电阻在半导体和导体范围内可调的氧化物材料制得的氧化物薄膜，所述源电极和漏电极设在有源层上方或所述源电极和漏电极被有源层覆盖，所述源电极和漏电极之间互不接触。
2.根据权利要求1所述的同质结薄膜晶体管，其特征在于，所述同质结薄膜晶体管还包括刻蚀阻挡层、钝化层和像素定义层。
3.根据权利要求1所述的同质结薄膜晶体管，其特征在于，所述源电极、漏电极和有源层设在基板或栅绝缘层的上表面。
4.根据权利要求1所述的同质结薄膜晶体管，其特征在于，所述氧化物材料选自Zr-In-O、In-Sn-O、In-Zn-O、In2O3、ZnO、Zr-Sn-O、In-Si-O、In-Sc-O、In-Nd-O中的一种。
5.根据权利要求4所述的同质结薄膜晶体管，其特征在于，所述氧化物材料为Zr-In-O材料，所述氧化物薄膜为Zr-In-O薄膜。
6.根据权利要求5所述的同质结薄膜晶体管，其特征在于，所述Zr-In-O薄膜的厚度为5-1000nm，所述源电极和漏电极Zr-In-O薄膜的厚度为10-1000nm，所述有源层Zr-In-O薄膜的厚度为5-100nm。
7.根据权利要求5所述的同质结薄膜晶体管，其特征在于，所述源电极和漏电极的Zr-In-O薄膜，其载流子浓度大于1019/m3，方阻为10～15Ω/□。
8.根据权利要求5所述的同质结薄膜晶体管，其特征在于，所述有源层的Zr-In-O薄膜，其载流子浓度为1015～1018/m3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821760959.5U CN212062441U (zh) | 2018-10-29 | 2018-10-29 | 一种同质结薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821760959.5U CN212062441U (zh) | 2018-10-29 | 2018-10-29 | 一种同质结薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212062441U true CN212062441U (zh) | 2020-12-01 |
Family
ID=73507633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821760959.5U Expired - Fee Related CN212062441U (zh) | 2018-10-29 | 2018-10-29 | 一种同质结薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212062441U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285893A (zh) * | 2018-10-29 | 2019-01-29 | 佛山科学技术学院 | 一种同质结薄膜晶体管 |
-
2018
- 2018-10-29 CN CN201821760959.5U patent/CN212062441U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285893A (zh) * | 2018-10-29 | 2019-01-29 | 佛山科学技术学院 | 一种同质结薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982619B1 (ja) | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 | |
| JP2024036320A (ja) | 表示装置 | |
| TWI489628B (zh) | 半導體裝置和其製造方法 | |
| WO2019080223A1 (zh) | Oled面板及其制作方法 | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN106129122B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN108493195B (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
| WO2016176886A1 (zh) | 柔性oled及其制作方法 | |
| US10497563B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, display panel and display device | |
| TW200937534A (en) | Method for manufacturing field-effect transistor | |
| CN106653768A (zh) | Tft背板及其制作方法 | |
| WO2020207119A1 (zh) | 显示基板及其制作方法、显示装置 | |
| KR101901251B1 (ko) | 산화물 반도체 박막트랜지스터 및 그의 제조 방법 | |
| CN102646684A (zh) | 一种阵列基板及其制造方法和显示设备 | |
| CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
| CN106876481B (zh) | 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| KR20100084966A (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
| JP2013249537A (ja) | 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法 | |
| JP2011014761A (ja) | ボトムゲート構造の薄膜トランジスタの製造方法 | |
| JP2010067648A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| KR101689886B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 | |
| CN212062441U (zh) | 一种同质结薄膜晶体管 | |
| EP4075516A1 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
| CN211555893U (zh) | 一种薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201201 |