CN211375595U - 一种固态硬盘识别装置 - Google Patents

Abstract

本申请公开了一种固态硬盘识别装置，识别装置包括：CPU模块的第一信号收发端连接于M.2接口模块的第二信号收发端，第一信号收发端和第二信号收发端之间串联有耦合电容模块，耦合电容模块用于隔离第一信号收发端和第二信号收发端之间的直流信号；识别模块第一检测接口连接于M.2接口模块的协议电平输出端，识别模块的第二检测接口连接于M.2接口模块的设备插入识别端，识别模块的第一输出端连接于CPU模块的模式识别端，识别模块的第二输出端连接于CPU模块的插入识别端，其中，第一隔离晶体管Q2导通时，CPU模块判定M.2接口模块上插设有固态硬盘。通过本申请中的技术方案，对插入的固态硬盘所采用的接口协议进行自动识别，提高CPU接口资源的利用效率。

Description

一种固态硬盘识别装置

技术领域

本申请涉及计算机设备的技术领域，具体而言，涉及一种固态硬盘识别装置。

背景技术

Intel推出M.2接口，是一种新型的主机接口方案，可以兼容多种通信协议，对于固态硬盘(Solid State Disk，SSD)而言，常用的两种协议模式为：PCIe模式和SATA模式，因此，需要服务器能够兼容这两种协议模式的固态硬盘。

而现有技术中，服务器中的CPU通常是由外置的信号通道切换芯片来识别插入的固态硬盘的协议模式，再对CPU的信号通道进行切换，无法实现CPU对固态硬盘协议模式的自动识别。这种方式不仅增加了服务器PCB主板的面积和设计成本，而且也浪费了CPU的接口资源。

实用新型内容

本申请的目的在于：对插入的固态硬盘所采用的接口协议进行自动识别，提高CPU接口资源的利用效率。

本申请的技术方案是：提供了一种固态硬盘识别装置，识别装置包括：CPU模块，M.2接口模块，耦合电容模块和识别模块；CPU模块的第一信号收发端连接于M.2接口模块的第二信号收发端，第一信号收发端和第二信号收发端之间串联有耦合电容模块，耦合电容模块用于隔离第一信号收发端和第二信号收发端之间的直流信号；识别模块第一检测接口连接于M.2接口模块的协议电平输出端，识别模块的第二检测接口连接于M.2接口模块的设备插入识别端，识别模块的第一输出端连接于CPU模块的模式识别端，识别模块的第二输出端连接于CPU模块的插入识别端，其中，第二检测接口和第二输出端之间串联有第一隔离晶体管Q2，第一隔离晶体管Q2导通时，CPU模块判定M.2接口模块上插设有固态硬盘。

上述任一项技术方案中，进一步地，M.2接口模块的第二检测接口还通过电阻R6连接于第一供电电源P3V3；CPU模块的插入识别端还通过电阻R5连接于第二供电电源PVGPIO。

上述任一项技术方案中，进一步地，识别模块，还包括：逻辑与模块U1和第二隔离晶体管Q1；逻辑与模块U1的第一输入端连接于第一检测接口，逻辑与模块U1的第二输入端通过电阻R2连接于第三供电电源P3V3_VSB，逻辑与模块U1的输出端连接于第二隔离晶体管Q1的输入端，逻辑与模块U1用于执行与运算；第二隔离晶体管Q1的输出端连接于CPU模块的模式识别端。

上述任一项技术方案中，进一步地，逻辑与模块U1的输出端还通过电阻R3连接于第一供电电源P3V3；第二隔离晶体管Q1的输出端还通过电阻R4连接于第二供电电源PVGPIO。

上述任一项技术方案中，进一步地，逻辑与模块U1的第一输入端还通过电阻R1连接于第一供电电源P3V3。

上述任一项技术方案中，进一步地，识别装置，还包括：电源模块；电源模块串联于CPU模块的供电控制端和M.2接口模块的供电端之间，电源模块包括串联的N型晶体管Q3和P型晶体管Q4，CPU模块的供电控制端用于向N型晶体管Q3发送导通信号，控制N型晶体管Q3和P型晶体管Q4导通，P型晶体管Q4导通后，M.2接口模块的供电端与第三供电电源P3V3_VSB导通。

本申请的有益效果是：

本申请中的技术方案，利用M.2接口模块中的PRSNT管脚作为设备插入识别端，PEDET管脚作为协议电平输出端，利用管脚输入信号的高低电压不同，采用简单的逻辑运算，实现对固态硬盘的接口协议进行识别，并通过设置逻辑与模块U1，以防止识别过程中的误动作，提高识别的可靠性以及CPU接口资源的利用效率。

附图说明

本申请的上述和/或附加方面的优点在结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本申请的一个实施例的固态硬盘识别装置的示意图；

图2是根据本申请的一个实施例的M.2接口模块的示意图；

图3是根据本申请的一个实施例的接口协议类型检测逻辑的示意图。

具体实施方式

为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互结合。

在下面的描述中，阐述了很多具体细节以便于充分理解本申请，但是，本申请还可以采用其他不同于在此描述的其他方式来实施，因此，本申请的保护范围并不受下面公开的具体实施例的限制。

以下结合图1和图2对本实施例进行说明。

本实施例中，以海光Dhyana型CPU为例进行说明。

如图1所示，本实施例提供了一种固态硬盘识别装置，识别装置包括：CPU模块10，M.2接口模块20，耦合电容模块40和识别模块30；CPU模块10的第一信号收发端连接于M.2接口模块20的第二信号收发端，第一信号收发端和第二信号收发端之间串联有耦合电容模块40，耦合电容模块40用于隔离第一信号收发端和第二信号收发端之间的直流信号；

具体的，由于PCIE接口协议和SATA接口协议在硬件连线上都是85ohm差分阻抗，可实现layout上的相同，并且，PCIE接口协议的耦合电容是175nf至265nf，SATA接口协议的耦合电容是10nf，因此，在CPU模块10和M.2接口模块20的收发端之间设置耦合电容模块40，其主要作用是隔直流通交流，本实施例中选用四个220nf的电容作为耦合电容模块40中的四个串联电容。

识别模块30第一检测接口连接于M.2接口模块20的协议电平输出端，识别模块30的第二检测接口连接于M.2接口模块20的设备插入识别端，识别模块30的第一输出端连接于CPU模块10的模式识别端，识别模块30的第二输出端连接于CPU模块10的插入识别端，其中，第二检测接口和第二输出端之间串联有第一隔离晶体管Q2，第一隔离晶体管Q2导通时，CPU模块10判定M.2接口模块20上插设有固态硬盘。

具体的，如图2所示，对于M.2接口模块20而言，根据M.2协议，其69#引脚用于对固态硬盘的接口协议进行识别，当69#引脚(PEDET引脚)为低电平时，此时对应为PCIE接口协议；为高电平时，对应为SATA接口协议。M.2接口模块20的67#引脚(PRSNT引脚)，可以用于识别是否有固态硬盘插入，因此，将69#引脚作为协议电平输出端，连接于识别模块30的第一检测接口，将67#引脚作为设备插入识别端，连接于识别模块30的第二检测接口。

相应的，将CPU模块10的GPIO01引脚作为插入识别端，以便在CPU侧对是否有固态硬盘插入进行检测，将CPU模块10的GPIO00引脚作为模式识别端，对固态硬盘的接口协议类型进行检测。

如图3所示，开机上电后，CPU模块10首先对M.2接口模块20的67#引脚的高低电平进行检测，当判定为高电平时，表明存在固态硬盘插入，其次，对M.2接口模块20的69#引脚的高低电平进行检测，当判定为高电平时，表明插入的固态硬盘的接口协议为SATA接口协议。

进一步的，M.2接口模块20的第二检测接口还通过电阻R6连接于第一供电电源P3V3；CPU模块10的插入识别端还通过电阻R5连接于第二供电电源PVGPIO，其中，第二供电电源PVGPIO为通用I/O接口的供电电源。

具体的，将电阻R6作为上拉电阻，通过第一供电电源P3V3，使得M.2接口模块20的第二检测接口的默认状态为高电平同理，通过设置电阻R5，由第二供电电源PVGPIO保持CPU模块10的插入识别端(GPIO01)在一个默认电平状态。

进一步的，为了简化识别模块30的硬件电路，同时提高识别模块30识别的可靠性，识别模块30还包括：逻辑与模块U1和第二隔离晶体管Q1；逻辑与模块U1的第一输入端连接于第一检测接口，逻辑与模块U1的第二输入端通过电阻R2连接于第三供电电源P3V3_VSB，逻辑与模块U1的输出端连接于第二隔离晶体管Q1的输入端，逻辑与模块U1用于执行与运算，其中，逻辑与模块U1的第一输入端还通过电阻R1连接于第一供电电源P3V3；

具体的，本实施例中，引入逻辑与模块U1作为接口协议检测的主要逻辑模块，其一端通过电阻R2连接于第三供电电源P3V3_VSB，仅当M.2接口20的PEDET端(协议电平输出端)输出高电平时，逻辑与模块U1蔡输出高电平，在防止误动作的同时，控制第二隔离晶体管Q1导通，输出高电压信号，表明此时是SATA接口协议。

第二隔离晶体管Q1的输出端连接于CPU模块10的模式识别端，其中，逻辑与模块U1的输出端还通过电阻R3连接于第一供电电源P3V3；第二隔离晶体管Q1的输出端还通过电阻R4连接于第二供电电源PVGPIO。

具体的，电阻R3和电阻R4为上拉电阻，提供相应的高电平信号。本实施例中，当逻辑与模块U1输出高电平时，第二隔离晶体管Q1导通，将高电平信号传递至CPU模块10的模式识别端(GPIO00)，CPU模块10识别该高电平信号，进而判断插入的固态硬盘的接口协议为SATA接口协议，否则，第二隔离晶体管Q1关断，CPU模块10的模式识别端为低电平，判定固态硬盘的接口协议为PCIe接口协议。

进一步的，识别装置，还包括：电源模块；电源模块串联于CPU模块10的供电控制端和M.2接口模块20的供电端之间，电源模块包括串联的N型晶体管Q3和P型晶体管Q4，CPU模块10的供电控制端用于向N型晶体管Q3发送导通信号，控制N型晶体管Q3和P型晶体管Q4导通，P型晶体管Q4导通后，M.2接口模块20的供电端与第三供电电源P3V3_VSB导通。

具体的，M.2接口模块20的供电电源需要由CPU模块10进行控制，因此，选用CPU模块10中的SLP_S5引脚，电阻R7为上拉电阻，保证该点电位在CPU模块10上电时可以拉高。并通过设置N型晶体管Q3和P型晶体管Q4，实现对M.2接口模块20的供电电源的控制。

通过本实施例中的海光Dhyana型CPU，进行固定硬盘接口协议的自动识别测试，该CPU是有一个高带宽低延时的特性，有128条PCIE Lane,其中存在PCIE和SATA信号复用的管脚，为自动识别M.2接口插入设备提供物理依据。

经测试表明，本实施例中的自动识别功能正常，采用SI眼图进行信号完整性测试，PCIE接口协议和SATA接口协议均通过，且在稳定性测试时无丢盘情况发生。通过上述测试，可证明本实施例中的识别装置可以自动地准确识别出插入的固态硬盘的接口协议类型，该识别装置具有较强的实用性。

以上结合附图详细说明了本申请的技术方案，本申请提出了一种固态硬盘识别装置，识别装置包括：CPU模块的第一信号收发端连接于M.2接口模块的第二信号收发端，第一信号收发端和第二信号收发端之间串联有耦合电容模块，耦合电容模块用于隔离第一信号收发端和第二信号收发端之间的直流信号；识别模块第一检测接口连接于M.2接口模块的协议电平输出端，识别模块的第二检测接口连接于M.2接口模块的设备插入识别端，识别模块的第一输出端连接于CPU模块的模式识别端，识别模块的第二输出端连接于CPU模块的插入识别端，其中，第一隔离晶体管Q2导通时，CPU模块判定M.2接口模块上插设有固态硬盘。通过本申请中的技术方案，对插入的固态硬盘所采用的接口协议进行自动识别，提高CPU接口资源的利用效率。

在本申请中，术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

附图中的各个部件的形状均是示意性的，不排除与其真实形状存在一定差异，附图仅用于对本申请的原理进行说明，并非意在对本申请进行限制。

尽管参考附图详地公开了本申请，但应理解的是，这些描述仅仅是示例性的，并非用来限制本申请的应用。本申请的保护范围由附加权利要求限定，并可包括在不脱离本申请保护范围和精神的情况下针对实用新型所作的各种变型、改型及等效方案。

Claims (6)

1.一种固态硬盘识别装置，其特征在于，所述识别装置包括：CPU模块(10)，M.2接口模块(20)，耦合电容模块(40)和识别模块(30)；

所述CPU模块(10)的第一信号收发端连接于所述M.2接口模块(20)的第二信号收发端，所述第一信号收发端和所述第二信号收发端之间串联有所述耦合电容模块(40)，所述耦合电容模块(40)用于隔离所述第一信号收发端和所述第二信号收发端之间的直流信号；

所述识别模块(30)第一检测接口连接于所述M.2接口模块(20)的协议电平输出端，所述识别模块(30)的第二检测接口连接于所述M.2接口模块(20)的设备插入识别端，所述识别模块(30)的第一输出端连接于所述CPU模块(10)的模式识别端，所述识别模块(30)的第二输出端连接于所述CPU模块(10)的插入识别端，其中，所述第二检测接口和所述第二输出端之间串联有第一隔离晶体管Q2，所述第一隔离晶体管Q2导通时，所述CPU模块(10)判定所述M.2接口模块(20)上插设有固态硬盘。

2.如权利要求1所述的固态硬盘识别装置，其特征在于，所述M.2接口模块(20)的所述第二检测接口还通过电阻R6连接于第一供电电源P3V3；

所述CPU模块(10)的所述插入识别端还通过电阻R5连接于第二供电电源PVGPIO。

3.如权利要求2所述的固态硬盘识别装置，其特征在于，所述识别模块(30)，还包括：逻辑与模块U1和第二隔离晶体管Q1；

所述逻辑与模块U1的第一输入端连接于所述第一检测接口，所述逻辑与模块U1的第二输入端通过电阻R2连接于第三供电电源P3V3_VSB，所述逻辑与模块U1的输出端连接于所述第二隔离晶体管Q1的输入端，所述逻辑与模块U1用于执行与运算；

所述第二隔离晶体管Q1的输出端连接于所述CPU模块(10)的所述模式识别端。

4.如权利要求3所述的固态硬盘识别装置，其特征在于，所述逻辑与模块U1的输出端还通过电阻R3连接于所述第一供电电源P3V3；

所述第二隔离晶体管Q1的输出端还通过电阻R4连接于所述第二供电电源PVGPIO。

5.如权利要求3所述的固态硬盘识别装置，其特征在于，所述逻辑与模块U1的第一输入端还通过电阻R1连接于所述第一供电电源P3V3。

6.如权利要求1至5中任一项所述的固态硬盘识别装置，其特征在于，所述识别装置，还包括：电源模块；

所述电源模块串联于所述CPU模块(10)的供电控制端和所述M.2接口模块(20)的供电端之间，所述电源模块包括串联的N型晶体管Q3和P型晶体管Q4，所述CPU模块(10)的供电控制端用于向所述N型晶体管Q3发送导通信号，控制所述N型晶体管Q3和所述P型晶体管Q4导通，所述P型晶体管Q4导通后，所述M.2接口模块(20)的供电端与第三供电电源P3V3_VSB导通。

Images