CN210924567U - 一种核心运算电路与接口电路分离的adas设备及系统 - Google Patents
一种核心运算电路与接口电路分离的adas设备及系统 Download PDFInfo
- Publication number
- CN210924567U CN210924567U CN201921249120.XU CN201921249120U CN210924567U CN 210924567 U CN210924567 U CN 210924567U CN 201921249120 U CN201921249120 U CN 201921249120U CN 210924567 U CN210924567 U CN 210924567U
- Authority
- CN
- China
- Prior art keywords
- interface
- circuit
- board card
- core board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100034112 Alkyldihydroxyacetonephosphate synthase, peroxisomal Human genes 0.000 title claims abstract description 44
- 101000799143 Homo sapiens Alkyldihydroxyacetonephosphate synthase, peroxisomal Proteins 0.000 title claims abstract description 44
- 238000000848 angular dependent Auger electron spectroscopy Methods 0.000 title claims abstract description 44
- 238000000926 separation method Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 30
- 230000015654 memory Effects 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013497 data interchange Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本实用新型公开了一种核心运算电路与接口电路分离的ADAS设备及系统,应用于汽车电子技术领域。所述核心运算电路与接口电路分离的ADAS设备,包括:用于印制接口电路的接口底板;用于印制核心运算电路的核心板卡,所述核心板卡与所述接口底板电连接;用于接入电源并为所述接口底板和所述核心板卡供电的电源保护电路;其中,所述电源保护电路印制在所述接口底板上,通过所述接口底板的第一线路连接到所述核心板卡。本实用新型公开的核心运算电路与接口电路分离的ADAS系统适用性强,极大降低了ADAS设备重新设计的工作量,提高ADAS设备设计的灵活性和效率。
Description
技术领域
本实用新型涉及汽车电子技术领域,尤其涉及一种核心运算电路与接口电路分离的ADAS设备及系统。
背景技术
对于汽车高级辅助驾驶系统的设备制造过程中,往往将电源保护电路、图像信息处理器、主处理器、快闪存储器以及各类接口芯片等器件集成到同一印制电路板上,这样设计方式一般都是弊大于利。首先,板卡核心运算部分电路最复杂,设计阶段布线工作量最大且布线完成后几乎不会变动,而各种接口电路简单,重新设计工作量不大,但是改动的需求强烈;其次,pcb板卡外形改动需求强烈,对于pcb板卡外形和接口电路设计的微小变动,都会带动核心运算部分电路的重新设计;最终,导致板卡的整体功能和性能重新测试、验证。
鉴于此,提出本实用新型。
实用新型内容
本实用新型的主要目的在于公开
一种核心运算电路与接口电路分离的ADAS设备及系统,用于解决ADAS设备制造现有技术中存在的板卡核心运算电路和接口电路改动需求不一致,接口微小改动引发核心运算电路重新设计以及额外增加板卡性能测试等问题。
为达上述目的,根据本实用新型的一个方面,提供了一种核心运算电路与接口电路分离的ADAS设备,并采用如下技术方案:
一种核心运算电路与接口电路分离的ADAS设备,包括:用于印制接口电路的接口底板;用于印制核心运算电路的核心板卡,所述核心板卡与所述接口底板电连接。
进一步地,所述核心运算电路与接口电路分离的ADAS设备还包括:用于接入电源并为所述接口底板和所述核心板卡供电的电源保护电路;其中,所述电源保护电路印制在所述接口底板上,通过所述接口底板的第一线路连接到所述核心板卡。
进一步地,所述接口底板包括:用于将低电压晶体管-晶体管逻辑信号转换为串行通讯电平的电平转换芯片;用于将通用异步收发传输协议转换为控制器局域网络协议的控制器局域网络芯片;用于控制所述接口底板上发光二极管闪烁的LED控制芯片;用于负责对外连接千兆以太网的网络物理层芯片;用于传输车载图像信息的低压差分信号芯片;所述电平转换芯片、所述控制器局域网络芯片、所述LED控制芯片、所述网络物理层芯片以及所述低压差分信号芯片均焊接在所述接口底板上。
进一步地,所述接口底板还包括:供不同外部设备连接的对外接插件;其中,所述电平转换芯片与所述对外接插件通过所述接口底板的第二线路连接;所述控制器局域网络芯片与所述对外接插件通过所述接口底板的第三线路连接;所述LED控制芯片与所述对外接插件通过所述接口底板的第四线路连接;所述网络物理层芯片与所述对外接插件通过所述接口底板的第五线路连接;所述低压差分信号芯片与所述对外接插件通过所述接口底板的第六线路连接。
进一步地,所述核心板卡包括:主处理器、两个双倍速率内存、快闪存储器、图像信息处理器以及嵌入式多媒体卡;其中,所述主处理器、所述双倍速率内存、所述快闪存储器、所述图像信息处理器以及所述嵌入式多媒体卡均焊接在所述核心板卡的对应位置。
进一步地,第一双倍速率内存通过所述核心板卡的第一线路连接到所述主处理器;第二双倍速率内存通过所述核心板卡的第二线路连接到所述主处理器;所述快闪存储器与所述主处理器通过所述核心板卡的第三线路连接;所述图像信息处理器与所述主处理器通过所述核心板卡的第四线路连接;所述嵌入式多媒体卡与所述主处理器通过所述核心板卡的第五线路连接。
进一步地,所述电连接的第一种方式是所述核心板卡焊接在所述接口底板上,具体包括:所述核心板卡的第一引脚焊接在所述电平转换芯片所在的异步收发传输线路上;所述核心板卡的第二引脚焊接在所述控制器局域网络芯片所在的异步收发传输线路上;所述核心板卡的第三引脚焊接在所述LED控制芯片所在的输入输出线路上;所述核心板卡的第四引脚焊接在所述网络物理层芯片所在的千兆速率网络线路上;所述核心板卡的第五引脚焊接在所述低压差分信号芯片所在的图像传输线路上;所述核心板卡的第六引脚焊接在所述接口底板的第一线路上。
进一步地,所述电连接的第二种方式是所述核心板卡插接在所述接口底板上,具体包括:所述核心板卡的第一插针插入所述电平转换芯片所在异步收发传输线路的插座中;所述核心板卡的第二插针插入所述控制器局域网络芯片所在异步收发传输线路的插座中;所述核心板卡的第三插针插入所述LED控制芯片所在输入输出线路的插座中;所述核心板卡的第四插针插入所述网络物理层芯片所在千兆速率网络线路的插座中;所述核心板卡的第五插针插入所述低压差分信号芯片所在图像传输线路的插座中;所述核心板卡的第六插针插入所述接口底板的第一线路的插座中。
进一步地,所述电连接的第三种方式是所述核心板卡通过排线连接到所述接口底板,具体包括:在所述核心板卡的第一引脚、第二引脚、第三引脚、第四引脚、第五引脚以及第六引脚处设置第一排线插座;在所述接口底板的所述电平转换芯片的异步收发传输线路、所述控制器局域网络芯片的异步收发传输线路、所述LED控制芯片的输入输出线路、所述网络物理层芯片的千兆速率网络线路、所述低压差分信号芯片的图像传输线路以及所述接口底板的第一线路处设置第二排线插座;所述排线的一端插接到所述第一排线插座,所述排线的另一端对应插接到所述第二排线插座。
根据本实用新型的另一个方面,提供了一种核心运算电路与接口电路分离的ADAS系统,并采用如下技术方案:
一种核心运算电路与接口电路分离的ADAS系统,包括上述的核心运算电路与接口电路分离的ADAS设备。
本实用新型公开的核心运算电路与接口电路分离的ADAS设备通过接口底板和核心板卡分离结构的设计,实现核心运算电路与接口电路的分离,面对pcb板卡外观以及接口设计的微小改动,仅需要改变接口底板的设计,而保持核心板卡不变,通过接口底板与核心板卡的电连接确保ADAS功能和性能的实现,有效解决ADAS设备制造现有技术中存在的板卡核心运算电路和接口电路改动需求不一致,接口微小改动引发核心运算电路重新设计以及额外增加板卡性能测试等问题。
附图说明
图1是本实用新型实施例所述的核心运算电路与接口电路分离的ADAS设备的结构示意图;
图2是本实用新型实施例所述的接口底板的结构示意图;
图3是本实用新型实施例所述的核心板卡的结构示意图;
图4是本实用新型实施例所述的接口底板与核心板卡采用焊接的结构示意图;
图5是本实用新型实施例所述的接口底板与核心板卡采用插接的结构示意图;
图6是本实用新型实施例所述的接口底板与核心板卡采用排线连接的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本中实用新型的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本保实用新型护的范围。
图1是本实用新型实施例所述的核心运算电路与接口电路分离的ADAS设备的结构示意图。
如图1所示,一种核心运算电路与接口电路分离的ADAS设备,包括:用于印制接口电路的接口底板10;用于印制核心运算电路的核心板卡20,所述核心板卡20与所述接口底板10电连接。
更具体地,所述核心运算电路与接口电路分离的ADAS设备还包括:用于接入电源并为所述接口底板10和所述核心板卡20供电的电源保护电路30;其中,所述电源保护电路30印制在所述接口底板10 上,所述电源保护电路30通过所述接口底板10的第一线路连接到所述核心板卡20。
本实施例通过上述技术方案,提供一种核心运算电路与接口电路分离的ADAS设备,当输入电源经过电源保护电路为接口底板和核心板卡供电后,接口底板通过各类接口传输外部设备的各类数据至核心板卡,核心板卡对各类数据进行处理分析,将结果经由接口底板反馈给外部设备,设计结构清晰,功能分工明确;针对ADAS设备外观以及接口设计的微小变动,仅需对接口底板进行重新设计,大幅度节省人工劳动成本,设计灵活性增强。
图2是本实用新型实施例所述的接口底板的结构示意图。
如图2所示,所述接口底板10包括:用于将低电压晶体管-晶体管逻辑信号转换为串行通讯电平的电平转换芯片101;用于将通用异步收发传输协议转换为控制器局域网络协议的控制器局域网络芯片 102;用于控制所述接口底板上发光二极管闪烁的LED控制芯片103;用于负责对外连接千兆以太网的网络物理层芯片104;用于传输车载图像信息的低压差分信号芯片105;所述电平转换芯片101、所述控制器局域网络芯片102、所述LED控制芯片103、所述网络物理层芯片104以及所述低压差分信号芯片105均焊接在所述接口底板10上。
更具体地,所述接口底板10还包括:供不同外部设备连接的对外接插件106;其中,所述电平转换芯片101所述对外接插件106通过所述接口底板的第二线路连接;所述控制器局域网络芯片102与所述对外接插件106通过所述接口底板的第三线路连接;所述LED控制芯片103与所述对外接插件106通过所述接口底板的第四线路连接;所述网络物理层芯片104与所述对外接插件106通过所述接口底板的第五线路连接;所述低压差分信号芯片105与所述对外接插件106通过所述接口底板的第六线路连接。
本实施例通过上述技术方案,提供一种接口底板的具体实施方案,电平转换芯片101将通用异步收发传输器的LVTTL信号转换为RS-232 电平和RS-485电平;控制器局域网络芯片102采用CAN芯片,将ADAS 设备中的uart协议转换成can协议;LED控制芯片103根据核心板卡的输入输出信号发出led控制信号;网络物理层芯片104采用网络phy芯片,实现ADAS设备对外的千兆以太网通信;低压差分信号芯片105采用LVDS电路,用于实现车载图像信息的传输;RS-232电平、 RS-485电平、can协议信号、网络数据以及图像信息均通过对外接插件传输到外部设备。接口底板主要实现与外界的联系和通信,此部分的电路接口简单,重新设计工作量小,便于根据设计需要进行改动。
图3是本实用新型实施例所述的核心板卡的结构示意图。
如图3所示,所述核心板卡20包括:主处理器201、两个双倍速率内存202-203、快闪存储器204、图像信息处理器205以及嵌入式多媒体卡206;其中,所述主处理器201、所述双倍速率内存202-203、所述快闪存储器204、所述图像信息处理器205以及所述嵌入式多媒体卡206均焊接在所述核心板卡20的对应位置。
更具体地,第一双倍速率内存202通过所述核心板卡的第一线路连接到所述主处理器201;第二双倍速率内存203通过所述核心板卡的第二线路连接到所述主处理器201;所述快闪存储器204与所述主处理器201通过所述核心板卡的第三线路连接;所述图像信息处理器 205与所述主处理器201通过所述核心板卡的第四线路连接;所述嵌入式多媒体卡206与所述主处理器201通过所述核心板卡的第五线路连接。
本实施例通过上述技术方案,提供一种核心板卡的具体实施方案,两个双倍速率内存均采用DDR内存,极大提高核心运算电路的处理速率;快闪存储器采用常规的flash,具备电子可擦除可编程的性能,还可以快速读取数据;图像信息处理器ISP接收并处理外部图像信息;嵌入式多媒体卡EMMC能够在确保处理速度的前提下简化核心板卡存储器的设计;核心运算电路虽然线路复杂但是改动需求小,设计成独立模块,有利于电连接到各种各样的接口底板上,可以优化板层使用效率,降低开发成本。
图4是本实用新型实施例所述的接口底板与核心板卡采用焊接的结构示意图。
如图4所示,所述电连接的第一种方式是所述核心板卡焊接在所述接口底板上,具体包括:所述核心板卡的第一引脚焊接在所述电平转换芯片所在的异步收发传输线路上;所述核心板卡的第二引脚焊接在所述控制器局域网络芯片所在的异步收发传输线路上;所述核心板卡的第三引脚焊接在所述LED控制芯片所在的输入输出线路上;所述核心板卡的第四引脚焊接在所述网络物理层芯片所在的千兆速率网络线路上;所述核心板卡的第五引脚焊接在所述低压差分信号芯片所在的图像传输线路上;所述核心板卡的第六引脚焊接在所述接口底板的第一线路上。
图5是本实用新型实施例所述的接口底板与核心板卡采用插接的结构示意图。
如图5所示,所述电连接的第二种方式是所述核心板卡插接在所述接口底板上,具体包括:所述核心板卡的第一插针插入所述电平转换芯片所在异步收发传输线路的插座中;所述核心板卡的第二插针插入所述控制器局域网络芯片所在异步收发传输线路的插座中;所述核心板卡的第三插针插入所述LED控制芯片所在输入输出线路的插座中;所述核心板卡的第四插针插入所述网络物理层芯片所在千兆速率网络线路的插座中;所述核心板卡的第五插针插入所述低压差分信号芯片所在图像传输线路的插座中;所述核心板卡的第六插针插入所述接口底板的第一线路的插座中。
图6是本实用新型实施例所述的接口底板与核心板卡采用排线连接的结构示意图。
如图6所示,所述电连接的第三种方式是所述核心板卡通过排线连接到所述接口底板,具体包括:在所述核心板卡的第一引脚、第二引脚、第三引脚、第四引脚、第五引脚以及第六引脚处设置第一排线插座;在所述接口底板的所述电平转换芯片的异步收发传输线路、所述控制器局域网络芯片的异步收发传输线路、所述LED控制芯片的输入输出线路、所述网络物理层芯片的千兆速率网络线路、所述低压差分信号芯片的图像传输线路以及所述接口底板的第一线路处设置第二排线插座;所述排线的一端插接到所述第一排线插座,所述排线的另一端对应插接到所述第二排线插座。
本实施例通过上述技术方案,提供接口底板与核心板卡电连接的三种方式,即焊接、插接以及排线连接,接口底板和核心板卡电连接后,外部设备经由接口底板传输到核心板卡的数据信息以及核心板卡处理后的反馈信息才能实现通信。用户可以综合ADAS设备外观以及接口底板设计方法等多种因素灵活选择接口底板和核心板卡的电连接方式。
本实用新型的第二个方面,提供核心运算电路与接口电路分离的ADAS系统,该核心运算电路与接口电路分离的ADAS系统包括上述的核心运算电路与接口电路分离的ADAS设备;其中,
综上,本实用新型公开的核心运算电路与接口电路分离的ADAS 设备通过接口底板和核心板卡分离结构的设计,实现核心运算电路与接口电路的分离,接口底板负责与外部设备的物理连接和信号数据交流,核心板卡则负责各种信号数据的处理分析,前者与后者电连接实现ADAS设备的特定功能,接口底板和核心板卡的分离设计显著提高设计效率,降低设计风险;在ADAS设备更新时,只对价格便宜的接口底板重新设计,可以优化板层使用效率,降低开发成本。
以上只通过说明的方式描述了本实用新型的某些示范性实施例,毋庸置疑,对于本领域的普通技术人员,在不偏离本实用新型的精神和范围的情况下,可以用各种不同的方式对所描述的实施例进行修正。因此,上述附图和描述在本质上是说明性的,不应理解为对本实用新型权利要求保护范围。
Claims (9)
1.一种核心运算电路与接口电路分离的ADAS设备,其特征在于,包括:
用于印制接口电路的接口底板;
用于印制核心运算电路的核心板卡,所述核心板卡与所述接口底板电连接;
所述接口底板包括:
用于将低电压晶体管-晶体管逻辑信号转换为串行通讯电平的电平转换芯片;
用于将通用异步收发传输协议转换为控制器局域网络协议的控制器局域网络芯片;
用于控制所述接口底板上发光二极管闪烁的LED控制芯片;
用于负责对外连接千兆以太网的网络物理层芯片;
用于传输车载图像信息的低压差分信号芯片;
所述电平转换芯片、所述控制器局域网络芯片、所述LED控制芯片、所述网络物理层芯片以及所述低压差分信号芯片均焊接在所述接口底板上。
2.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,还包括:用于接入电源并为所述接口底板和所述核心板卡供电的电源保护电路;其中,
所述电源保护电路印制在所述接口底板上,通过所述接口底板的第一线路连接到所述核心板卡。
3.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,所述接口底板还包括:供不同外部设备连接的对外接插件;其中,
所述电平转换芯片与所述对外接插件通过所述接口底板的第二线路连接;所述控制器局域网络芯片与所述对外接插件通过所述接口底板的第三线路连接;所述LED控制芯片与所述对外接插件通过所述接口底板的第四线路连接;所述网络物理层芯片与所述对外接插件通过所述接口底板的第五线路连接;所述低压差分信号芯片与所述对外接插件通过所述接口底板的第六线路连接。
4.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,所述核心板卡包括:主处理器、两个双倍速率内存、快闪存储器、图像信息处理器以及嵌入式多媒体卡;其中,
所述主处理器、所述双倍速率内存、所述快闪存储器、所述图像信息处理器以及所述嵌入式多媒体卡均焊接在所述核心板卡的对应位置。
5.如权利要求4所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,
第一双倍速率内存通过所述核心板卡的第一线路连接到所述主处理器;第二双倍速率内存通过所述核心板卡的第二线路连接到所述主处理器;所述快闪存储器与所述主处理器通过所述核心板卡的第三线路连接;所述图像信息处理器与所述主处理器通过所述核心板卡的第四线路连接;所述嵌入式多媒体卡与所述主处理器通过所述核心板卡的第五线路连接。
6.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,所述电连接的第一种方式是所述核心板卡焊接在所述接口底板上,具体包括:
所述核心板卡的第一引脚焊接在所述电平转换芯片所在的异步收发传输线路上;
所述核心板卡的第二引脚焊接在所述控制器局域网络芯片所在的异步收发传输线路上;
所述核心板卡的第三引脚焊接在所述LED控制芯片所在的输入输出线路上;
所述核心板卡的第四引脚焊接在所述网络物理层芯片所在的千兆速率网络线路上;
所述核心板卡的第五引脚焊接在所述低压差分信号芯片所在的图像传输线路上;
所述核心板卡的第六引脚焊接在所述接口底板的第一线路上。
7.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,所述电连接的第二种方式是所述核心板卡插接在所述接口底板上,具体包括:
所述核心板卡的第一插针插入所述电平转换芯片所在异步收发传输线路的插座中;
所述核心板卡的第二插针插入所述控制器局域网络芯片所在异步收发传输线路的插座中;
所述核心板卡的第三插针插入所述LED控制芯片所在输入输出线路的插座中;
所述核心板卡的第四插针插入所述网络物理层芯片所在千兆速率网络线路的插座中;
所述核心板卡的第五插针插入所述低压差分信号芯片所在图像传输线路的插座中;
所述核心板卡的第六插针插入所述接口底板的第一线路的插座中。
8.如权利要求1所述的核心运算电路与接口电路分离的ADAS设备,其特征在于,所述电连接的第三种方式是所述核心板卡通过排线连接到所述接口底板,具体包括:
在所述核心板卡的第一引脚、第二引脚、第三引脚、第四引脚、第五引脚以及第六引脚处设置第一排线插座;
在所述接口底板的所述电平转换芯片的异步收发传输线路、所述控制器局域网络芯片的异步收发传输线路、所述LED控制芯片的输入输出线路、所述网络物理层芯片的千兆速率网络线路、所述低压差分信号芯片的图像传输线路以及所述接口底板的第一线路处设置第二排线插座;
所述排线的一端插接到所述第一排线插座,所述排线的另一端对应插接到所述第二排线插座。
9.一种核心运算电路与接口电路分离的ADAS系统,其特征在于,包括:权利要求1-8任一项所述的核心运算电路与接口电路分离的ADAS设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921249120.XU CN210924567U (zh) | 2019-08-02 | 2019-08-02 | 一种核心运算电路与接口电路分离的adas设备及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921249120.XU CN210924567U (zh) | 2019-08-02 | 2019-08-02 | 一种核心运算电路与接口电路分离的adas设备及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210924567U true CN210924567U (zh) | 2020-07-03 |
Family
ID=71345375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921249120.XU Active CN210924567U (zh) | 2019-08-02 | 2019-08-02 | 一种核心运算电路与接口电路分离的adas设备及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210924567U (zh) |
-
2019
- 2019-08-02 CN CN201921249120.XU patent/CN210924567U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447437B2 (en) | Interface arrangement for opto-electronic data transfer, and plug-in opto-electronic transceiver | |
CN202084273U (zh) | 一种液晶模组测试连接装置及信号转接电路板 | |
CN210924567U (zh) | 一种核心运算电路与接口电路分离的adas设备及系统 | |
CN210377453U (zh) | 双type-c接口控制电路 | |
CN209327954U (zh) | 一种电子设备及其扩展板卡系统 | |
CN208538435U (zh) | 一种显示装置 | |
CN104915313B (zh) | 一种采用fpga实现电平转换的fmc板卡 | |
CN201331725Y (zh) | 一种拥有多总线板卡的全加固计算机 | |
CN215420302U (zh) | 光电转换装置、计算机主板及计算机主机 | |
CN207853885U (zh) | 一种基于2.4ghz的传输设备 | |
CN201854499U (zh) | 印刷电路板 | |
US20070260789A1 (en) | Interface transmission structure between modules and method thereof | |
CN219936402U (zh) | 快速选择通道式Type-C转四路RS232的转换器 | |
CN215816475U (zh) | Led显示模块的连接结构及led显示模组 | |
CN219246069U (zh) | 实现可切换供电及数据传输的电路结构 | |
CN216122653U (zh) | 一种tv板卡组件及电子设备 | |
CN221614993U (zh) | 一种总线通讯切换电路、电路板、点胶设备和生产线 | |
CN215987011U (zh) | 一种基于光纤通信的天线倒伏装置控制电路板 | |
CN218867408U (zh) | 一种可长距传输的新型fpc跨背板传输系统 | |
CN213817960U (zh) | 一种led显示屏控制卡 | |
CN213184662U (zh) | Led显示屏的供电电路及电子设备 | |
CN115033513B (zh) | 一种用于供电的转接卡、转接单元、装置及方法 | |
CN211826928U (zh) | 外设模块及伺服驱动器 | |
CN216956919U (zh) | 支持双系统联网的显示屏系统及电子设备 | |
CN217467658U (zh) | Pcie转接板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |