CN216793268U - 显示面板以及显示装置 - Google Patents

Abstract

本实用新型实施例公开了一种显示面板以及显示装置，该显示面板包括：像素电路和发光元件；像素电路包括数据写入模块、驱动模块和补偿模块；驱动模块包括驱动晶体管；数据写入模块连接于数据信号输入端与驱动晶体管的源极之间；补偿模块连接于驱动晶体管的栅极与驱动晶体管的漏极之间；其中，像素电路包括偏置阶段，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号写入驱动晶体管的漏极。本实用新型实施例中，增加偏置阶段，用于调整驱动晶体管栅极、源极或漏极的电压，减弱非偏置阶段造成的驱动晶体管的阈值电压漂移。

Description

显示面板以及显示装置

技术领域

本实用新型实施例涉及显示技术，尤其涉及一种显示面板以及显示装置。

背景技术

显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，是多数自发光显示面板中不可或缺的元件。

然而，现有显示面板中，随着使用时间的增加，像素电路中驱动晶体管的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移，从而影响驱动晶体管的综合特性，进而影响显示均一性。

实用新型内容

本实用新型实施例提供一种显示面板以及显示装置，以改善现有驱动晶体管阈值电压漂移问题。

本实用新型实施例的一方面提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块连接于数据信号输入端与所述驱动晶体管的源极之间；

所述补偿模块连接于所述驱动晶体管的栅极与所述驱动晶体管的漏极之间；其中，

所述像素电路包括偏置阶段，在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述数据信号写入所述驱动晶体管的漏极。

本实用新型实施例的另一方面提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述数据写入模块用于选择性地为所述驱动模块提供数据信号；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压；其中，

所述像素电路包括偏置阶段，在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述数据信号由所述驱动晶体管的源极写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。

本实用新型实施例的再一方面提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述数据写入模块用于选择性地为所述驱动模块提供数据信号；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压；其中，

所述像素电路包括偏置阶段，所述数据写入模块复用为偏置模块，在数据写入阶段，所述数据写入模块用于提供数据信号，在所述偏置阶段，所述数据写入模块用于提供偏置信号；

在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述偏置信号写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。

本实用新型实施例的又一方面提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块连接于数据信号输入端与所述驱动晶体管的源极之间；

所述补偿模块连接于所述驱动晶体管的栅极与所述驱动晶体管的漏极之间；其中，

所述像素电路包括偏置阶段，所述数据写入模块复用为偏置模块，在数据写入阶段，所述数据写入模块为所述驱动晶体管提供数据信号，在所述偏置阶段，所述数据写入模块为所述驱动晶体管提供偏置信号；

在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述偏置信号写入所述驱动晶体管的漏极。

基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括如上所述的显示面板。

本实用新型实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号通过开启的数据写入模块和驱动模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的 I-V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I-V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本实用新型的一些具体的实施例，对于本领域的技术人员来说，可以根据本实用新型的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本实用新型的权利要求范围之内。

图1是本实用新型实施例提供的一种显示面板的像素电路示意图；

图2是图1所示像素电路的偏置阶段示意图之一；

图3是驱动晶体管Id-Vg曲线漂移的示意图；

图4是图1所示像素电路的偏置阶段示意图之一；

图5是本实用新型实施例提供的另一种显示面板的像素电路示意图；

图6是本实用新型实施例提供的又一种显示面板的像素电路示意图；

图7是像素电路的第一种工作时序的示意图；

图8是像素电路的第二种工作时序的示意图；

图9是像素电路的第三种工作时序的示意图；

图10是像素电路的第四种工作时序的示意图；

图11是像素电路的第五种工作时序的示意图；

图12是像素电路的第六种工作时序的示意图；

图13是像素电路的第七种工作时序的示意图；

图14是像素电路的第八种工作时序的示意图；

图15是像素电路的第九种工作时序的示意图；

图16是像素电路的第十种工作时序的示意图；

图17是像素电路的第十一种工作时序的示意图；

图18是像素电路的第十二种工作时序的示意图；

图19是像素电路的第十三种工作时序的示意图；

图20是像素电路的第十四种工作时序的示意图；

图21是本实用新型实施例提供的另一种显示面板的像素电路示意图；

图22是本实用新型实施例提供的再一种显示面板的像素电路示意图；

图23是本实用新型实施例提供的一种显示装置的示意图；

图24是本发明另一实施例提供的一种显示面板的像素电路示意图；

图25是图24所示像素电路的工作时序示意图之一；

图26是图24所示像素电路的工作时序示意图之一；

图27是图24所示像素电路的工作时序示意图之一。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，以下将参照本实用新型实施例中的附图，通过实施方式清楚、完整地描述本实用新型的技术方案，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

参考图1，图1是本实用新型实施例提供的一种显示面板的像素电路示意图。本实施例提供的显示面板包括：像素电路10和发光元件20；像素电路10 包括数据写入模块11、驱动模块12和补偿模块13；数据写入模块11用于选择性地为驱动模块12提供数据信号；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0；补偿模块13用于补偿驱动晶体管T0的阈值电压；其中，像素电路10的工作过程包括偏置阶段，在偏置阶段，数据写入模块11与驱动模块12开启，且补偿模块13关断，数据信号写入驱动晶体管 T0的漏极，用于调整所述驱动晶体管的偏置状态。图2是图1所示像素电路的偏置阶段示意图之一，箭头方向为信号的通路方向。

需要注意的是，图1中仅示意性地示出了上述实施方式中的关键结构，并不包含电路所运行的全部结构，完整的电路结构随本实施例的描述在后文中逐渐示出。

本实施例中，像素电路10包括数据写入模块11，数据写入模块11的输入端接收数据信号Vdata，数据写入模块11的控制端接收扫描信号S1，数据写入模块11的输出端与驱动模块12的输入端电连接。像素电路10接收的扫描信号 S1为脉冲信号，扫描信号S1的有效脉冲控制数据写入模块11的输入端和输出端的传输路径导通，以将数据信号提供给驱动模块12；扫描信号S1的无效脉冲控制数据写入模块11的输入端和输出端的传输路径关断。因此在扫描信号S1的控制下，数据写入模块11选择性地为驱动模块12提供数据信号。

像素电路10包括驱动模块12，驱动模块12的输出端与发光元件20耦接，驱动模块12包括驱动晶体管T0，驱动晶体管T0导通后驱动模块12为发光元件20提供驱动电流。其中，驱动晶体管T0的源极与驱动模块12的输入端电连接，驱动晶体管T0的漏极与驱动模块12的输出端电连接。在本实施例中，数据写入模块11连接至驱动晶体管T0的源极。在其他实施例中，可选驱动晶体管的漏极与驱动模块的输入端电连接，驱动晶体管的源极与驱动模块的输出端电连接，可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。

像素电路10包括补偿模块13，补偿模块13用于补偿驱动晶体管T0的阈值电压。补偿模块13的第一极与驱动模块12的输出端电连接，补偿模块13的控制端接收扫描信号S2，补偿模块13的第二极与驱动模块12的控制端电连接。像素电路10接收的扫描信号S2为脉冲信号，扫描信号S2的有效脉冲控制补偿模块13的第一极和第二极的传输路径导通，以调节驱动模块12的控制端和输出端之间的电压，并补偿驱动晶体管T0的阈值电压；扫描信号S2的无效脉冲控制补偿模块13的第一极和第二极的传输路径关断。因此在扫描信号S2的控制下，补偿模块13选择性地补偿驱动模块12的阈值电压。

可选数据写入模块11包括第一晶体管T1，第一晶体管T1的源极用于接收数据信号Vdata，第一晶体管T1的漏极连接至驱动晶体管T0的源极；补偿模块13包括第二晶体管T2，第二晶体管T2的源极连接至驱动晶体管T0的漏极，第二晶体管T2的漏极连接至驱动晶体管T0的栅极。第一晶体管T1的栅极用于接收扫描信号S1，第二晶体管T2的栅极用于接收扫描信号S2。

像素电路在发光阶段等非偏置阶段，可能存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，图3是驱动晶体管Id-Vg曲线漂移的示意图，如图3所示，Id-Vg曲线发生偏移，从而影响流入发光元件的驱动电流，进而影响显示均一性。

本实施例中，像素电路10的工作过程中增加了偏置阶段，在偏置阶段，如图2所示数据写入模块11与驱动模块12开启，且补偿模块13关断，因此数据信号Vdata通过开启的数据写入模块11写入驱动晶体管T0的源极，并从驱动晶体管T0的源极写入驱动晶体管T0的漏极，以调节驱动晶体管T0的漏极电位，改善驱动晶体管T0的栅极电位和漏极电位之间的电势差。在一些情形下，可以使得驱动晶体管T0的栅极电位低于驱动晶体管T0的漏极电位，减弱驱动晶体管T0内部离子极性化程度，降低驱动晶体管T0的阈值电压，通过偏置驱动晶体管T0实现对驱动晶体管T0的阈值电压的调节。

基于此，一些实施方式中，在偏置阶段，可以调节驱动晶体管T0的栅极电位与漏极电位之间的电势差，如此设置对驱动晶体管T0内部特性的影响，可以平衡非偏置阶段驱动晶体管T0的栅极电位大于驱动晶体管的漏极电位时对驱动晶体管内部特性的影响，即偏置阶段驱动晶体管T0的阈值电压的降低，可以平衡非偏置阶段驱动晶体管的阈值电压的增量。从而保证Id-Vg曲线不发生偏移，进而保证显示面板的显示均一性。

本实用新型实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号通过开启的数据写入模块和驱动模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的 I-V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I-V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

参考图2和图4，图4是图1所示像素电路的偏置阶段示意图之一，可选像素电路10包括发光控制模块14，发光控制模块14用于选择性地允许所述发光元件进入发光阶段；所述发光控制模块14包括第一发光控制模块141和第二发光控制模块142，第一发光控制模块141连接于第一电源信号端PVDD与所述驱动晶体管T0的源极之间，第二发光控制模块142连接于驱动晶体管T0的漏极与所述发光元件20之间；其中，在偏置阶段，至少第二发光控制142模块保持关断。

可选的，发光控制模块14包括第三晶体管T3，第三晶体管T3连接于驱动晶体管T0与发光元件20之间；其中，如图4所示，在偏置阶段，至少第三晶体管T3保持关断。

本实施例中，第三晶体管T3的栅极接收发光控制信号EM，在发光控制信号EM的控制下，第三晶体管T3导通或关断。像素电路10的工作过程包括发光阶段，在发光阶段，发光控制信号EM输出有效脉冲以使第三晶体管T3导通，则驱动晶体管T0提供的驱动电流流入发光元件20使其发光；在非发光阶段，发光控制信号EM输出无效脉冲以使第三晶体管T3关断，则发光元件20不发光。像素电路10的非发光阶段包括偏置阶段，在偏置阶段，补偿模块13和第三晶体管T3保持关断，则数据信号写入驱动晶体管T0的漏极以调节驱动晶体管T0的漏极电位，改变驱动晶体管T0的漏极电位与驱动晶体管T0的栅极电位之间的电势差，偏置驱动晶体管T0。

可选像素电路10还包括初始化模块15，初始化模块15用于选择性地为发光元件20提供初始化信号Vini；其中，在偏置阶段的至少部分时间段内，初始化模块15保持开启。

本实施例中，初始化模块15的输入端接收初始化信号Vini，初始化模块 15的输出端与发光元件20电连接，初始化模块15的控制端接收扫描信号S4。在初始化阶段，扫描信号S4给像素电路10提供有效脉冲以使初始化模块15开启，则初始化信号Vini写入像素电路10的发光元件20进行初始化。初始化信号Vini通常为负的电压信号，则初始化阶段，发光元件20的阳极保持一个负的初始电压。偏置阶段的至少部分时间段内，初始化模块15保持开启，则发光元件20的阳极在偏置阶段的部分时间段内保持为初始电压。

在偏置阶段，初始化模块15开启，能够保证发光元件20接收初始化信号，因为偏置阶段，数据信号写入驱动晶体管T0的漏极，此时虽然T3关断，但是晶体管可能存在一定的漏电流，因此，如果发光元件20未接收初始化信号，则发光元件20在偏置阶段可能存在偷亮的风险，而在偏置阶段，将发光元件20 进行初始化，可以进一步保证发光元件不发光。

图5是本实用新型实施例提供的另一种显示面板的像素电路示意图，像素电路10还包括复位模块16，复位模块16用于选择性地为驱动晶体管T0的栅极提供复位信号。可选复位模块16的输入端接收复位信号Vref，复位模块16 的输出端与驱动晶体管T0的栅极电连接，复位模块16的控制端接收扫描信号 S3。在复位阶段，扫描信号S3给像素电路10提供有效脉冲以使复位模块16 开启，则复位信号Vref写入驱动晶体管T0的栅极进行复位。对于PMOS型的驱动晶体管，复位信号Vref通常为负的电压信号，如-7V，则复位阶段，驱动晶体管T0的栅极保持负电压，方便后续进行偏置调节和数据写入。

图6是本实用新型实施例提供的又一种显示面板的像素电路示意图，如图 6所示，可选复位模块16的输入端接收复位信号Vref，复位模块16的输出端与驱动晶体管T0的漏极电连接，复位模块16的控制端接收扫描信号S3。在复位阶段，扫描信号S2和S3均给像素电路10提供有效脉冲，以使复位模块16 和补偿模块13开启，则复位信号Vref通过补偿模块13写入驱动晶体管T0的栅极进行复位。复位信号Vref通常为负的电压信号，如-7V，则复位阶段，驱动晶体管T0的栅极保持负电压，方便后续进行偏置调节和数据写入。

对于上述实施例所述的像素电路10，可选初始化模块15包括第四晶体管 T4，第四晶体管T4的源极用于接收初始化信号Vini，第四晶体管T4的漏极连接至发光元件20的阳极，第四晶体管T4的栅极用于接收扫描信号S4。

可选复位模块16包括第五晶体管T5。如图5所示，第五晶体管T5的源极接收复位信号Vref，第五晶体管T5的漏极与驱动晶体管T0的栅极电连接，第五晶体管T5的栅极接收扫描信号S3。或者，如图6所示，第五晶体管T5的源极接收复位信号Vref，第五晶体管T5的漏极与驱动晶体管T0的漏极电连接，第五晶体管T5的栅极接收扫描信号S3。

可选发光控制模块14还包括第六晶体管T6，第六晶体管T6连接于驱动晶体管T0与电源电压端PVDD之间；其中，在偏置阶段，第三晶体管T3和第六晶体管T6保持关断。第六晶体管T6的栅极接收发光控制信号EM，第六晶体管T6的源极接收PVDD信号，第六晶体管T6的漏极连接至驱动晶体管T0的源极。

可选T0、T1、T3、T4和T6均为采用多晶硅作为有源层的PMOS，T2和 T5为采用氧化物半导体作为有源层的NMOS。可以理解，NMOS晶体管的扫描信号的有效脉冲为高电平，PMOS晶体管的扫描信号的有效脉冲为低电平。需要说明的是，图1至图6所示的像素电路仅是一种示例，本实用新型实施例中像素电路的结构并不限于此。例如，在其他实施例中，还可选第五晶体管为采用多晶硅作为有源层的PMOS，可以理解，像素电路的结构发生变化，则在驱动原理不变的情况下，驱动时序会根据像素电路的结构变化而变化。后文将主要以图5所示像素电路为例，描述像素电路的工作过程。

在本实施例中，可选的，NMOS晶体管的沟道区的宽长比大于PMOS晶体管的沟道区的宽长比，因本申请中，NMOS晶体管主要起到开关晶体管的作用，需要迅速的响应能力，而宽长比大的晶体管，其沟道区长度较短，而有利于提升晶体管的响应能力。

另外，在本申请中，S1、S2、S3、S4四个扫描信号可以为不同的信号，在某些特定情况下，如时序满足一定条件，S1、S2、S3、S4四个信号中的至少两个也可以为相同的信号，例如，当T4与T5为相同类型的晶体管时，如均为PMOS 或者均为NMOS，则S3与S4可以为相同的信号。具体情形视具体的电路结构以及时序而定，本实施例对此不作特别限定。

示例性的，在上述任意实施例的基础上，可选显示面板包括k行发光元件；其中，第i行发光元件20所对应的像素电路10的工作过程中，在偏置阶段，数据写入模块11开启，写入驱动晶体管T0漏极的数据信号为像素电路10所连接的数据信号线上的当前数据信号；当前数据信号为第j行发光元件所对应的像素电路在数据写入阶段写入的数据信号；

其中，k≥1，且1≤i≤k，1≤j≤k。

i与j的取值取决于显示面板具体的数据写入过程，在一种情形下，显示面板逐行写入数据信号，此时，j＝i-1，或者j＝i+1；在另一种情形下，显示面板的同一数据写入阶段涉及多行发光元件20，如从a行至b行发光元件，在同一数据写入阶段写入数据信号，1≤a≤k，1≤b≤k，此时，j与i的取值可以视具体的情况而定，i可以等于j，也可以不等于j，本实施例对此不作特殊限定。需要注意的是，此处的数据写入阶段写入的数据信号，指的是数据写入阶段，写入驱动晶体管T0栅极的数据信号。

可选的，本实施例中，在偏置阶段，驱动晶体管T0的漏极电压大于驱动晶体管T0的栅极电压，因在发光阶段等非偏置阶段，可能存在驱动晶体管T0的漏极电压小于栅极电压的情形，导致驱动晶体管T0的阈值电压发生偏移，而在偏置阶段，若设置驱动晶体管T0的漏极电压大于驱动晶体管T0的栅极电压，则可以平衡非偏置阶段的阈值电压偏移现象。

可选像素电路的工作过程还包括至少一非偏置阶段；在偏置阶段，驱动晶体管的栅极电压为Vg1，源极电压为Vs1，漏极电压为Vd1；在非偏置阶段，驱动晶体管的栅极电压为Vg2，源极电压为Vs2，漏极电压为Vd2；其中，

|Vg1-Vd1|＜|Vg2-Vd2|

在此种情形下，通过缩小驱动晶体管T0的栅极电位与驱动晶体管T0的漏极电位之间的电势差，可以缓解在非偏置阶段驱动晶体管T0的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

另外地，在本实施例的一些实施方式中，

(Vg1-Vs1)×(Vg2-Vs2)＜0，或者，

(Vg1-Vd1)×(Vg2-Vd2)＜0。

像素电路的工作过程中，若数据信号通过驱动晶体管的源极写入驱动晶体管的漏极，则驱动晶体管的栅极电压和漏极电压满足(Vg1-Vd1)×(Vg2-Vd2) ＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即Vg2>Vd2，则Vg2-Vd2>0。在偏置阶段，数据信号写入驱动晶体管的漏极，使得驱动晶体管的栅极电压小于驱动晶体管的漏极电压，即Vg1<Vd1，则Vg1-Vd1<0。那么(Vg1-Vd1)×(Vg2-Vd2)＜0。

在其他实施例中，可选像素电路的工作过程中，若数据信号通过驱动晶体管的漏极写入驱动晶体管的源极，则驱动晶体管的栅极电压和源极电压满足 (Vg1-Vs1)×(Vg2-Vs2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的源极电压，即Vg2>Vs2，则Vg2-Vs2>0。在偏置阶段，数据信号写入驱动晶体管的源极，使驱动晶体管的栅极电压小于驱动晶体管的源极电压，即Vg1<Vs1，则Vg1-Vs1<0。那么(Vg1-Vs1)×(Vg2-Vs2)＜0。

另外，可选的，本实施例中，因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置阶段耗费太长的时间，可以设置Vd1-Vg1＞Vg2-Vd2＞0，如此，使得偏置阶段的Vd1-Vg1足够大，则能够使得偏置阶段在尽快的时间内达到预期的偏置效果，在其他的实施方式中，若驱动晶体管的源极与漏极发生了转换，也可以设置Vs1-Vg1＞Vg2-Vs2＞0，视具体的电路情形而定。

可选的，在本实施例的其他实施方式中，偏置阶段的时间长度为t1，非偏置阶段的时间长度为t2，其中，

(∣Vg1-Vs1∣﹣∣Vg2-Vs2∣)×(t1-t2)＜0，或者，

(∣Vg1-Vd1∣﹣∣Vg2-Vd2∣)×(t1-t2)＜0。

本实施例中，在偏置阶段，数据信号通过驱动晶体管的源极写入驱动晶体管的漏极，使得驱动晶体管的漏极电压大于驱动晶体管的栅极电压，即 Vg1-Vd1<0。非偏置阶段，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即Vg2-Vd2>0。偏置驱动晶体管的过程中，若偏置电压较大，则偏置时间可以适当减小，若偏置电压较小，则偏置时间可以适当延长。

基于此，若∣Vg1-Vd1∣﹣∣Vg2-Vd2∣>0，说明偏置电压较大，此时可以适当减小偏置阶段时长，即t1<t2，以此减小偏置阶段和非偏置阶段的阈值电压的偏差。若∣Vg1-Vd1∣﹣∣Vg2-Vd2∣<0，说明偏置电压较小，此时可以适当延长偏置阶段时长，即t1>t2，以此减小偏置阶段和非偏置阶段的阈值电压的偏差。

在其他实施例中，在偏置阶段，数据信号通过驱动晶体管的漏极写入驱动晶体管的源极，则偏置阶段和非偏置阶段驱动晶体管的栅极和漏极满足(∣ Vg1-Vs1∣﹣∣Vg2-Vs2∣)×(t1-t2)＜0，可以减小偏置阶段和非偏置阶段的阈值电压的偏差。

可选的，本实施例中，偏置阶段的时间大于5微秒，特别的，偏置阶段的时间可以大于20微秒，本申请的实用新型人经过验证，发现当偏置阶段的时间大于5微秒，尤其是大于20微秒时，能够有效地起到缓解阈值电压偏移的现象。而当偏置阶段的时间小于5微秒时，因为偏置阶段的时间太短，驱动晶体管T0 的偏置状态调整不充分，并不能起到较好的缓解阈值电压偏移的作用。

可选非偏置阶段为显示面板的发光阶段。示例性地，在一个发光阶段，驱动晶体管T0的源极电压为4.6V、栅极电压为3V、漏极电压为1V，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，通过偏置阶段，偏置驱动晶体管，可以对发光阶段驱动晶体管的阈值电压偏移进行补偿。

参考图7，图7是像素电路的第一种工作时序的示意图，需要说明的是，此处以及后文中出现的“第一种”等用语，仅仅是为了区分不同的示意图而命名，不应理解为各示意图之间存在排序关系。如图7所示，可选显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。

本实施例中，显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段，在一些情形中，前置阶段与发光阶段可以依序进行。在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段，在偏置阶段，数据信号通过驱动晶体管的源极写入驱动晶体管的漏极，调整驱动晶体管的栅极电位与漏极电位之间的电势差。在一些情形中，可以使得驱动晶体管的漏极电压大于驱动晶体管的栅极电压，偏置驱动晶体管。在非偏置阶段，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，导致驱动晶体管的阈值电压增加，则在至少一帧画面时间内像素电路增加偏置阶段，该偏置阶段可以至少部分地平衡非偏置阶段驱动晶体管的阈值电压增幅，提高显示面板的显示均一性。

如图7所示，可选显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。可选前置阶段包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位。

结合图5与图6所示的像素电路10，此处，第五晶体管T5与第二晶体管 T2为NMOS晶体管，其他晶体管为PMOS晶体管。如图5所示，复位阶段，扫描信号S3输出高电平的有效脉冲，则第五晶体管T5开启，复位信号Vref写入驱动晶体管T0的栅极，使得驱动晶体管T0的栅极复位至小于0V的负电位。在其他实施例中，还可选如图6所示像素电路10中，复位阶段，扫描信号S3 输出高电平的有效脉冲且扫描信号S2输出高电平的有效脉冲，则第五晶体管 T5和第二晶体管T2均开启，复位信号Vref写入驱动晶体管T0的栅极，使得驱动晶体管T0的栅极复位至小于0V的负电位。

偏置阶段，扫描信号S1输出低电平的有效脉冲，则第一晶体管T1开启，本实施例中，第二晶体管为氧化物半导体，且为NMOS晶体管，扫描信号S2 输出低电平的有效脉冲，则第二晶体管T2关断，且驱动晶体管T0已开启，则数据信号写入驱动晶体管T0的漏极，调节驱动晶体管T0的漏极电位。

可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，其中，t1＞t3。

复位阶段仅用于将复位信号写入驱动晶体管的栅极，使得驱动晶体管的栅极复位至小于0V的负电位，因此复位阶段时长t3可以较小。偏置阶段，数据信号写入驱动晶体管的漏极，用于调节驱动晶体管栅极电位与漏极电位之间的电势差，偏置驱动晶体管，用以减弱发光阶段中驱动晶体管的阈值电压漂移，因发光阶段等非偏置阶段的时间长度较长，因此偏置阶段的时间长度t1较长，以便于将非偏置阶段的阈值电压漂移充分减弱。基于此，设定t1＞t3。

可选的，如图7所示，复位阶段结束之时，驱动晶体管的栅极与复位信号之间断开，同时，数据写入模块开启，像素电路进入偏置阶段。本实施例中，像素电路的复位阶段结束之时，数据写入模块即可开启以进入偏置阶段，则能够保证像素电路的前置阶段尽可能缩短，进而降低一帧画面的时间长度，有助于实现高频显示。

参考图8，图8是像素电路的第二种工作时序的示意图，如图8所示，可选复位阶段结束之时至偏置阶段开始之时之间，前置阶段还包括第一间隔阶段，在第一间隔阶段，驱动晶体管的栅极与复位信号之间断开，且数据写入模块保持关断。本实施例中，第一间隔阶段，扫描信号S3从高电平跳变为低电平，第五晶体管T5关断，则驱动晶体管的栅极与复位信号之间断开，且数据写入模块保持关断，则驱动晶体管可以具有一个稳定期。第一间隔阶段结束之时，数据写入模块开启，像素电路进入偏置阶段。如此复位阶段后，通过第一间隔阶段稳定驱动晶体管，再进入偏置阶段，可以提高像素电路的稳定性。

可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，第一间隔阶段的时间长度为t4，其中，t1＞t4，或者t3＞t4。可以理解，复位阶段仅用于复位驱动晶体管的栅极电压，第一间隔阶段用于稳定驱动晶体管，因此复位阶段的时长t3和第一间隔阶段的时长t4可以仅具有一个反应时间长度即可，无需过长时间，因此设定t1＞t4，或者t3＞t4。

参考图9，图9是像素电路的第三种工作时序的示意图，如图9所示，可选复位阶段与偏置阶段的时间段至少部分重叠。

对于图5所示的像素电路，其复位模块16直接连接至驱动晶体管的栅极，数据信号在偏置阶段写入驱动晶体管的漏极，则在第二晶体管T2关断的情况下，复位阶段和偏置阶段的操作互不影响。基于此，可选复位阶段与偏置阶段的时间段至少部分重叠，在偏置阶段的同时，进行复位阶段，一方面通过数据信号调节驱动晶体管T0漏极的电位，另一方面，通过复位信号调节驱动晶体管 T0栅极的电位，从而有助于提升偏置效果。

复位阶段，第二晶体管T2关断且第五晶体管T5开启，则复位信号Vref 写入驱动晶体管T0的栅极。偏置阶段与复位信号的重叠阶段，第二晶体管T2 保持关断且第一晶体管T1开启，则数据信号Vdata写入驱动晶体管T0的漏极，同时第五晶体管T5保持开启，则复位信号Vref持续写入驱动晶体管T0的栅极，能够稳定驱动晶体管T0的栅极电压。偏置阶段与复位信号的非重叠阶段，第五晶体管T5关断且第一晶体管T1开启，则数据信号Vdata写入驱动晶体管T0 的漏极。

在偏置阶段，若驱动晶体管T0的栅极接收一低电平的复位信号，同时，数据信号Vdata写入驱动晶体管T0的漏极，此时，有助于从栅极电位和漏极电位两方面进行调节，从而能够更好地缓解非偏置阶段可能存在的栅极电位大于漏极电位造成的阈值电压偏移的现象。

如图9所示，还可选在偏置阶段结束前，驱动晶体管的栅极与复位信号之间断开，之后，偏置阶段结束。本实施例中，偏置阶段的部分时间段与复位阶段重叠，则复位信号持续写入驱动晶体管的栅极，则驱动晶体管的栅极稳定保持复位信号，从而提升偏置效果。在偏置阶段结束前，第五晶体管T5关断使得驱动晶体管的栅极与复位信号之间断开，之后，偏置阶段结束，如此，可以使得复位阶段结束后，驱动晶体管T0的漏极还接收数据信号，保证驱动晶体管 T0的偏置效果。

如图9所示，在偏置阶段，初始化模块也开启，保证在偏置阶段，初始化模块持续给发光元件20提供初始化信号，保证发光元件处于非发光状态。

参考图10，图10是像素电路的第四种工作时序的示意图，如图10所示，可选在偏置阶段，驱动晶体管的栅极保持接收一复位信号。对于图5所示的像素电路，偏置阶段，第二晶体管T2保持关断、第一晶体管T1开启且第五晶体管T5保持开启，则数据信号Vdata写入驱动晶体管T0的漏极，同时，复位信号Vref持续写入驱动晶体管T0的栅极，能够在偏置阶段稳定驱动晶体管T0的栅极电压。另外，复位阶段与偏置阶段重叠，可以缩短像素电路的前置阶段时长，有助于实现高频显示，并且，在偏置阶段的同时，进行复位阶段，一方面通过数据信号调节驱动晶体管T0漏极的电位，另一方面，通过复位信号调节驱动晶体管T0栅极的电位，从而有助于提升偏置效果。

如图10所示，还可选在偏置阶段结束的同时，驱动晶体管的栅极与复位信号之间断开。本实施例中，偏置阶段的整个时间段与复位阶段重叠，复位阶段的开启时间早于或者同于偏置阶段的开启时间，且复位阶段的结束时间晚于或者同于偏置阶段的结束时间，例如，在一些实施方式中，在偏置阶段结束之后，驱动晶体管T0的栅极再与复位信号之间断开。如上所述，则使得复位信号在复位阶段和偏置阶段持续写入驱动晶体管的栅极，保证了数据写入阶段之前驱动晶体管的栅极电压的稳定，提升了偏置效果。

参考图11，图11是像素电路的第五种工作时序的示意图，如图11所示，可选复位阶段包括第一复位阶段和第二复位阶段，与偏置阶段时间不重叠的第一复位阶段，驱动晶体管的栅极接收第一复位信号；在偏置阶段的至少部分时间段内，驱动晶体管的栅极接收第二复位信号，偏置阶段与第二复位阶段的时间至少部分重叠。第一复位阶段可用于复位驱动晶体管的栅极电位，使其栅极电位低于0V。第二复位阶段可用于稳定偏置阶段时驱动晶体管的栅极电位，实现驱动晶体管的偏置调节。可选偏置阶段的部分时间与第二复位阶段的时间重叠。在其他实施例中，还可选偏置阶段的全部时间与第二复位阶段的时间重叠。

可选第一复位信号与第二复位信号具有相同的电位。在其他实施例中，还可选第一复位信号与第二复位信号具有不同的电位。在一些可选的实施方式中，第一复位信号需要起到拉低驱动晶体管的栅极电位的作用，因此第一复位信号小于0V。而第二复位信号用于在偏置阶段起到稳定驱动晶体管的栅极电位的作用，以提升偏置效果。基于此，第二复位信号可以和第一复位信号相同，也可以不同。相关从业人员可以在不同的设计需求下，灵活设计像素电路。

可选的，第一复位信号的电位的绝对值大于第二复位信号的电位的绝对值；驱动晶体管为PMOS晶体管，第一复位信号的电位低于第二复位信号的电位；或者，驱动晶体管为NMOS晶体管，第一复位信号的电位高于第二复位信号的电位。可选第一复位信号的电位的绝对值大于第二复位信号的电位的绝对值，则第二复位信号在偏置阶段起到偏置作用的基础上，采用较低电位绝对值的第二复位信号可以降低像素电路的功耗。

另一种实施方式中，可选的，第一复位信号的电位的绝对值小于第二复位信号的电位的绝对值；驱动晶体管为PMOS晶体管，第二复位信号的电位低于第一复位信号的电位；或者，驱动晶体管为NMOS晶体管，第二复位信号的电位高于第一复位信号的电位。可选第一复位信号的电位的绝对值小于第二复位信号的电位的绝对值，在显示面板的特定情形下，如高频驱动的情形下，复位阶段，第一复位信号的电平为一个绝对值相对较小负电位，则数据写入阶段的时间可以缩短，从而有助于实现高频驱动。

参考图12，图12是像素电路的第六种工作时序的示意图，如图12所示，在偏置阶段，第二复位阶段至少进行两次，相邻第二复位阶段之间，驱动晶体管的栅极与复位信号之间断开。本实施例中，在偏置阶段，可设计多个第二复位阶段，每个第二复位阶段均能够复位驱动晶体管的栅极电位，便于实现驱动晶体管的偏置调节，进一步提升偏置效果。

如图7所示，可选显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。可选前置阶段依序包括偏置阶段和数据写入阶段；在数据写入阶段，数据写入模块、驱动模块以及补偿模块均开启，数据信号写入驱动晶体管的栅极。

本实施例中，数据写入阶段，扫描信号S1输出有效脉冲信号使得数据写入模块开启，驱动模块开启，且扫描信号S2输出有效脉冲信号使得补偿模块开启，那么数据信号通过开启的数据写入模块、驱动模块和补偿模块写入驱动模块的控制端即驱动晶体管的栅极。

可选偏置阶段的时间长度为t1，数据写入阶段的时间长度为t5，其中，t1 ＞t5。可以理解，数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，因此满足反应时间长度即可。偏置阶段，数据信号写入驱动晶体管的漏极，偏置驱动晶体管用以减弱发光阶段中驱动晶体管的阈值电压漂移，发光阶段的时间长度较长，因此偏置阶段的时间长度t1较长，以便于将非偏置阶段的阈值电压漂移充分减弱。基于此，设定t1＞t5。

如图7所示，可选在偏置阶段至数据写入阶段的时间段内，数据写入模块保持开启状态。本实施例，偏置阶段至数据写入阶段的时间段内，扫描信号S1 输出有效脉冲信号使数据写入模块保持开启状态，且驱动晶体管保持开启状态。则偏置阶段，补偿模块关断，数据信号可以写入驱动晶体管的漏极；数据写入阶段，扫描信号S2输出有效脉冲信号使补偿模块开启，数据信号可以写入驱动晶体管的栅极。

参考图13，图13是像素电路的第七种工作时序的示意图，如图13所示，可选偏置阶段结束之时至数据写入阶段开始之时，像素电路包括第二间隔阶段，在第二间隔阶段，数据写入模块关断。本实施例中，第二间隔阶段，扫描信号 S1从低电平跳变为高电平，则数据写入模块关断，驱动晶体管的漏极与数据信号之间断开，则驱动晶体管可以具有一个稳定期。第二间隔阶段结束之时，扫描信号S1从高电平跳变为低电平，则数据写入模块开启，像素电路进入数据写入阶段。如此偏置阶段结束后，通过第二间隔阶段稳定驱动晶体管，再进入数据写入阶段，可以提高像素电路的稳定性。

可选偏置阶段的时间长度为t1，数据写入阶段的时间长度为t5，第二间隔阶段的时间长度为t6，其中，t1＞t6，或者，t5＞t6。可以理解，数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，第二间隔阶段是用于稳定驱动晶体管的一个过渡阶段，因此数据写入阶段的时长t5和第二间隔阶段的时长t6可以仅具有一个反应时间长度即可，无需过长时间，因此设定t1＞t6，或者t5＞t6。

如图7所示，可选前置阶段依序包括复位阶段、偏置阶段和数据写入阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；在数据写入阶段，数据写入模块、驱动模块以及补偿模块均开启，数据信号写入驱动晶体管的栅极。

本实施例中，像素电路的前置阶段中，首先对驱动晶体管的栅极进行复位，使得驱动晶体管的栅极电压下拉为低于0V的负电压，方便后续偏置驱动晶体管。其次偏置驱动晶体管，将数据信号写入驱动晶体管的漏极，减弱非偏置阶段造成的驱动晶体管的阈值电压漂移。最后为数据写入阶段，数据写入模块、驱动模块以及补偿模块均开启，将数据信号写入驱动晶体管的栅极。

可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，数据写入阶段的时间长度为t4，其中，t1＞t3，且t1＞t4。一帧画面时间内，非偏置阶段造成驱动晶体管的阈值电压漂移，而非偏置阶段的时间长度较长，为了减弱非偏置阶段的驱动晶体管的阈值电压漂移，则设定偏置阶段的时间长度较长。数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，则设定数据写入阶段的时间长度较短。复位阶段仅用于将复位信号写入驱动晶体管的栅极，则设定复位阶段的时间长度较短。基于此，设定t1＞t3，且t1＞t4。

参考图14，图14是像素电路的第八种工作时序的示意图，示例性的，在上述任意实施例的基础上，可选偏置阶段包括依序进行的m个子偏置阶段， m≥1；m个子偏置阶段中，相邻两个子偏置阶段之间的间隔为第三间隔阶段，在第三间隔阶段，数据写入模块关断。

如图14所示可选偏置阶段包括依序进行的至少2个子偏置阶段，至少2个子偏置阶段中，相邻两个子偏置阶段之间的间隔为第三间隔阶段。在子偏置阶段，数据写入模块开启；在第三间隔阶段，数据写入模块关断。具体的，在子偏置阶段，扫描信号S1输出有效脉冲信号，使得数据写入模块开启，则数据信号依序通过数据写入模块和驱动模块写入驱动晶体管的漏极，实现驱动晶体管的偏置。在第三间隔阶段，扫描信号S1输出无效脉冲信号，使得数据写入模块关断，则数据信号与驱动晶体管的漏极之间断开。偏置阶段包括多个子偏置阶段，则每个子偏置阶段可以减弱非偏置阶段的驱动晶体管的阈值电压漂移，通过多个子偏置阶段，可以将非偏置阶段造成的驱动晶体管阈值电压漂移充分减弱，进一步提升偏置效果。

在其他实施例中，还可选如图7所示偏置阶段包括一个子偏置阶段，即偏置阶段，数据写入模块常开。

参考图15，图15是像素电路的第九种工作时序的示意图，如图15所示，可选偏置阶段包括至少两个第三间隔阶段，且其中，至少两个第三间隔阶段的时间长度不相等。可选第三间隔阶段的时间长度随着m个子偏置阶段依序增大或者减小。可选至少一个第三间隔阶段的时间长度短于至少一个子偏置阶段的时间长度，第三间隔阶段为子偏置阶段之间的过渡阶段，因此，其时间长度可以短于子偏置阶段的时间长度。特别的，任一第三间隔阶段的时间长度均短于任一子偏置阶段的时间长度。可以理解，多个第三间隔阶段的时长可以相同也可以不同，或者多个第三间隔阶段的时长满足递增或递减等规则，本实用新型实施例中根据不同情况下像素电路的偏置需求，灵活设计像素电路的偏置阶段，不限于此。

参考图16，图16是像素电路的第十种工作时序的示意图，如图16所示，可选m个子偏置阶段中，至少两个子偏置阶段的时间长度不相等。可选第一个子偏置阶段的时间长度长于其他子偏置阶段的时间长度。可选子偏置阶段的时间长度随m个子偏置阶段依序变短。可以理解，多个子偏置阶段的时长可以相同也可以不同，或者多个子偏置阶段的时长满足递增或递减等规则，本实用新型实施例中根据不同情况下像素电路的偏置需求，灵活设计像素电路的偏置阶段，不限于此。

对于第一个子偏置阶段的时间长度长于其他子偏置阶段的时间长度的情况，偏置阶段中，在第一子偏置阶段对驱动晶体管进行偏置，可以有效减弱非偏置阶段驱动晶体管的阈值电压漂移，后续通过时长较短的其他子偏置阶段对驱动晶体管进行补充偏置，可以根据偏置情况动态的进行偏置调整，从而通过多个子偏置阶段，将非偏置阶段驱动晶体管的阈值电压漂移充分减弱，从而可以保证偏置阶段的时长不会过长。

可选的，结合图16和图13，至少一第三间隔阶段的时间长度与第二间隔阶段的时间长度不相等，因第三间隔阶段为任两个相邻的子偏置阶段之间的间隔阶段，第二间隔阶段为偏置阶段与数据写入阶段之间的时间间隔，因此，可以视具体的情况，灵活设定第二间隔阶段和第三间隔阶段的时间，在一些实施方式中，第二间隔阶段的时间长度大于第三间隔阶段的时间长度，在另一些实施方式中，第二间隔阶段的时间长度也可以小于第三间隔阶段的时间长度。

示例性的，在上述任意实施例的基础上，可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S＞0，其中，数据写入帧包括数据写入阶段，在数据写入阶段，数据写入模块为驱动晶体管的栅极写入数据信号；保持帧不包含数据写入阶段；其中，至少数据写入帧包括偏置阶段。数据写入帧，像素电路写入新的显示数据；保持帧，像素电路正常刷新，但保持前一帧的显示数据，不写入新的显示数据。数据写入帧画面时间内，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。

参考图17，图17是像素电路的第十一种工作时序的示意图，在本实施例中，可选至少一数据帧和至少一保持帧包括偏置阶段，且至少一保持帧内偏置阶段的时间长度长于数据写入帧内偏置阶段的时间长度。保持帧画面时间内，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。保持帧显示前一帧画面，不包括数据写入阶段，可以采用较多的时长进行偏置调节。数据写入帧显示新一帧画面，因此保证其正常的发光阶段时长。基于此，可选至少一保持帧内偏置阶段的时间长度长于数据写入帧内偏置阶段的时间长度，在保证显示的基础上，能够达到较好的偏置效果。

参考图18，图18是像素电路的第十二种工作时序的示意图，可选显示面板包括至少两个数据写入帧，其中，至少两个数据写入帧中，偏置阶段的时间长度不同。可选显示面板包括第一数据写入帧和第二数据写入帧，相邻两第一数据写入帧之间包括n个第二数据写入帧，n≥1；第一数据写入帧中，偏置阶段的时间长度为t7，第二数据写入帧中，偏置阶段的时间长度为t8，其中，t7＞t8≥0。

显示面板包括多个第二数据写入帧。第二数据写入帧中，偏置阶段的时间长度为t8，在偏置阶段，可以偏置驱动晶体管的栅极和漏极的电压，起到减弱驱动晶体管的阈值电压漂移的作用。在实际应用中，第二数据写入帧画面中，偏置阶段并不能将驱动晶体管的阈值电压漂移减弱至0，那么显示面板显示多个第二数据写入帧画面后，长期累积，还是会导致驱动晶体管内部特性发生变化。基于此，第一数据写入帧中偏置阶段的时间长度为t7，通过增加该帧画面中偏置阶段的时长，使其减弱直至当前一帧画面之时累积的驱动晶体管的阈值电压漂移，提升偏置效果，进而提高显示均一性。

在一些实施方式中，第二数据写入帧还可以不包括偏置阶段，即t8＝0，在此种情况下，无需在每一个数据写入帧都进行偏置阶段，可以仅在第一数据写入帧内设置偏置阶段，从而简化显示面板的驱动过程。

参考图19，图19是像素电路的第十三种工作时序的示意图，还可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S ＞0，其中，至少一个保持帧包括偏置阶段，其中，在保持帧，前置阶段依序包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；偏置阶段与发光阶段之间不包括数据写入阶段。本实施例中，保持帧，像素电路正常刷新，但保持前一帧的显示数据，该保持帧不包括数据写入阶段，则保持帧显示前一帧的显示画面。保持帧画面时间内，在偏置阶段，前一帧的数据信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。该偏置阶段结束后，保持帧直接进入发光阶段以显示画面。由此可以缩短保持帧前置阶段的时长，从而缩短保持帧画面的工作时长。

参考图20，图20是像素电路的第十四种工作时序的示意图，还可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S ＞0，其中，至少一个保持帧包括偏置阶段，其中，在保持帧，前置阶段包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；复位阶段与偏置阶段的时间至少部分重叠。本实施例中，保持帧画面内，复位阶段与偏置阶段的时间至少部分重叠，则能够进一步缩短保持帧前置阶段的时长，而且，在偏置阶段的同时，进行复位阶段，一方面通过数据信号调节驱动晶体管T0漏极的电位，另一方面，通过复位信号调节驱动晶体管T0栅极的电位，从而有助于提升偏置效果。

需要说明的是，上述附图中，均以发光元件的初始化阶段与复位阶段或者偏置阶段至少部分重叠为例进行说明，但是本实施例不限于此，在一些其他的实施例中，初始化阶段可以与偏置阶段不交叠，或者在整个偏置阶段，均同时进行初始化阶段，以及在偏置阶段结束时，初始化阶段仍在进行，以上方案均可。可以视具体的电路情况，进行灵活设计。

本实施例的另一方面提供一种显示面板，其中，参考图21，图21是本实用新型实施例提供的另一种显示面板的像素电路示意图，显示面板包括：像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12和补偿模块13；数据写入模块11用于选择性地为驱动模块12提供数据信号；驱动模块12用于为所述发光元件20提供驱动电流，驱动模块12包括驱动晶体管 T0；补偿模块13用于补偿驱动晶体管T0的阈值电压；其中，像素电路10的工作过程包括偏置阶段，数据写入模块11复用为偏置模块，在数据写入阶段，数据写入模块11用于提供数据信号Vdata，在偏置阶段，数据写入模块用于提供偏置信号Vbias；在偏置阶段，数据写入模块11与所述驱动模块12开启，且补偿模块13关断，偏置信号Vbias写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。

此处，偏置信号Vbias可以为与像素电路10连接的数据信号线上提供的数据信号Vdata，也可以为驱动芯片额外提供的偏置信号，只要能够起到在数据写入模块与驱动模块开启，且所述补偿模块关断时，能够写入驱动晶体管的漏极，调整驱动晶体管的偏置状态作用的偏置信号，均在本实施例的保护范围之内。

参考图22，图22是本实用新型实施例提供的再一种显示面板的像素电路示意图，在一些实施方式中，数据写入模块可以包括数据写入晶体管T1和偏置晶体管T8，数据写入晶体管T1连接至数据信号输入端，用于传输数据信号 Vdata，偏置晶体管T8连接至偏置信号输入端，用于传输偏置信号Vbias。偏置晶体管T8通过其控制端连接于偏置控制信号ST，来控制偏置晶体管的开启与关闭。

可选的，在偏置阶段，偏置信号Vbias的电位大于驱动晶体管T0栅极的电位，从而用于抬高驱动晶体管T0漏极的电位，缓解驱动晶体管T0的栅极电位与漏极电位之间的电势差导致的阈值电压偏移的现象。

需要注意的是，图21与图22中仅示意性地示出了上述实施方式中的关键结构，并不一定包含电路所运行的全部结构。

在其他实施方式的驱动过程中，驱动方式可以参考前述任一实施方式中的驱动方式，仅需将偏置阶段的数据信号，替换为偏置信号即可，均应理解为在本实施例的保护范围内。在此基础上，可以结合图22与图5，当偏置晶体管T8 与第五晶体管T5为同种类型的晶体管时，例如同为PMOS或者NMOS晶体管，偏置控制信号ST可以与复位模块的控制信号S3为相同的信号；当偏置晶体管 T8与第四晶体管S4为同种类型的晶体管时，例如同为PMOS或者NMOS晶体管，偏置控制信号ST可以与初始化模块的控制信号S4为相同的信号。

基于同一实用新型构思，本实用新型实施例还提供了一种显示面板的驱动方法，本实施例中显示面板包括像素电路和发光元件；像素电路包括数据写入模块、驱动模块和补偿模块；数据写入模块用于选择性地为驱动模块提供数据信号；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；补偿模块用于补偿驱动晶体管的阈值电压偏差；其中，

本实用新型实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，数据写入模块与驱动模块开启，且补偿模块关断，数据信号通过开启的数据写入模块和驱动模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的 I-V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I-V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板或者 micro LED显示面板。

参考图23，图23是本实用新型实施例提供的一种显示装置的示意图，如图23所示，可选该显示装置应用于智能手机、平板电脑等电子设备100中。可以理解，上述实施例仅提供了像素电路结构的部分示例，以及像素电路的驱动方法，显示面板还包括其他结构，在此不再一一赘述。

参考图24，图24是本发明另一实施例提供的一种显示面板的像素电路示意图，其中，显示面板包括像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12、补偿模块13、复位模块16；数据写入模块11连接于数据信号输入端与驱动晶体管T0的源极之间，用于为驱动模块12提供数据信号Vdata；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0；补偿模块13连接于驱动晶体管T0的栅极与驱动晶体管T0的漏极之间，用于补偿驱动晶体管T0的阈值电压；复位模块16连接于复位信号端与驱动晶体管T0的漏极之间，用于为驱动晶体管T0的栅极提供复位信号 Vref；其中，复位模块16还复用为偏置模块；像素电路的工作过程包括复位阶段和偏置阶段；在复位阶段，复位模块16与补偿模块13开启，复位信号端为驱动晶体管T0的栅极提供复位信号，用于对驱动晶体管T0的栅极进行复位；在偏置阶段，复位模块16开启，且补偿模块13关断，复位信号端为驱动晶体管T0的漏极提供偏置信号Vbias，用于调整驱动晶体管T0的偏置状态。

可选的，数据写入模块11的控制端连接于第一扫描信号端，用于接收第一扫描信号S1，第一扫描信号S1控制数据写入模块11的开启和关断；进一步地，数据写入模块11包括第一晶体管T1，第一晶体管T1的栅极连接于第一扫描信号端，源极连接于数据信号输入端，漏极连接于驱动晶体管T0的源极。补偿模块13的控制端连接于第二扫描信号端，用于接收第二扫描信号S2，第二扫描信号S2控制补偿模块13的开启和关断；进一步地，补偿模块13包括第二晶体管T2，第二晶体管T2的栅极连接于第二扫描信号端，源极连接于驱动晶体管 T0的漏极，漏极连接于驱动晶体管T0的栅极。复位模块16的控制端连接于第三扫描信号端，用于接收第三扫描信号S3，第三扫描信号S3控制复位模块16 的开启和关断；进一步地，复位模块16包括第五晶体管T5，第五晶体管T5的栅极连接于第三扫描信号S5，源极连接于复位信号端，漏极连接于驱动晶体管 T0的漏极。

本实施例中，通过复位模块复用为偏置模块，一方面复位模块可以在复位阶段，为驱动晶体管的栅极提供复位信号；另一方面，复位模块可以在偏置阶段，为驱动晶体管的漏极提供偏置信号，因为显示面板中包括发光阶段等非偏置阶段，当驱动晶体管开启时，可能存在驱动晶体管的栅极电位高于漏极电位的情形，如此会导致驱动晶体管的Id-Vg曲线发现偏移，如本说明书的图3所示，从而导致驱动晶体管的阈值电压Vth发生偏移，为了改善这一现象，通过设置偏置阶段，来调节驱动晶体管的栅极电位和源极电位之间的电势差，减弱Id-Vg曲线的偏移现象，从而减弱驱动晶体管的阈值电压Vth的偏移现象。

如图24所示，本实施例中，像素电路10还包括发光控制模块14，发光控制模块14用于选择性地允许发光元件20进入发光阶段；发光控制模块14包括第一发光控制模块141和第二发光控制模块142，第一发光控制模块141连接于第一电源信号端与驱动晶体管T0的源极之间，第二发光控制模块连接于驱动晶体管T0的漏极与发光元件20之间；在偏置阶段，至少第二发光控制模块142 关断。因为在偏置阶段，需要保证发光元件20不发光，因此，设置第二发光控制模块142关断，可以保证发光元件20不发光。另外，可选的，偏置阶段，第一发光控制模块141也可以关断，设置第一发光控制模块141关断，是为了避免第一电源信号PVDD对驱动晶体管T0的漏极电压造成影响，由偏置信号 Vbias单独对驱动晶体管T0的漏极电位进行调节。在一些特殊的情形下，偏置阶段，第一发光控制模块141也可以开启，由第一电源信号PVDD与偏置信号 Vbias共同参与对驱动晶体管T0的漏极电位的调节，但这种情形只适用于第一发光控制模块141与第二发光控制模块142的控制端分别由不同的信号控制的情形。

可选的，第一发光控制模块141的控制端连接于发光控制信号端，用于接收发光控制信号EM，发光控制信号EM控制第一发光控制模块141的开启和关断；进一步地，第一发光控制模块141包括第六晶体管T6，第六晶体管T6 的栅极连接于发光控制信号端，源极连接于第一电源信号端，漏极连接于驱动晶体管T0的源极；第二发光控制模块142的控制端连接于发光控制信号端，用于接收发光控制信号EM，发光控制信号EM控制第二发光控制模块142的开启和关断；进一步地，第二发光控制模块142包括第三晶体管T3，第三晶体管T3的栅极连接于发光控制信号端，源极连接于驱动晶体管T0的漏极，漏极连接于发光元件20。

如图24所示，本实施例中，像素电路10还包括初始化模块15，初始化模块15连接于初始化信号端与发光元件20之间，用于为发光元件20提供初始化信号Vini；在一些实施方式中，在偏置阶段，初始化模块15不开启；在另一些实施方式中，可选的，在偏置阶段的至少部分时间内，初始化模块15开启。因偏置阶段需要保证发光元件20不发光，但是晶体管可能存在漏电流的风险，导致发光元件20在偏置阶段可能会发生偷亮，而在偏置阶段的至少部分时间内，初始化模块15开启，能够保证发光元件20接收初始化信号，从而充分保证发光元件20不发光。

可选的，初始化模块15的控制端连接于第四扫描信号端，用于接收第四扫描信号S4，第四扫描信号S4控制初始化模块15的开启和关断；进一步地，初始化模块15包括第四晶体管T4，第四晶体管T4的栅极连接于第四扫描信号端，源极连接于初始化信号端，漏极连接于发光元件20。

可选的，本实施例中，驱动晶体管T0为PMOS晶体管，偏置信号Vbias 的电压高于复位信号Vref的电压。因为复位阶段，是需要将驱动晶体管T0的栅极电压充分复位，保证驱动晶体管T0打开，因此，复位信号Vref通常为一个低电平信号，而偏置阶段，是需要将驱动晶体管T0的漏极电压适当抬高，以减缓驱动晶体管T0的阈值电压偏移现象，因此，一般地，设置偏置信号Vbias 的电压高于复位信号Vref的电压。基于此，复位信号端所接收的信号会在复位信号Vref与偏置信号Vbias之间进行转换，为了方便描述，后文中将复位信号端所接收的信号统称为V0。

可选的，本实施例中，像素电路10的工作过程还包括至少一非偏置阶段；在偏置阶段，驱动晶体管T0的栅极电压为Vg1，源极电压为Vs1，漏极电压为 Vd1；在非偏置阶段，驱动晶体管的栅极电压为Vg2，源极电压为Vs2，漏极电压为Vd2。

在一些实施方式中，|Vg1-Vd1|＜|Vg2-Vd2|。此处，通过设置|Vg1-Vd1|＜ |Vg2-Vd2|，使得偏置阶段驱动晶体管T0的栅极电压与漏极电压之间的差值，小于非偏置阶段驱动晶体管T0的栅极电压与漏极电压之间的差值，从而有利于缓解驱动晶体管T0的阈值电压偏移现象。

在另一些实施方式中，(Vg1-Vd1)×(Vg2-Vd2)＜0。此处，通过设置 (Vg1-Vd1)×(Vg2-Vd2)＜0，使得原本在非偏置阶段时驱动晶体管T0的栅极电位与漏极电位之间的电势差，在偏置阶段时，发生了逆转，从而有效地平衡非偏置阶段所引起的驱动晶体管T0的阈值电压偏移的问题。

进一步可选的，Vd1-Vg1＞Vg2-Vd2＞0。此处，设置Vd1-Vg1＞Vg2-Vd2 ＞0，通过设置较大的(Vd1-Vg1)的差值，能够使得非偏置阶段驱动晶体管T0 的栅极电位和漏极电位之间的电势差，在偏置阶段，以另一个更大的逆转电势差来平衡，从而有利于缩短偏置阶段的时间。

另外，可选的，若偏置阶段的时间长度为t1，非偏置阶段的时间长度为t2，则其中，(∣Vg1-Vd1∣﹣∣Vg2-Vd2∣)×(t1-t2)＜0。此处，设置当∣Vg1-Vd1 ∣大于∣Vg2-Vd2∣时，即偏置所用的逆转电势差更大，因此，可设置偏置阶段的时间短于非偏置阶段；反之，若∣Vg1-Vd1∣小于∣Vg2-Vd2∣，即偏置所用的逆转电势差更小，则可设置偏置阶段的时间长于非偏置阶段。上述设计的目的在于，在偏置阶段，将非偏置阶段所产生的驱动晶体管阈值电压偏移的问题充分抵消，同时，避免偏置阶段过度进行而带来其他的问题。

在前述实施方式中，可选的，非偏置阶段为显示面板的发光阶段，因为发光阶段，驱动晶体管T0为发光元件20提供驱动电流，如图24所示的像素电路中，在发光元件20发光阶段之前，会先给驱动晶体管T0的栅极写入数据信号 Vdata，直至驱动晶体管T0的栅极电位为(Vdata-Vth)，此后，进入发光阶段，因此，发光阶段，驱动晶体管T0的栅极电位为一个相对较高的电位，在一些情形下，发光阶段，例如驱动晶体管T0的源极电位为4.6V，栅极电位为3V，漏极电位为1V，因此，在发光阶段，驱动晶体管T0开启，但是栅极电位高于漏极电位，会导致Id-Vg曲线发生偏移，导致驱动晶体管T0的阈值电压Vth发生偏移。因此，本实施例中，设定发光阶段为一个非偏置阶段，来解决发光阶段所带来的上述技术问题。

可选的，在本实施例中，显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。

参考图25和27，图25是图24所示像素电路的工作时序示意图之一，图 26是图24所示像素电路的工作时序示意图之一。其中，可选的，如图25所示，在一帧画面时间内，包括前置阶段和发光阶段，前置阶段依序包括复位阶段和偏置阶段，在复位阶段，第二扫描信号S2控制复位模块16开启，此处复位模块16中的第五晶体管T5可以为PMOS晶体管或者NMOS晶体管，NMOS晶体管可以为氧化物半导体晶体管，图中以为NMOS晶体管为例；第三扫描信号 S3控制补偿模块13开启，此处，补偿模块13中的第二晶体管T2可以为PMOS 晶体管或者NMOS晶体管，NMOS晶体管可以为氧化物半导体晶体管，图中以NMOS晶体管为例；此时，复位信号端通过开启的复位模块16与补偿模块13 为驱动晶体管T0的栅极提供复位信号Vref，VO此时为Vref，为相对较低的低电平信号。

复位阶段结束时，补偿模块13关断，此处，可选的，在补偿模块13关断的同时，即第二扫描信号S2的下降沿，同时，复位信号端的VO信号由低电平的Vref上升为相对较高的高电平信号Vbias，此时，复位模块16保持开启，像素电路10进入偏置阶段，复位信号端为驱动晶体管T0的漏极提供偏置信号 Vbias。此处，通过设置复位阶段结束的同时，即进行偏置阶段，能够缩短前置阶段的时间长度。

另外，可选的，如图25所示，可选的，复位阶段结束时，补偿模块13先关断，复位信号端的VO信号经过一时间间隔后，再由低电平的Vref上升为相对较高的高电平信号Vbias，复位模块16保持开启，像素电路10进入偏置阶段。此处，在复位阶段与偏置阶段之间设置一时间间隔，是为了避免信号多个信号同时转换，导致驱动晶体管不稳定，通过时间间隔稳定驱动晶体管，再进行下一步操作，能够提升像素电路的稳定性。可选的，这一时间间隔的时间长度短于复位阶段的时间长度，或者这一时间间隔的时间长度短于偏置阶段的时间长度，因为，这一时间间隔仅为稳定驱动晶体管而设置，因此，无需过长时间。

可选的，如图26所示，在复位阶段结束后，复位模块16关断，补偿模块 13保持开启一段时间间隔，经过一段时间间隔后，补偿模块13关断，同时，或者在此后，复位模块16再次开启，并且，在此同时，或者在此之前，复位信号端的VO信号由低电平的Vref上升为相对较高的高电平信号Vbias，像素电路进入偏置阶段。在此过程中，若各个信号同时转变，则会有利于缩短前置阶段的时间，而若各个信号转变的时间之间有时间间隔，则有利于驱动晶体管的稳定。具体如何设计，可以按照具体的情形灵活设定。

可选的，如图26所示，在复位阶段结束后，在复位模块16关断至补偿模块13关断之间的时间段，还包括数据写入阶段，复位阶段结束后，第一扫描信号S1控制数据写入模块11开启，数据信号Vdata通过开启的数据写入模块11 与驱动模块12和补偿模块13，写入驱动晶体管T0的栅极，在数据写入阶段结束之后，补偿模块13关断，复位模块16再次开启，进行偏置阶段。

可选的，本实施例中，前述的复位阶段的时间长度短于偏置阶段的时间长度，因为复位阶段的目的是将复位信号写入驱动晶体管的栅极，则无需过长时间，而偏置阶段是用于将非偏置阶段的阈值电压偏移抵消，因此，需要一定的时间长度，才能够达到效果，故而有此设定。另外，如图26所示的情形，数据写入阶段的时间长度也短于偏置阶段的时间长度，因数据写入阶段的目的是将数据信号写入驱动晶体管的栅极，不需要过长时间，而偏置阶段是用于将非偏置阶段的阈值电压偏移抵消，因此，需要一定的时间长度，才能够达到效果，故而有此设定。

前述实施例中，在偏置阶段之前设置复位阶段，是通过复位信号Vref先将驱动晶体管T0的栅极电位复位至较低的低电平信号，然后通过偏置信号Vbias 将驱动晶体管T0的漏极电位抬升至较高的高电平信号，达到了在偏置阶段，一方面拉低驱动晶体管T0的栅极电位，另一方面抬高驱动晶体管T0的漏极电位的目的，从两个方面来分别调整，从而更有利于改善驱动晶体管T0的栅极与漏极之间的电势差，提升偏置阶段的效果，充分抵消非偏置阶段驱动晶体管T0 的阈值电压偏移。

参考图27，图27是图24所示像素电路的工作时序示意图之一，可选的，本实施例的前置阶段包括N个偏置阶段，N≥1；N个偏置阶段中的任意相邻的两个偏置阶段之间包括中间阶段，前述实施方式中的复位阶段，可以位于偏置阶段开始时的第一个偏置阶段之前，即先对驱动晶体管T0的栅极进行复位，然后再开始偏置阶段。另外，可选的，复位阶段也可以位于任意相邻的两个偏置阶段之间的中间阶段，如第一个偏置阶段与第二个偏置阶段之间的中间阶段，或者第二个偏置阶段与第三个偏置阶段之间的中间阶段，等等；即前置阶段开始时，先进行至少一个偏置阶段，然后再进行复位阶段。另外，可选的，复位阶段还可以位于前置阶段的最后一个偏置阶段之后，即位于发光阶段之前，在此种情况下，需要注意的是，复位阶段后必须进行数据写入阶段，然后再进入发光阶段。而在前述其他实施方式中，复位阶段后可以进行数据写入阶段，也可以不进行数据写入阶段而直接进入偏置阶段，视具体情形而定。

示例性地，图27中示出了两个偏置阶段，但实际情况不限于两个。如图 27所示，可选的，前置阶段中，任意两个偏置阶段的时间长度可以不相等，比如，第一个偏置阶段的时间长度大于其他偏置阶段的时间长度，可以这样理解，第一个偏置阶段为主偏置阶段，主要承担着抵消非偏置阶段的阈值电压偏差的问题，但是为了防止第一个偏置阶段的偏置效果不彻底，可以设置其他的补充偏置阶段，来充分补充偏置效果。在此基础上，可以设置，前置阶段中，偏置阶段的时间长度依序减小，从而可以利用在后的偏置阶段补充在前的偏置阶段的偏置效果不充分的情况。基于同样的构思，还可以相反地设置，如，最后一个偏置阶段的时间长度大于其他的偏置阶段的时间长度，特别地，前置阶段中，偏置阶段的时间长度依序增大，可以通过逐个时间长度逐渐增大的偏置阶段，来逐渐实现偏置效果。另外，综合前述构思，还可以设置中间某一个偏置阶段的时间长度大于第一个偏置阶段的时间长度，也大于第二个偏置阶段的时间长度，即利用收尾的偏置阶段作为补充，而中间的一个偏置阶段为主偏置阶段。

可选的，本实施例中，显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S＞0；数据写入帧包括数据写入阶段，在数据写入阶段，数据写入模块为驱动晶体管的栅极写入数据信号；保持帧不包含数据写入阶段。

在本实施例的一种实施方式中，至少一数据写入帧的前置阶段包括偏置阶段，在此情形下，可以参考图26所示，数据写入阶段可以在偏置阶段之前进行，也可以在偏置阶段之后进行，还可以在相邻的两个偏置阶段之间进行。在数据写入阶段在偏置阶段之前进行时，只要保证在偏置阶段补偿模块13关断，数据信号锁存在驱动晶体管T0的栅极即可。

可选的，在此种实施方式中，如前置阶段的时间长度为T11，前置阶段中的所有偏置阶段的时间总和为T22，经过发明人的验证，发现当T22≤2/3×T11 时，可以避免偏置阶段占用前置阶段太长时间，而导致前置阶段时间增长，而导致显示面板的刷新频率降低而影响显示效果。

在本实施例的另一种实施方式中，至少一保持帧的前置阶段包括偏置阶段，在此情形下，前置阶段可以包括偏置阶段，且不包括数据写入阶段，可选的，前置阶段还可以包括复位阶段，如图25所示，也可以不包括复位阶段，直接进行偏置阶段。此种情形下，如前置阶段的时间长度为T11，前置阶段中的所有偏置阶段的时间总和为T22，经过发明人的验证，可以使得T22等于T11，即整个前置阶段均为偏置阶段，或者T22≥2/3T11，使得充分利用前置阶段的时间进行偏置阶段，从而避免前置阶段过长，且能够起到较好的偏置效果。

需要说明的是，本实施例中，可以仅数据写入帧的前置阶段包括偏置阶段，而保持帧的前置阶段不包括偏置阶段，此时，如果可以仅利用数据写入帧，即解决偏置问题，则可以无需在保持帧内设置偏置阶段。也可以仅保持帧的前置阶段包括偏置阶段，而数据写入帧的前置阶段不包括偏置阶段，因数据写入帧还承担着复位阶段以及数据写入阶段等工作，因此，如果保持帧可以完全承担偏置阶段的工作，则可以不用在数据写入帧设置偏置阶段，以简化数据写入帧的时序。

在本实施例的再一种实施方式中，还可以选至少一保持帧的前置阶段和至少一数据写入帧的前置阶段均包含偏置阶段，如此设置，能够通过保持帧和数据写入帧共同承担偏置阶段的工作，保证偏置阶段的效果。可选的，保持帧中的偏置阶段的时间长度可以长于数据写入帧中的至少一个偏置阶段的时间长度，如前面所述，保持帧的前置阶段不包含数据写入阶段，因此其时序相对来说较简单，可以使得保持帧中的偏置阶段时间较长一些，数据写入帧中的至少一个偏置阶段时间较短一些，从而避免数据写入帧的前置阶段时间过长。在此基础上，还可设置保持帧中的偏置阶段的时间长度的总和大于等于数据写入帧中的偏置阶段的时间长度的总和。进一步地，可选的，保持帧中的偏置阶段的时间长度长于数据写入帧中的任一个偏置阶段的时间长度，以充分避免数据写入帧的前置阶段时间过长。

另外，本实施例中，如图25以及前述描述中所示，初始化模块15的开启时间，即像素电路的初始化阶段，可以与偏置阶段不交叠，也可以与偏置阶段部分交叠，初始化阶段可以与偏置阶段同时结束，或者初始化阶段在偏置阶段之前或者之后结束均可，可以是具体的情形而定。

此外，在本实施例中，显示面板还可以包括集成芯片，集成芯片用于为像素电路提供所需的驱动信号，如数据信号Vdata、复位信号Vref、偏置信号Vbias，等等。基于同一发明构思，本实施例提供的集成芯片，在像素电路的复位阶段，为复位信号端提供复位信号Vref，在像素电路的偏置阶段，为复位信号端提供偏置信号Vbias，从而为本实施例中的像素电路的工作过程提供保障，关于复位信号Vref与偏置信号Vbias的具体信息，可以参考前述实施例中的描述。

基于同一发明构思，本发明实施例还提供一种显示装置，包括前述的显示面板。关于显示装置的内容，可以参考本说明书中的图24以及其相关的描述，本实施例不再重复相关描述。

本实施例中，通过复位模块复用为偏置模块，一方面复位模块可以在复位阶段，为驱动晶体管的栅极提供复位信号；另一方面，复位模块可以在偏置阶段，为驱动晶体管的漏极提供偏置信号，因为显示面板中包括发光阶段等非偏置阶段，当驱动晶体管开启时，可能存在驱动晶体管的栅极电位高于漏极电位的情形，如此会导致驱动晶体管的Id-Vg曲线发现偏移，从而导致驱动晶体管的阈值电压Vth发生偏移，为了改善这一现象，通过设置偏置阶段，来调节驱动晶体管的栅极电位和源极电位之间的电势差，减弱Id-Vg曲线的偏移现象，从而减弱驱动晶体管的阈值电压Vth的偏移现象。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (25)

1.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块连接于数据信号输入端与所述驱动晶体管的源极之间；

所述补偿模块连接于所述驱动晶体管的栅极与所述驱动晶体管的漏极之间；其中，

所述像素电路包括偏置阶段，在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述数据信号写入所述驱动晶体管的漏极；

所述像素电路还包括复位模块，所述复位模块用于为所述驱动晶体管提供复位信号，所述复位模块连接于复位信号端与所述驱动晶体管的漏极之间。

2.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括发光控制模块，用于选择性地允许所述发光元件进入发光阶段；

所述发光控制模块包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的源极之间，所述第二发光控制模块连接于所述驱动晶体管的漏极与所述发光元件之间；其中，

在所述偏置阶段，至少所述第二发光控制模块保持关断。

3.根据权利要求1所述的显示面板，其特征在于，

所述像素电路还包括初始化模块，用于选择性地为所述发光元件提供初始化信号；其中，

在所述偏置阶段的至少部分时间段内，所述初始化模块保持开启。

4.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述数据写入模块用于选择性地为所述驱动模块提供数据信号；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压；其中，

所述像素电路包括偏置阶段，在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述数据信号写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态；

所述像素电路还包括复位模块，所述复位模块用于为所述驱动晶体管提供复位信号，所述复位模块连接与复位信号端与所述驱动晶体管的漏极之间。

5.根据权利要求4所述的显示面板，其特征在于，

所述像素电路包括发光控制模块，用于选择性地允许所述发光元件进入发光阶段；

所述发光控制模块包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的源极之间，所述第二发光控制模块连接于所述驱动晶体管的漏极与所述发光元件之间；其中，

在所述偏置阶段，至少所述第二发光控制模块保持关断。

6.根据权利要求4所述的显示面板，其特征在于，

所述像素电路还包括初始化模块，用于选择性地为所述发光元件提供初始化信号；其中，

在所述偏置阶段的至少部分时间段内，所述初始化模块保持开启。

7.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述数据写入模块用于选择性地为所述驱动模块提供数据信号；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压；其中，

所述数据写入模块包括数据写入晶体管和偏置晶体管，所述数据写入晶体管用于传输数据信号，所述偏置晶体管用于传输偏置信号；

所述像素电路包括偏置阶段，所述数据写入模块复用为偏置模块，在数据写入阶段，所述数据写入模块用于提供所述数据信号，在所述偏置阶段，所述数据写入模块用于提供所述偏置信号。

8.根据权利要求7所述的显示面板，其特征在于，

像素电路包括发光控制模块，用于选择性地允许所述发光元件进入发光阶段；所述发光控制模块包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的源极之间，所述第二发光控制模块连接于所述驱动晶体管的漏极与所述发光元件之间；其中，

在所述偏置阶段，至少所述第二发光控制模块保持关断。

9.根据权利要求7所述的显示面板，其特征在于，

所述像素电路还包括初始化模块，用于选择性地为所述发光元件提供初始化信号；其中，

在所述偏置阶段的至少部分时间段内，所述初始化模块保持开启。

10.根据权利要求7所述的显示面板，其特征在于，

所述驱动晶体管为NMOS晶体管或PMOS晶体管。

11.根据权利要求7所述的显示面板，其特征在于，

所述像素电路还包括复位模块，所述复位模块用于选择性地为所述驱动晶体管提供复位信号。

12.根据权利要求11所述的显示面板，其特征在于，

所述复位模块包括第五晶体管，所述第五晶体管与所述偏置晶体管为同种类型的晶体管；

所述偏置晶体管的控制端连接偏置控制信号，所述第五晶体管的栅极连接第三扫描线，所述偏置控制信号与所述第三扫描线为相同信号。

13.根据权利要求7所述的显示面板，其特征在于，

所述显示面板包括初始化模块，所述初始化模块用于为所述发光元件提供初始化信号。

14.根据权利要求13所述的显示面板，其特征在于，

所述初始化模块包括第四晶体管，所述第四晶体管与所述偏置晶体管为相同类型的晶体管。

15.根据权利要求14所述的显示面板，其特征在于，

所述第四晶体管的栅极连接于第四扫描信号，所述偏置晶体管的控制端连接偏置控制信号，所述偏置控制信号与所述第四扫描信号为相同的信号。

16.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和补偿模块；

所述驱动模块包括驱动晶体管；

所述数据写入模块连接于数据信号输入端与所述驱动晶体管的源极之间；

所述补偿模块连接于所述驱动晶体管的栅极与所述驱动晶体管的漏极之间；其中，

所述像素电路包括偏置阶段，所述数据写入模块复用为偏置模块，在数据写入阶段，所述数据写入模块为所述驱动晶体管提供数据信号，在所述偏置阶段，所述数据写入模块为所述驱动晶体管提供偏置信号；

所述数据写入模块包括数据写入晶体管和偏置晶体管，所述数据写入晶体管连接至所述数据信号输入端，用于传输所述数据信号，所述偏置晶体管连接至偏置信号输入端，用于传输所述偏置信号；

在所述偏置阶段，所述数据写入模块与所述驱动模块开启，且所述补偿模块关断，所述偏置信号写入所述驱动晶体管的漏极。

17.根据权利要求16所述的显示面板，其特征在于，

像素电路包括发光控制模块，用于选择性地允许所述发光元件进入发光阶段；所述发光控制模块包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的源极之间，所述第二发光控制模块连接于所述驱动晶体管的漏极与所述发光元件之间；其中，

在所述偏置阶段，至少所述第二发光控制模块保持关断。

18.根据权利要求16所述的显示面板，其特征在于，

所述像素电路还包括初始化模块，用于选择性地为所述发光元件提供初始化信号；其中，

在所述偏置阶段的至少部分时间段内，所述初始化模块保持开启。

19.根据权利要求16所述的显示面板，其特征在于，

所述驱动晶体管为NMOS晶体管或PMOS晶体管。

20.根据权利要求16所述的显示面板，其特征在于，

所述像素电路还包括复位模块，所述复位模块用于选择性地为所述驱动晶体管提供复位信号。

21.根据权利要求20所述的显示面板，其特征在于，

所述复位模块包括第五晶体管，所述第五晶体管与所述偏置晶体管为同种类型的晶体管，所述偏置晶体管的控制端连接偏置控制信号，所述第五晶体管的栅极连接第三扫描线，所述偏置控制信号与所述第三扫描线为相同信号。

22.根据权利要求16所述的显示面板，其特征在于，

所述显示面板包括初始化模块，所述初始化模块用于为所述发光元件提供初始化信号。

23.根据权利要求22所述的显示面板，其特征在于，

所述初始化模块包括第四晶体管，所述第四晶体管与所述偏置晶体管为相同类型的晶体管。

24.根据权利要求23所述的显示面板，其特征在于，

所述第四晶体管的栅极连接于第四扫描信号，所述偏置晶体管的控制端连接偏置控制信号，所述偏置控制信号与所述第四扫描信号为相同的信号。

25.一种显示装置，其特征在于，包括权利要求1-24任意一项所述的显示面板。

Images