CN202111782U - 一种500万像素视频处理系统 - Google Patents
一种500万像素视频处理系统 Download PDFInfo
- Publication number
- CN202111782U CN202111782U CN2011201954837U CN201120195483U CN202111782U CN 202111782 U CN202111782 U CN 202111782U CN 2011201954837 U CN2011201954837 U CN 2011201954837U CN 201120195483 U CN201120195483 U CN 201120195483U CN 202111782 U CN202111782 U CN 202111782U
- Authority
- CN
- China
- Prior art keywords
- chip
- interface
- video
- dsp
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本实用新型涉及一种500万像素视频处理系统，其特征在于，包括：视频提取模块、FPGA芯片、第一DSP芯片、第二DSP芯片、CPLD芯片和系统输出模块；所述视频提取模块的输入接口输入视频流，所述视频提取模块的输出接口与所述FPGA芯片的输入接口相连，所述FPGA芯片的输出接口分别与第一DSP芯片的输入接口和第二DSP芯片的输入接口相连，所述第一/二DSP芯片的输出接口与所述系统输出模块相连，所述CPLD芯片的接口分别与所述FPGA芯片的对应接口、第一DSP芯片的对应接口和第二DSP芯片的对应接口相连对FPGA芯片和DSP芯片之间的启动顺序进行协调来实现500万像素视频处理。
Description
技术领域
本实用新型涉及视频处理，特别涉及一种500万像素视频处理系统。
背景技术
视频监控的基本业务功能是提供实时监视的手段，并对被监视的画面进行录像存储，以便事后回放。在此基础上，高级的视频监控系统可以对监控装置进行远程控制，并能接收报警信号，进行报警触发与联动。
最早的视频监控系统是全模拟的视频监控系统，也称闭路电视监控系统(CCTV)。图像信息采用视频，以模拟方式传输，一般传输距离不能太远，主要应用于小范围内的监控，监控图像一般只能在控制中心查看。全模拟视频监控系统以模拟视频矩阵和磁带式录像设备VCR为核心。
随着数字技术的发展，数字系统从20世纪90年代中期开始出现，以数字控制的视频矩阵替代原来的模拟视频矩阵，以数字硬盘录像机DVR替代原来的长延时模拟录像机，将原来的磁带存储模式转变成数字存储录像，实现了将模拟视频转为数字录像。DVR集合了录像机、画面分割器等功能，跨出数字监控的第一步。在此基础上产生了全数字的视频监控系统，可以基于PC机或嵌入式设备构成监控系统，并进行多媒体管理。这类系统是目前视频监控市场的主流。
随着宽带网络的普及，视频监控逐渐从本地监控向远程监控发展，出现了以网络视频服务器为代表的远程网络视频监控系统。网络视频服务器解决了视频流在网络上的传输问题，从图像采集开始进行数字化处理、传输，这样使得传输线路的选择更加多样性，只要有网络的地方，就提供了图像传输的可能。整个系统趋向平台化、智能化。该技术目前尚属市场起步阶段。
视频分辨率是视频监控技术中很重要的参数，直接影响到对监控画面的辨识能力。目前市场主流的监控摄像机的分辨率为200万像素，这种分辨率已经不能满足市场需求。
实用新型内容
本实用新型的目的在于，为解决上述问题，本实用新型提出一种500万像素视频处理系统来满足市场的需求。
为实现上述实用新型目的，本实用新型提出一种500万像素视频处理系统，其特征在于，包括：视频提取模块、FPGA芯片、第一DSP芯片、第二DSP芯片、CPLD芯片和系统输出模块；
所述视频提取模块的输入接口输入视频流，所述视频提取模块的输出接口与所述FPGA芯片的输入接口相连，所述FPGA芯片的输出接口分别与第一DSP芯片的ISIF接口和第二DSP芯片的ISIF接口相连，所述第一/二DSP芯片的输出接口与所述系统输出模块相连，所述CPLD芯片的接口分别与所述FPGA芯片的对应接口、第一DSP芯片的对应接口和第二DSP芯片的对应接口相连对FPGA芯片、第一DSP芯片和第二DSP芯片之间的启动顺序进行协调来实现500万像素视频处理。
所述视频提取模块包括：CMOS插座和千兆以太网插座；所述千兆以太网插座通过PHY芯片与所述FPGA芯片的相应接口相连。
所述系统输出模块包括USB插座、SD卡插座和百兆以太网插座；所述百兆以太网插座通过PHY芯片与所述DSP芯片的相应输出接口相连。
该系统还包括第一DDR2芯片和第二DDR2芯片；所述第一DDR2芯片的接口与所述第一DSP芯片的相应接口相连；所述第二DDR2芯片的接口与所述第二DSP芯片的相应接口相连。
所述第二DSP芯片的后端连接232串口和485串口。
本实用新型的优点在于，该视频处理系统能够处理的像素高达500万。且本系统处理视频的速度快，效率高，适合大数据量的处理，满足了市场的需求。本系统中的DSP芯片的后端连接有232串口和485串口，使得该系统可以进一步的升级拓展。另外，本系统中的两片DSP芯片中一片进行高清视频压缩，另一片进行标清视频压缩。这样可以支持双码流，为用户带来很大的方便。
附图说明
图1为本实用新型的一种500万像素视频处理系统的结构图。
具体实施方式
下面结合附图和具体实施方式，对本实用新型的方法进行进一步详细的说明。
如图1所示，图1为本实用新型的一种500万像素视频处理系统的结构图。下面具体分析500万像素视频处理系统的架构和功能：
视频提取方面采用两种接口：CMOS传感器接口和千兆以太网接口。视频处理方面采用的主芯片是一块FPGA(xilinx XC5VLX110T)加上两块DSP(TI TMS320DM368)。视频输出方面我们提供百兆以太网的网络回传、USB接口的本地存储以及SD卡的本地存储。其中，DSP(Digital Signal Processor)芯片即数字信号处理器，可以实现较高速的数据采集，尤其在算法运算上具有较高的性能，其逻辑控制和外部接口的通用性较差。FPGA(FieldProgrammable GateArray)即现场可编程门阵列，其全部逻辑控制有硬件完成，速度快，效率高，适合大数据量的高速传输控制。在高速数据采集方面，FPGA有DSP无法比拟的优势，其缺点在于难以实现较复杂的算法。因此，单独使用FPGA或DSP作为数据采集和处理的核心部件都不是最佳选择。
CMOS传感器能够输出500万像素级数据流，其数据总线直接与主芯片FPGA的IO口连接。千兆以太网接口通过网线连接网络摄像机，网络摄像机的数据通过PHY芯片解析后发送给主芯片FPGA。这里提到的CMOS传感器模块的正常工作需要外界通过SPI总线对其进行配置，这里我们是通过DSP将配置数据经由FPGA传输给CMOS传感器模块的。
主芯片FPGA的作用是对输入的视频信号进行处理。采用的算法是resizer算法和demosaic算法。FPGA中需要同时提供算法的输入接口和输出接口。一般的图像处理算法不是单一存在的，需要一些通用性的算法协同处理，本实施例中的采用的resizer算法是指对输入的视频信号进行分辨率转换的一类算法模块。由于CMOS模块采集的数据造成每个像素点只有单一的颜色。为了得到完全的图像，需要demosaic算法对像素的颜色进行填充。算法的输入接口部分需要根据不同算法的各自的特性对图像进行加工和裁剪，并根据resizer算法的要求生成控制、同步信号和其他参数。输出接口部分主要是接收demosaic算法的数据和同步信号，并使用buffer进行缓存。
FPGA通过DSP上的ISIF(Image Sense Interface)接口与两块DSP相连。该接口是DSP上的专用接口，完成FPGA和DSP之间的图像数据的传输。而在此之前，FPGA需要根据ISIF的接口要求对图像数据进行处理，使之输出的数据符合ISIF接口的格式。
第一DSP芯片进行高清视频压缩，第二DSP芯片进行标清视频压缩。所谓的高清视频能够达到2448*2048分辨率，帧速15帧，标清最高支持D1(720*576)格式视频，帧速15帧。所以本实用性的视频处理系统支持双码流，给用户带来更大的方便。
经过压缩的视频数据可以通过PHY芯片解析后，通过百兆以太网回传到信息中心。考虑到高清视频数据量非常庞大，我们为高清视频压缩的DSP提供了USB接口进行本地存储，或者直接存储到本地的SD卡。用户可以根据需要选择数据的处理方式。
同时，DSP的后端连接232和485串口，这样PC可以通过232串口实现与DSP通信，为后期调试DSP提供途径。485串口主要应用在云台控制上，通过DSP指令控制云台的动作，为以后的实际应用提供途径。
为了更好的协调FPGA和两个DSP的启动顺序，我们加入一块CPLD芯片进行逻辑控制。我们的做法是：当两块DSP从flash启动后，进行标清视频压缩的DSP通知FPGA进行复位，使FPGA从片外进行配置，待FPGA配置完成后，通知两个DSP芯片进入工作状态。此外，DDR2是存储设备，用来存储视频处理的中间数据等。
最后所应说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制。尽管参照实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，对本实用新型的技术方案进行修改或者等同替换，都不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (5)
1.一种500万像素视频处理系统，其特征在于，包括：视频提取模块、FPGA芯片、第一DSP芯片、第二DSP芯片、CPLD芯片和系统输出模块；
所述视频提取模块的输入接口输入视频流，所述视频提取模块的输出接口与所述FPGA芯片的输入接口相连，所述FPGA芯片的输出接口分别与第一DSP芯片的ISIF接口和第二DSP芯片的ISIF接口相连，所述第一/二DSP芯片的输出接口与所述系统输出模块相连，所述CPLD芯片的接口分别与所述FPGA芯片的对应接口、第一DSP芯片的对应接口和第二DSP芯片的对应接口相连对FPGA芯片、第一DSP芯片和第二DSP芯片之间的启动顺序进行协调来实现500万像素视频处理。
2.根据权利要求1所述的500万像素视频处理系统，其特征在于，所述视频提取模块包括：CMOS插座和千兆以太网插座；
所述千兆以太网插座通过PHY芯片与所述FPGA芯片的相应接口相连。
3.根据权利要求1所述的500万像素视频处理系统，其特征在于，所述系统输出模块包括USB插座、SD卡插座和百兆以太网插座；
所述百兆以太网插座通过PHY芯片与所述DSP芯片的相应输出接口相连。
4.根据权利要求1所述的500万像素视频处理系统，其特征在于，该系统还包括第一DDR2芯片和第二DDR2芯片；
所述第一DDR2芯片的接口与所述第一DSP芯片的相应接口相连；所述第二DDR2芯片的接口与所述第二DSP芯片的相应接口相连。
5.根据权利要求1所述的500万像素视频处理系统，其特征在于，所述第二DSP芯片的后端连接232串口和485串口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201954837U CN202111782U (zh) | 2011-06-10 | 2011-06-10 | 一种500万像素视频处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201954837U CN202111782U (zh) | 2011-06-10 | 2011-06-10 | 一种500万像素视频处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202111782U true CN202111782U (zh) | 2012-01-11 |
Family
ID=45437232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011201954837U Expired - Fee Related CN202111782U (zh) | 2011-06-10 | 2011-06-10 | 一种500万像素视频处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202111782U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105208342A (zh) * | 2015-09-25 | 2015-12-30 | 中国船舶重工集团公司第七一七研究所 | 一种双路视频压缩存储及网络切换传输电路 |
| CN114845071A (zh) * | 2022-07-04 | 2022-08-02 | 北原科技(深圳)有限公司 | 一种单摄像头多路usb视频输出系统及硬件升级方法 |
| WO2023093202A1 (zh) * | 2021-11-26 | 2023-06-01 | 北京三快在线科技有限公司 | 摄像系统及无人设备 |
-
2011
- 2011-06-10 CN CN2011201954837U patent/CN202111782U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105208342A (zh) * | 2015-09-25 | 2015-12-30 | 中国船舶重工集团公司第七一七研究所 | 一种双路视频压缩存储及网络切换传输电路 |
| WO2023093202A1 (zh) * | 2021-11-26 | 2023-06-01 | 北京三快在线科技有限公司 | 摄像系统及无人设备 |
| CN114845071A (zh) * | 2022-07-04 | 2022-08-02 | 北原科技(深圳)有限公司 | 一种单摄像头多路usb视频输出系统及硬件升级方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011509626A (ja) | 映像処理システム、映像処理方法及び映像伝達方法 | |
| CN102547228A (zh) | 基于本地存储和分辨率分级传输的高清网络视频监控系统 | |
| CN101938638A (zh) | 基于分辨率分级传输的网络视频监控系统 | |
| CN101511006A (zh) | 网络音视频监控方法及使用该方法的网络硬盘录像机 | |
| CN102857703A (zh) | 高清视频字符叠加系统及控制方法 | |
| CN102014277A (zh) | 视频监控系统及视频监控方法及球形摄像机 | |
| CN102625082A (zh) | 一种视频监控系统 | |
| CN204244392U (zh) | 视频监控自动测试工装 | |
| CN202111782U (zh) | 一种500万像素视频处理系统 | |
| CN105208342A (zh) | 一种双路视频压缩存储及网络切换传输电路 | |
| US11350161B2 (en) | Digital video recorder with additional video inputs over a packet link | |
| CN102300081B (zh) | 音视频监控设备、系统及方法 | |
| CN205490912U (zh) | 一种基于物联网和Linux技术的视频监控主机 | |
| CN101702760A (zh) | 一体式网络硬盘录像机 | |
| CN102065274A (zh) | 基于数字机顶盒的家庭视频监控系统及方法 | |
| CN103916630B (zh) | 异地备援的监控系统及摄影装置 | |
| CN202190350U (zh) | 远程数字视频监控系统 | |
| CN201563203U (zh) | 基于数字机顶盒的家庭视频监控系统 | |
| CN204258949U (zh) | 一种图像采集回放板卡 | |
| CN105430297A (zh) | 多视频格式向iidc协议视频格式转换的自动控制系统 | |
| CN201197180Y (zh) | 网络视频处理装置 | |
| CN201947397U (zh) | 一种数字视频监控系统 | |
| CN104349128A (zh) | 一种视音频编码设备与系统及其存储提取方法 | |
| CN203554599U (zh) | 一种网络摄像机集散式冗余存储系统 | |
| CN201563164U (zh) | 基于机顶盒的电视节目录制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20150610 |
|
| EXPY | Termination of patent right or utility model |