CN209198980U - 一种宽频率内高电源抑制比的带隙基准电路 - Google Patents
一种宽频率内高电源抑制比的带隙基准电路 Download PDFInfo
- Publication number
- CN209198980U CN209198980U CN201821943906.7U CN201821943906U CN209198980U CN 209198980 U CN209198980 U CN 209198980U CN 201821943906 U CN201821943906 U CN 201821943906U CN 209198980 U CN209198980 U CN 209198980U
- Authority
- CN
- China
- Prior art keywords
- point
- resistance
- triode
- semiconductor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。本实用新型可以获得较宽频域内的高PSRR(电源抑制比)。
Description
技术领域
本实用新型涉及集成电路技术领域，尤其是一种宽频率内高电源抑制比的带隙基准电路。
背景技术
当今社会集成电路高度发展，越来越多的移动式电子产品影响并改变着人们的生活。这些电子设备均需要电源管理系统来保证产品中电池供电电压的稳定性，而电源管理系统中通常使用带隙基准电路来提供精准、稳定的基准参考电压。一些模数混合的电路系统中对电源噪声的抑制能力有很高的要求，电压抑制比用PSRR来表示。如果基准电压不能够有效地抑制电源噪声，那么基准电路提供的基准电压将产生噪声，进而影响后续电路的精度，对后续电路产生严重干扰。
如图1所示为传统的带隙基准电路，主要由双极性晶体管、电阻和一个运算放大器组成。运算放大器使VP和VN俩点拥有虚地的特性，因此VP＝VN。输出基准电压VBG可表示为[1]
VT为热电压，随着温度的升高而增大，即拥有正温度系数的特性。基极发射极电压VBE随温度升高而减小，因此VBE拥有负温度系数特性。通过改变电阻R1、R0和晶体管数量比值N来使输出基准电压尽可能随温度变化而产生较小的变化。为保证该电路的稳定工作，传统的方法采用米勒补偿(情况1:Cc1；情况2：Cc2和Rz)，如图1所示。放大器采用一级折叠式结构的运算放大器，则该放大器放大传输函数Ad(s)可表示为[2]
Ad(s)≈Ad(0)/(1+s/ω0) (2)
Ad(0)为直流增益，ω0≈1/(RSCP)为一级放大器的单极点，RS和CP是一级放大器的等效输出电阻和电容。如图1所示，运算放大器与单极性晶体管M0，电阻R1和R0，以及双极性晶体管Q0和Q1构成了二级放大器，则该二级放大器在俩种米勒补偿的方法下有不同的传输函数，俩种情况下二级放大器传输函数分别可表示为
gmo是M0的跨导，Rout和CL是二级放大器第二级的输出电阻和负载电容。由式(3)和(4)可得情况1和情况2下主极点分别为1/(Cc1Rsgm0R1/2)和1/(Cc2Rsgm0R1/2)。情况1中，右半平面的极点在高频区域不会影响电路的回路特性，而情况2中，左半平面的极点会补偿第二极点。因此，俩种情况为了获得一样的补偿效果，情况2可使用较小的米勒补偿电容，即Cc2＜Cc1。
实用新型内容
针对现有技术的不足，本实用新型提供了一种宽频率内高电源抑制比的带隙基准电路，可以获得较宽频域内的高PSRR(电源抑制比)。
本实用新型解决其技术问题是采取以下技术方案实现的：
一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。
优选的，所述三极管Q0和Q1均为PNP型三极管。
优选的，所述MOS管M0为N沟道MOSFET晶体管。
优选的，所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
与现有技术相比，本实用新型实施例带来了以下有益效果：
本实用新型创造利用对称的电容C0和电阻R2用来替代米勒补偿电路。电容C0与电阻R2和R1构成左半平面零点，用来补偿第二个极点，从而保证了带隙基准电路的稳定性。
附图说明
图1为本实用新型创造背景技术中所述的传统带隙基准电路示意图；
图2为本实用新型创造实施例所述的一种宽频率内高电源抑制比的带隙基准电路示意图；
图3为本实用新型创造实施例中所述的PSRR(电源抑制比)分析模型；
图4为本实用新型创造实施例所述的PSRR(电源抑制比)仿真结果示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-4，本实用新型提供的一种实施例：一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD；其中，所述三极管Q0和Q1均为PNP型三极管，所述MOS管M0为N沟道MOSFET晶体管，所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
工作原理：本实用新型实施例用对称的电容C0和电阻R2用来替代米勒补偿电路。C0、R2与R1构成左半平面零点，用来补偿第二个极点，从而保证带隙基准电路的稳定性。则利用与传统带隙基准电路一样的分析方法，该二级放大器的传输函数A3(s)可表示为
其中Rout可表示为
由式(5)可见，通过适当调节各电阻电容的大小，零点1/C0R2可补偿第二个极点而该传输函数中第三个极点在高频域内，因此不会影响带隙基准电路的稳定性。我们可以得到三种情况下，主极点的位置关系为ωp1＜ωp2＜ωp3，即本实用新型实施例的主极点频率最大。
图3为电路的电源抑制比的分析模型，Add(s)为电源到输出基准电压的传输函数，其可表示为一个极点和一个零点的系统，且该零点和极点均在较高的频域内，对于传统的带隙基准电路，俩种补偿方法对应的电源到输出基准的传输函数可分别表示为
本申请实用新型的电路对应的电源到输出基准传输函数可表示为
A(s)为带隙基准电路的回路传输函数，由式(3)-(5)所示，对应于三种不同的情况。β＝`1+R0/R1≈1，为电路的反馈系数。因此根据图3所示的模型，PSRR(s)可计算得到
可见，三种情况下PSRR(s)的性能极大地依赖于带隙基准电路回路的特性A(s)的结果。由于本实用新型电路A(s)的主极点频率最高，因此三种方法比较起来，本实用新型的电路下降最慢。如图4所示，和传统的米勒补偿相比较，本实用新型的电路取得了较宽频域内高PSRR。
最后应说明的是：以上所述实施例，仅为本实用新型的具体实施方式，用以说明本实用新型的技术方案，而非对其限制，本实用新型的保护范围并不局限于此，尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种宽频率内高电源抑制比的带隙基准电路，其特征在于，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。
2.根据权利要求1所述的一种宽频率内高电源抑制比的带隙基准电路，其特征在于，所述三极管Q0和Q1均为PNP型三极管。
3.根据权利要求1所述的一种宽频率内高电源抑制比的带隙基准电路，其特征在于，所述MOS管M0为N沟道MOSFET晶体管。
4.根据权利要求1所述的一种宽频率内高电源抑制比的带隙基准电路，其特征在于，所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821943906.7U CN209198980U (zh) | 2018-11-23 | 2018-11-23 | 一种宽频率内高电源抑制比的带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821943906.7U CN209198980U (zh) | 2018-11-23 | 2018-11-23 | 一种宽频率内高电源抑制比的带隙基准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209198980U true CN209198980U (zh) | 2019-08-02 |
Family
ID=67425774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821943906.7U Active CN209198980U (zh) | 2018-11-23 | 2018-11-23 | 一种宽频率内高电源抑制比的带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209198980U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109445507A (zh) * | 2018-11-23 | 2019-03-08 | 天津三源兴泰微电子技术有限公司 | 一种宽频率内高电源抑制比的带隙基准电路 |
-
2018
- 2018-11-23 CN CN201821943906.7U patent/CN209198980U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109445507A (zh) * | 2018-11-23 | 2019-03-08 | 天津三源兴泰微电子技术有限公司 | 一种宽频率内高电源抑制比的带隙基准电路 |
| CN109445507B (zh) * | 2018-11-23 | 2023-12-22 | 天津三源兴泰微电子技术有限公司 | 一种宽频率内高电源抑制比的带隙基准电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106774580B (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
| CN100514249C (zh) | 一种带隙基准源产生装置 | |
| CN103558890B (zh) | 一种具有高增益高抑制比的带隙基准电压源 | |
| CN106055012A (zh) | 一种提高电源抑制比的高速ldo电路 | |
| CN104407662A (zh) | 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器 | |
| CN102681581A (zh) | 一种基于大摆率误差放大器的高精度高速ldo电路 | |
| CN111176358A (zh) | 一种低功耗低压差线性稳压器 | |
| CN107402594A (zh) | 实现高电源电压转变的低功耗低压差线性稳压器 | |
| CN103441741A (zh) | 基于带隙基准的减小失调电压的运放电路结构 | |
| CN109445507A (zh) | 一种宽频率内高电源抑制比的带隙基准电路 | |
| CN209198980U (zh) | 一种宽频率内高电源抑制比的带隙基准电路 | |
| CN106774572B (zh) | 米勒补偿电路及电子电路 | |
| CN205827288U (zh) | 一种提高电源抑制比的高速ldo电路 | |
| CN205942498U (zh) | 一种输出电压可调的带隙基准电压源 | |
| CN108227815B (zh) | 应用于低电压输出的自适应动态偏置ldo电路 | |
| CN204808098U (zh) | 一种低压低功耗的带隙基准电路 | |
| CN212276289U (zh) | 一种带有负反馈的高性能cmos电压基准源 | |
| CN107272811B (zh) | 一种低温度系数基准电压源电路 | |
| CN111813177A (zh) | 一种带有负反馈的高性能cmos电压基准源 | |
| CN204065892U (zh) | 一种改进型低压线性稳压器 | |
| CN203894668U (zh) | 带隙基准电压源 | |
| CN110879629A (zh) | 一种低压差线性稳压电路 | |
| CN204576328U (zh) | 一种采用新型补偿网络的低功耗线性稳压器 | |
| Liu et al. | A Low-power and Constant-bandwidth Analog Front End Based on Current-Reused DDA for Multi-Biosignal Acquisition | |
| Zhang et al. | A picowatt, 3.88 ppm/° C, 0.011%/V subthreshold CMOS voltage reference biased by GSCC current source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |