CN208752362U - 电子设备及显示装置 - Google Patents

Abstract

一种电子设备及显示装置，可实现高性能化。该电子设备具有：第一基板；端子组，配置于所述第一基板上，包括第一端子、第二端子、第三端子以及第四端子；第一导电线，配置于所述第一基板上，与所述第一端子和所述第四端子电连接；第二导电线，配置于所述第一基板上，与所述第二端子和所述第三端子电连接；第二基板；第三导电线，配置于所述第二基板上，将与所述第二端子相对的端子和与所述第四端子相对的端子电连接；以及第四导电线，配置于所述第二基板上，连接于与所述第三端子相对的端子，并与所述第三导电线交叉，所述第一导电线、所述第二导电线、所述第三导电线以及所述第四导电线形成线圈。

Description

电子设备及显示装置

本申请是申请日为2017年8月24日、优先权日为2016年8月25日、申请号为201721069247.4、发明名称为“电子设备及显示装置”的实用新型专利申请的分案申请，其全部内容结合于此作为参考。

技术领域

本实用新型涉及电子设备及显示装置。

背景技术

近年，液晶显示装置等显示装置被应用于各种领域。关于这样的显示装置，公开有为了进行灰度显示的处理而对显示装置的各个像素设置存储器的技术。

此外，有的显示装置不仅具备显示功能还具备近距离无线通信功能。例如，作为进行近距离无线通信的通信协议，有NFC(Near Field Communication：近场通信)。例如，已知有利用NFC功能收发信息且安装于便携式电话机等小型通信装置的天线装置。

实用新型内容

本实用新型提供一种可实现高性能化的电子设备及显示装置。

本实用新型提供一种电子设备，其具备：第一基板，包括第一导电层；以及第二基板，包括：第二导电层，连接于所述第一导电层，所述第二导电层的厚度大于所述第一导电层的厚度；桥接线，连接于所述第二导电层，所述桥接线的厚度大于所述第一导电层的厚度；以及绝缘层，位于所述第二导电层和所述桥接线之间；所述第一导电层、所述第二导电层及所述桥接线形成线圈。

也可以是，所述第一基板为玻璃基板，所述第二基板为柔性基板。

也可以是，所述第一导电层的片电阻值为所述第二导电层和所述桥接线中至少一方的片电阻值的十倍以上。

也可以是，所述线圈具有在同一平面上无重叠的环形。

也可以是，所述第一基板具有第一边，所述第二基板具有沿所述第一基板的整个所述第一边的第二边，所述线圈的一部分沿所述第二基板的所述第二边形成。

也可以是，所述第一基板具有第一边，所述第二基板具有沿所述第一基板的所述第一边的一部分的第二边，所述线圈的一部分沿所述第二基板的所述第二边形成。

也可以是，所述第一基板具有第一边，所述第二基板具有对应于所述第一边的第二边，所述线圈的一部分没有沿所述第一基板的所述第一边形成。

本实用新型提供一种显示装置，其具备：第一基板，具有扫描线、信号线以及与所述扫描线和所述信号线位于不同层的第一导电层；以及第二基板，包括：第二导电层，连接于所述第一导电层，所述第二导电层的厚度大于所述第一导电层的厚度；桥接线，连接于所述第二导电层，所述桥接线的厚度大于所述第一导电层的厚度；以及绝缘层，位于所述第二导电层和所述桥接线之间；所述第一导电层、所述第二导电层及所述桥接线形成线圈。

也可以是，所述第一基板还包括玻璃基板，所述第二基板为柔性基板。

也可以是，所述第一导电层的片电阻值为所述第二导电层和所述桥接线中至少一方的片电阻值的十倍以上。

也可以是，所述线圈具有在同一平面上无重叠的环形。

也可以是，所述第一基板具有第一边，所述第二基板具有沿所述第一基板的整个所述第一边的第二边，所述线圈的一部分沿所述第二基板的所述第二边形成。

也可以是，所述第一基板具有第一边，所述第二基板具有沿所述第一基板的所述第一边的一部分的第二边，所述线圈的一部分沿所述第二基板的所述第二边形成。

也可以是，所述第一基板具有第一边，所述第二基板具有对应于所述第一边的第二边，所述线圈的一部分没有沿所述第一基板的所述第一边形成。

也可以是，所述显示装置还具备：显示功能层，与所述第一基板对置；以及反射电极，位于所述信号线与所述功能层之间，并被施加用以显示图像的电位；所述第一导电层位于所述信号线与所述反射电极之间。

也可以是，所述显示装置还具备连接配线，所述连接配线位于所述扫描线与所述反射电极之间，所述反射电极为具有多个局部电极的像素电极，所述多个局部电极中至少任意两个经由所述连接配线相互连接。

也可以是，所述显示功能层为液晶层。

也可以是，所述第一基板还包括位于所述第一基板的端部的垫盘，所述第一导电层经由与所述扫描线位于同一层的配线和与所述信号线位于同一层的配线中至少一方与所述垫盘相连接，所述第二导电层经由所述垫盘与所述第一导电层相连接。

也可以是，所述第一基板还包括虚拟电极，所述虚拟电极与所述第一导电层位于同一层，并与所述第一导电层中的所述线圈隔开距离设置。

本实用新型提供一种电子设备，具有：第一基板；端子组，配置于所述第一基板上，包括第一端子、第二端子、第三端子以及第四端子；第一导电线，配置于所述第一基板上，与所述第一端子和所述第四端子电连接；第二导电线，配置于所述第一基板上，与所述第二端子和所述第三端子电连接；第二基板；第三导电线，配置于所述第二基板上，将与所述第二端子相对的端子和与所述第四端子相对的端子电连接；以及第四导电线，配置于所述第二基板上，连接于与所述第三端子相对的端子，并与所述第三导电线交叉，所述第一导电线、所述第二导电线、所述第三导电线以及所述第四导电线形成线圈。

也可以是，所述第一基板是玻璃基板，所述第二基板是柔性基板。

也可以是，所述电子设备还具有：第一导电层，配置于所述第一基板上，包括所述第一导电线和所述第二导电线；以及第二导电层，配置于所述第二基板上，包括所述第三导电线，所述第一导电层的片电阻值是所述第二导电层和所述第四导电线中的至少一方的片电阻值的十倍以上。

也可以是，所述线圈具有在同一平面上无重叠的环形。

也可以是，所述第二基板还在所述第三导电线和所述第四导电线之间具有绝缘层。

也可以是，所述第一基板具有第一边，所述第一端子、所述第二端子、所述第三端子和所述第四端子沿所述第一边形成。

也可以是，所述第一基板具有相互不同的三边，所述第一导电线和所述第二导电线中的至少一方沿该三边形成。

也可以是，所述第一基板还具有虚拟电极，所述虚拟电极被所述第一导电线和所述第二导电线中的至少一方围住。

也可以是，所述第一基板还具有包括细线部的虚拟电极，所述虚拟电极的所述细线部的宽度与所述第一导电线和所述第二导电线中的至少一方所包括的细线部的宽度相等。

也可以是，所述第一基板还具有虚拟电极，所述第一导电线和所述第二导电线中的至少一方具有第一细线部，所述虚拟电极具有第二细线部，相邻的所述第一细线部间的间隙与相邻的所述第二细线部间的间隙相等。

也可以是，所述第一基板还具有虚拟电极，所述虚拟电极之间的间隙具有沿第一方向延伸的第一间隙和沿与所述第一方向交叉的第二方向延伸的第二间隙。

也可以是，所述第一基板还具有虚拟电极，所述虚拟电极与所述第一导电层位于同一层。

本实用新型提供一种显示装置，具有：像素电路，连接扫描线和信号线；第一基板；端子组，配置于所述第一基板上，包括第一端子、第二端子、第三端子以及第四端子；第一导电线，配置于所述第一基板上，与所述第一端子和所述第四端子电连接；第二导电线，配置于所述第一基板上，与所述第二端子和所述第三端子电连接；第二基板；第三导电线，配置于所述第二基板上，将与所述第二端子相对的端子和与所述第四端子相对的端子电连接；以及第四导电线，配置于所述第二基板上，连接于与所述第三端子相对的端子，并与所述第三导电线交叉，所述第一导电线、所述第二导电线、所述第三导电线以及所述第四导电线形成线圈。

也可以是，在所述像素电路上还包括施加用于显示图像的电位的像素电极，所述第一导电线和所述第二导电线中的至少一方位于所述信号线和所述像素电极之间。

也可以是，所述像素电极是反射电极。

也可以是，所述显示装置还具备连接配线，所述连接配线位于所述扫描线和所述像素电极之间，所述像素电极具有多个局部电极，所述多个局部电极中的至少任两个经由所述连接配线相互连接。

也可以是，所述第一导电线具有第一细线部，所述第一细线部与所述多个局部电极重叠，并在所述局部电极与所述连接配线的连接位置具有开口部。

也可以是，所述第一导电线具有第一细线部，相邻的所述第一细线部之间的间隙位于相邻的所述像素电路之间。

也可以是，所述端子组经由与所述扫描线位于同一层的配线和与所述信号线位于同一层的配线中的至少一方，与第一导电线和第二导电线中的至少一方连接。

附图说明

图1为示出一个实施方式所涉及的显示装置的显示面板的截面图。

图2为示出上述显示面板的构成及等效电路的图。

图3A为示出适用MIP方式的段(segment)的构成的图。

图3B为用以说明上述适用MIP方式的段的动作的时序图。

图4为示出上述显示面板的阵列基板的截面图。

图5为示出上述显示装置的俯视图，且为示出线圈、虚拟电极等的配置的一个示例的图。

图6为示出图5中所示的线圈的一区域的放大俯视图。

图7为示出图5中所示的线圈的其他区域的放大俯视图。

图8为示出图5中所示的线圈的其他区域的放大俯视图。

图9为示出图5中所示的线圈的其他区域的放大俯视图。

图10为示出沿图5的线X-X的显示装置的截面图，且为示出阵列基板的端部和印制电路板的一部分的图。

图11为示出沿图5的线XI-XI的印制电路板的截面图。

图12为示出上述显示面板的阵列基板的另一个截面图。

图13为示出第一导电层及连接配线的位置关系的俯视图。

图14为示出上述实施方式的变形例1所涉及的显示装置的俯视图，且为示出线圈、虚拟电极等的配置的一个示例的图。

图15为示出上述实施方式的变形例2所涉及的显示装置的截面图。

图16为示出将上述实施方式适用于电子设备的实施例的图。

具体实施方式

以下，参照附图对本实用新型的实施方式及变形例进行说明。另外，公开仅是一个示例，对于能够容易想到的、本领域技术人员在保留实用新型的宗旨基础上而进行的适当变更，自然也包含在本实用新型的范围内。此外，关于附图，为了使说明更加清楚，与实际的方式相比，存在对各部分的宽度、厚度、形状等进行示意性表示的情况，但毕竟仅为一个示例，并非旨在限定本实用新型的解释。此外，本说明书和各个附图中，针对与在前述附图中说明的要素相同的元素标注同一符号，有时适当省略详细说明。

首先，对一个实施方式所涉及的显示装置DSP进行详细说明。

本实施方式中，将液晶显示装置作为显示装置的一个示例进行公开。该显示装置例如可适用于智能电话、平板终端、便携式电话机终端、个人电脑、电视机图像接收装置、车载装置、游戏设备，以及在所谓的交通系统IC卡等上搭载了显示器的卡显示器等各种装置。

本实施方式中，显示装置DSP具备反射型的显示面板PNL。接下来，对显示面板PNL的构成例进行说明。

图1为示出显示面板PNL的截面图。图1示出了显示图像的显示区域DA中显示面板PNL的截面。图示的显示面板PNL为液晶显示面板。此外，这里仅对说明所需的构成进行图示。

如图1所示，显示面板PNL具备作为第一基板的阵列基板SUB1、对置基板SUB2、液晶层LC、及光学元件OD。液晶层LC相当于显示功能层。

阵列基板SUB1具备第一绝缘基板10、第一绝缘膜11、第二绝缘膜12、第三绝缘膜13、第一导电层L1、第四绝缘膜14、像素电极PE、第一取向膜AL1等。本实施方式中，第一绝缘基板10为玻璃基板。但是，第一绝缘基板10也可以是与本实施方式不同的树脂基板等除玻璃基板以外的绝缘基板。第一绝缘膜11位于第一绝缘基板10的上方。第二绝缘膜12位于第一绝缘膜11的上方。第三绝缘膜13位于第二绝缘膜12的上方。

第一导电层L1形成线圈AT的一部分。第一导电层L1位于第三绝缘膜13的上方。第一导电层L1被第四绝缘膜14所覆盖。像素电极PE位于第四绝缘膜14的上方。即，像素电极PE位于第一绝缘基板10的上层，第一导电层L1位于第一绝缘基板10和像素电极PE之间。像素电极PE相当于反射电极，包含由铝、银等具有反光性的金属材料形成的反光层。因此，本实施方式的显示面板PNL为反射型的液晶显示面板。第一取向膜AL1覆盖着像素电极PE。

另外，本实施方式的显示面板PNL具有反光层即可。因此，显示面板PNL可将反光层相对于像素电极PE分开设置。

对置基板SUB2具备第二绝缘基板20、滤色层CF、保护层OC、公共电极CE，第二取向膜AL2等。本实施方式中，第二绝缘基板20为玻璃基板。但是，第二绝缘基板也可以是与本实施方式不同的树脂基板等除玻璃基板以外的绝缘基板。滤色层CF位于第二绝缘基板20的阵列基板SUB1对面一侧。保护层OC覆盖滤色层CF。在保护层OC上，在与阵列基板SUB1相对的一侧形成有公共电极CE。公共电极CE由氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料形成。第二取向膜AL2覆盖公共电极CE。

但是，滤色层CF也可以与本实施方式不同，不在对置基板SUB2一侧而在阵列基板SUB1一侧进行设置。

公共电极CE呈至少对应于显示区域DA大小的面积的平板状，与多个像素电极PE相对。另外，公共电极CE的形状不仅限于与图像电极均匀相对的1张平板状。例如，公共电极CE的形状也可以为分为多个带状的条纹形状、分为矩阵状的矩阵形状。如上所述，公共电极被分割时，被分割的各个公共电极CE之间形成间隙。间隙的位置优选对应于与阵列基板SUB1上配置的各种配线对置的位置等、划分像素(下述像素PX)的位置进行设置。

液晶层LC保持在阵列基板SUB1和对置基板SUB2之间，分别与第一取向膜AL1和第二取向膜AL2相接触。液晶层LC包含液晶分子LM。

在对置基板SUB2上，在位于与接触液晶层LC的面相反一侧的面上设置有光学元件OD。光学元件OD具备例如散射层FS、相位差片RT、偏振片PL等。散射层FS接合于第二绝缘基板20，相位差片RT层叠于散射层FS上，偏振片PL层叠于相位差片RT上。另外，光学元件OD的构成不仅限于图示的例。

散射层FS为散射来自特定方向的入射光的异向性散射层。图示的例中，散射层FS使得来自图中光源LS的入射光在几乎不散射的情况下透过，具有在特定方向、即在像素电极PE上使反射光散射的功能。相位差片RT具有四分之一波长片的功能。在一个示例中，相位差片RT为四分之一波长片与二分之一波长片层叠起来的层叠体，以降低波长依赖性并在用于彩色显示的波长范围内可获得期望的相位差的方式构成。

在这样的显示面板PNL中，邻近光源LS的一侧相当于显示面侧。图示的例中，光学元件OD的表面相当于显示面，但是，当光学元件OD的表面配置了覆盖部件时，覆盖部件的表面相当于显示面。

在本实施方式中，线圈AT的一部分组装到显示面板PNL。线圈AT例如发挥适用于NFC(Near Field Communication：近场通信)的NFC天线的功能。NFC是利用13.56MHz频率的通信距离为10cm左右的近距离无线通信技术。

另外，线圈AT的形态没有特别限定，作为NFC例如可以适用NFC-TypeF、NFC-TypeA、NFC-TypeB等。此外，作为更广义的近距离无线通信技术，可以为使用电磁场、电磁波等的RFID(Radio Frequency Identifier：射频识别)。RFID指所有近距离无线通信技术，按照一定基准标准化的NFC包含于RFID。本实施方式中，线圈AT可适用RFID。此外，RFID的形态包括未内置电池而通过来自引线的电磁波运行的无源型、将内置电池自身产生电磁波的有源型、无源型和有源型组合的半有源型等。用于RFID的各种线圈各自的基本收发信方法相同，在本实用新型中，显示装置DSP可适用任何线圈。或者，线圈AT也可用于充电用途。

根据本实施方式，显示装置DSP具备在显示区域DA中位于第一绝缘基板10和作为反射电极的像素电极PE之间的第一导电层L1。像素电极PE位于第一导电层L1的上层(显示面一侧)。因此，可以抑制由于第一导电层L1(线圈AT)组装于显示面板PNL而导致的有助于显示的开口部面积的降低、从显示面一侧观察显示图像时第一导电层L1可见等的不良情况。由此，可提供兼具图像显示功能及NFC功能的高性能显示装置。

接下来，就上述显示装置的一个构成例进行说明。

图2是示出显示装置DSP的一个构成例的图。在图示的例中，显示装置DSP具备显示面板PNL、驱动部DR等。此外，如图1所示，显示面板PNL中组装有第一导电层L1。

显示面板PNL具备显示图像的显示区域DA、及显示区域以外的区域即非显示区域NDA。另外，本实施方式中，非显示区域NDA为包围显示区域DA的框状区域。此外，显示面板PNL具备信号线SL、扫描线CL、单位像素PX、未图示的用于传输各种电压的配线、电源线等。多条信号线SL排列于第一方向X。多条扫描线CL排列于与第一方向X相交叉的第二方向Y。多个单位像素PX在第一方向X和第二方向Y规定的X-Y平面上呈矩阵形进行排列。

本实施方式中，第一方向X与第二方向Y虽为垂直相交，但只要交叉即可，也可采用大致垂直相交等其他交叉状态的构成。此外，从与由第一方向X和第二方向Y形成的X-Y平面垂直相交的方向(法线方向)观察显示面板PNL时称为俯视图。

单位像素PX为构成彩色图像的最小单位。如下所述，单位像素PX由多个子像素构成。在一个示例中，一个单位像素PX具备显示红色的子像素PR、显示绿色的子像素PG、及显示蓝色的子像素PB。此外，单位像素PX除上述3色的子像素以外，还可以具备显示白色等其他颜色的子像素。子像素PR、PG、PB各自为大致相同的构成，这里，着重对子像素PR的构成进行更加具体地说明。

子像素PR具备像素电极PE、像素电路CR1、CR2。像素电极PE具有3个局部电极P1、P2、P3。在一个示例中，局部电极P1、P2、P3排为一列且各自面积相等，在图示的例中形成为正方形。局部电极P2通过连接配线RE1与像素电路CR2进行电连接。局部电极P1、P3通过连接配线RE2相互进行电连接，且与像素电路CR1进行电连接。即，局部电极P1、P3虽隔着局部电极P2而分离，但相互进行电连接，被统一驱动。

如上所述，子像素由多个段SG构成，图示的例中，局部电极P2、连接配线RE1、像素电路CR2的组合相当于一个段，局部电极P1、P3、连接配线RE2、像素电路CR1的组合相当于一个段。以下参照图3A对段SG的具体构成例进行说明。

本实施方式中，段SG具有如下构成：具有可存储数据的存储部，即所谓采用了MIP(Memory In Pixel：像素记忆体节能技术)方式。根据这种构成，存储部可存储二进制数据(逻辑“1”/逻辑“0”)，基于该二进制数据，数字显示各个子像素的灰度。本实施方式中，作为这种使用二进制数据的灰度显示方式，适用一个子像素由多个段SG构成，通过该多个段SG的面积的组合实现灰度显示的面积灰度法。这里，利用面积比20，21，22，…，2n－1这样的条件加权得出的n个段SG来显示2n个灰度的灰度显示方式作为“面积灰度法”的一个示例。另外，本实施方式中，段SG的面积相当于各个段中所包含的局部电极的总面积。

另外，本实施方式中，通过组合局部电极P1、P3的统一控制和局部电极P2的独立控制，可显示23个灰度。

如果为存储显示模式，则使用存储在存储部的数据显示该子像素的灰度。因此，不需要以帧周期性执行将反映灰度的信号电位写入各个子像素的写入动作。因此，如果为存储显示模式，则可降低显示装置的电力消耗。

图2示出的构成例相当于适用两位的MIP方式的情况。即，如上所述，1个子像素具备面积相等的局部电极P1、P2、P3，与局部电极P1、P3进行电连接。因此，局部电极P2的面积与局部电极P1、P3总面积的面积比为1：2。由此，在各个子像素中实现灰度显示。此外，一个子像素具备连接配线，所述连接配线例如为，位于像素电路CR与像素电极PE之间的层，与像素电路CR及像素电极PE进行电连接的配线。

驱动部DR具备信号线驱动部D1及扫描线驱动部D2。信号线SL分别连接于信号线驱动部D1。信号线驱动部D1例如向对应的信号线SL输出对应于预定灰度的信号电位。扫描线CL分别连接于扫描线驱动部D2。扫描线驱动部D2向对应的扫描线CL输出用于控制向子像素写入信号电位的写入动作的控制信号。另外，驱动部DR还可以具备驱动定时产生电路、电源电路等。

图3A为示出适用MIP方式的段SG的构成例的图。详细来说，图3A为示出参照图2进行说明的段SG的构成例的图。

如图3A所示，一个段SG具备液晶电容CLC、及像素电路CR。液晶电容CLC意指在像素电极PE和公共电极CE之间产生的液晶层的电容成分。另外，以下说明的像素电极PE相当于与参照图2说明的像素电路CR进行电连接的局部电极。向公共电极CE施加公共电压Vcom。

像素电路CR具备三个开关SW1～SW3及闩锁电路LT。开关SW1例如由NchMOS晶体管构成。开关AW1的一端连接于信号线SL，另一端连接于闩锁电路LT。开关SW1的接通和断开通过由扫描线CL提供的扫描信号控制。即，开关SW1通过由图2的扫描线驱动部D2经由扫描线CL提供扫描信号φV来接通(导通状态)，读入由图2的信号线驱动部D1经由信号线SL提供的数据(对应于灰度的信号电位)SIG。

闩锁电路LT具备以相互背向并联连接的逆变器IV1、IV2。逆变器IV1、IV2分别例如由CMOS逆变器构成。闩锁电路LT保存(锁存)与通过开关SW1读入的数据SIG对应的电位。

开关SW2、SW3分别例如由NchMOS晶体管及PchMOS晶体管并联连接的转移开关构成，也可以由使用其他构成的晶体管构成。开关SW2的一端被施加与公共电压Vcom反相的电压XFRP。开关SW3的一端被施加与公共电压Vcom同相的电压FRP。开关SW2、SW3各自的另一端相互连接，且与像素电极PE进行电连接，成为像素电路CR的输出节点Nout。开关SW2、SW3中的一个根据闩锁电路LT的保持电位的极性变为接通状态。由此，在公共电极CE被施加公共电压Vcom的液晶电容CLC中，像素电极PE被施加同相的电压FRP或反相的电压XFRP。

图3B为用于说明适用MIP方式的段SG的动作的时序图。这里，以适用在未向液晶层LC施加电压的状态下显示黑的常黑模式的情况为例进行说明。

如图3B及图3A所示，在像素电路CR中，向开关SW1施加控制信号φV的定时，读入向信号线SL提供的数据SIG，将与读入的数据SIG对应的电位通过闩锁电路LT保持。读入相当于逻辑“0”的数据SIG时，闩锁电路LT的保持电位为负极性。在这种情况下，开关SW2为断开(非导通状态)，开关SW3接通(导通状态)，对像素电极PE施加与公共电压Vcom同相的电压FRP。由此，像素电极PE的像素电位变成与公共电极的公共电压Vcom相等。因此，不对液晶层LC施加电压，段SG显示黑。

另一方面，像素电路CR中，读入相当于逻辑“1”的数据SIG时，闩锁电路LT的保持电位为正极性。在这种情况下，开关SW3为断开(非导通状态)，开关SW2接通(导通状态)，对像素电极PE施加与公共电压Vcom反相的电压XFRP。由此，像素电极PE的像素电位与公共电极的公共电压Vcom之间产生电位差。即，对液晶层LC施加电压。因此，透过液晶层LC的光被调节，其一部分有助于显示，所以段SG显示白。

由此，在适用MIP方式的构成中，开关SW2、SW3中的任一方根据闩锁电路LT的保持电位的极性变为接通状态，从而对像素电极PE施加同相的电压FRP或反相的电压XFRP。由此，对段SG始终施加一定电压，所以可以抑制暗影。

另外，在上述示例中，虽将使用SRAM(Static Random Access Memory：静态随机存储器)的情况作为内置段SG的存储器的示例进行了说明，但并不仅限于此示例，也可适用DRAM(Dynamic Random Access Memory：动态随机存储器)等其它构成。

此外，与本实施方式不同，子像素也可以不由采用MIP方式的段SG构成。子像素可以不采用MIP方式。像素电极PE的局部电极P的个数、面积、及形状无限制。或者，像素电极PE可以不分割。

图4为示出图1示出的显示面板PNL的阵列基板SUB1的截面图。如图4所示，阵列基板SUB1在第一绝缘基板10上方还具备开关21、SW31、连接配线RE等。这里，开关SW21相当于图3A示出的开关SW2。此外，开关SW31相当于图3A示出的开关SW3。

开关SW21具备半导体层SC21、栅电极GE21、第一电极E211及第二电极E212。第一电极E211及第二电极E212中一方发挥源电极的功能，另一方发挥漏电极的功能。此外，开关SW31具备半导体层SC31、栅电极GE31、第三电极E311及第四电极E312。第三电极E311及第四电极E312中一方发挥源电极的功能，另一方发挥漏电极的功能。

半导体层SC21、SC31位于第一绝缘基板10上方，被第一绝缘膜11覆盖。栅电极GE21、GE31位于第一绝缘膜11上方，被第二绝缘膜12覆盖。虽没有图示，但扫描线CL也位于第一绝缘膜11上方，被第二绝缘膜12覆盖。第一电极E211、第二电极E212、第三电极E311及第四电极E312位于第二绝缘膜12上方，被第三绝缘膜13覆盖。虽没有图示，但信号线SL也位于第二绝缘膜12上方，被第三绝缘膜13覆盖。第一电极E211及第二电极E212分别与半导体层SC21接触，第三电极E311及第四电极E312分别与半导体层SC31接触。第三电极E311与第二电极E212连接而构成节点电极EN。节点电极EN位于第二绝缘膜12上方，被第三绝缘膜13覆盖。

连接配线RE位于第三绝缘膜13上方。连接配线RE经由第三绝缘膜13上形成的接触孔CH1与节点电极EN进行电连接。第一导电层L1位于第三绝缘膜13上方。第一导电层L1与连接配线RE位于同一层。换而言之，第一导电层L1位于与扫描线CL及信号线SL不同的层。再换而言之，第一导电层L1没有夹在第一绝缘膜11与第二绝缘膜12之间，也没有夹在第二绝缘膜12与第三绝缘膜13之间。第一导电层L1具有开口部OP。连接配线RE位于开口部OP的内侧。连接配线RE及第一导电层L1位于像素电极PE的下方。因此，可减少像素电极PE(反光层)对显示的影响。

第一导电层L1例如用金、银、铜、铝、镍等金属材料形成。连接配线RE例如由ITO、IZO等透明导电材料形成，也可以由与这些第一导电层L1和连接配线RE相同的金属材料形成。本实施方式中，第一导电层L1的厚度T1为500nm，第一导电层L1的片电阻值为0.028Ω/□。

连接配线RE及第一导电层L1被第四绝缘膜14覆盖。即，连接配线RE及第一导电层L1位于第三绝缘膜13和第四绝缘膜14之间。本实施方式中，第三绝缘膜13的厚度T13及第四绝缘膜14的厚度T14分别为2～3μm。

像素电极PE位于第四绝缘膜14上方，被第一取向膜AL1覆盖。像素电极PE通过穿过第四绝缘膜14的接触孔CH3与连接配线RE接触。另外，这里的像素电极PE相当于上述的局部电极P1～P3，连接配线PE相当于上述的连接配线RE1或连接配线RE2。

第一绝缘膜11及第二绝缘膜12由氮化硅、氧化硅等无机类材料形成。第三绝缘膜13及第四绝缘膜14由树脂材料等有机类材料形成。另外，包含开关SW21、SW31的图3A示出的像素电路CR位于第一绝缘基板10与第四绝缘膜14之间。

如此，阵列基板SUB1中，连接配线RE及第一导电层L1位于同一层，所以不用增加阵列基板SUB1的厚度就能内置第一导电层L1。

图5为示出上述显示装置DSP的俯视图，且为示出线圈AT、虚拟电极DE等的配置的一个示例的图。这里，示出第一方向X和第二方向Y规定的X-Y平面的俯视图。首先，对俯视图中的线圈AT及虚拟电极DE的配置进行说明。

如图5所示，线圈AT具有在同一平面上无重叠的环形。线圈AT具备第一导电层L1、第二导电层L2、桥接线BW、及引线LE。

阵列基板SUB1具备第一导电层L1。第一导电层L1具有矩阵形。第一导电层L1具有第一配线L1a和第二配线L1b。在俯视显示装置DSP的状态下，第一配线L1a形成Π字形，第二配线L1b比第一配线L1a位于更内侧，形成Π字形。第一配线L1a及第二配线L1b分别具有向第一方向X延伸出的一根延伸部、向第二方向Y延伸出的两根延伸部。阵列基板SUB1还具备引线LE。引线LE位于阵列基板SUB1的非显示区域NDA。引线LE与第一配线L1a的端部或第二配线L1b的端部进行一对一连接。如下述，引线LE至少用与扫描线CL位于同一层的配线及与信号线SL位于同一层的配线中的一方形成。

另外，第一配线L1a的端部与下述多个细线部TL一体形成，一体化的部分连接于引线LE。第二配线L1b的端部也和第一配线L1a的端部相同。

阵列基板SUB1在显示区域DA中具备虚拟电极DE。虚拟电极DE位于相对于第一配线L1a及第二配线L1b具有距离的位置。这样的虚拟电极DE不与显示面板PNL中的任何配线、电路连接，处于电浮动状态。另外，虚拟电极DE可以采用与设置于其它层的GND电源连接的构成。虚拟电极DE位于阵列基板SUB1的第二配线L1b的内周侧区域AR内。

第一配线L1a、第二配线L1b及虚拟电极DE由于都设置于图4示出的第三绝缘膜13上而处于同一平面(X-Y平面)。第一配线L1a、第二配线L1b及虚拟电极DE由相同材料形成。通过在阵列基板SUB1上设置虚拟电极DE，可有助于显示区域DA中第四绝缘膜14的表面的平坦化，进而可有助于阵列基板SUB1的与对置基板SUB2相对一侧的面的平坦化。此外，第一配线L1a、第二配线L1b、及虚拟电极DE在俯视下留有距离而相互没有重叠地配置。第一配线L1a、第二配线L1b的大部分位于显示区域DA内。第一配线L1a、第二配线L1b实质上分别具有一定的宽度W1。引线LE实质上具有一定的宽度W3。

本实施方式中，宽度W3与宽度W1相同。但是，与本实施方式不同，宽度W3既可以比宽度W1大或也可以比宽度W1小。另外，宽度W3优选等于或大于宽度W1，由此可以抑制引线LE的高电阻化。

显示装置DSP中，作为第二基板的印制电路板3具备第二导电层L2、桥接线BW等。显示装置DSP的驱动IC芯片4搭载于印制电路板3上。驱动IC芯片4以驱动线圈AT的方式构成。此外，驱动IC芯片4也可以配置在与印制电路板3不同的基板上。另外，也可以是用于驱动线圈AT的驱动电路内置在省略图示的其他驱动IC芯片中，而省略驱动IC芯片4。

第二导电层L2具备第一配线L2a、第二配线L2b、第三配线L2c及第四配线L2d。

第一配线L2a连接第一配线L1a和驱动IC芯片4。具体来说，第一配线L2a中，一端部与连接于第一配线L1a的引线LE连接，另一端部与驱动IC芯片4连接。

第二配线L2b在与阵列基板SUB1对置的区域外侧具有向第一方向X延伸出的一根延伸部。第二配线L2b连接第一配线L1a和第二配线L1b。具体来说，第二配线L2b中，一端部与连接于第一配线L1a的引线LE连接，另一端部与连接于第二配线L1b的引线LE连接。

第三配线L2c在与阵列基板SUB1相对的区域外侧具有向第一方向X延伸出的一根延伸部。第三配线L2c连接第二配线L2a和下述桥接线。具体来说，第三配线L2c中，一端部与连接于第二配线L2a的引线LE连接。

第四配线L2d连接驱动IC芯片4和下述桥接线。具体来说，第四配线L2d中，第四配线L2d的一端部与驱动IC芯片4连接。

桥接线BW与第二配线L2b交叉设置，未与第二配线L2b连接。桥接线BW中，一端部与第三配线L2c的另一端部连接，另一端部与第四配线L2d的另一端部连接。如下所述，桥接线BW位于与第一配线L2a至第四配线L2d所处层不同的层。

这里，图5示出的线圈AT在阵列基板SUB1及印制电路板3上形成约两圈的环形。第一配线L2a、第一配线L1a、及第二配线L2b等作为一圈部分形成第一环形部。第二配线L1b、第三配线L2c等位于比上述第一环形部靠内侧处，作为一圈部分形成第二环形部。

另外，线圈AT的构成不仅限于图示的例。例如，线圈AT的形状可以采用圆形、矩形、多边形等各种构成。此外，线圈AT在图示的例中虽然形成约两圈的环形，但是圈数并不限定，也可以是一圈，也可以是三圈以上。此外，也可以省略虚拟电极。

阵列基板SUB1具有第一边S1。印制电路板3具有沿阵列基板SUB1的第一边S1整体的第二边S2。第二边S2与第一边S1相对应。线圈AT的一部分沿印制电路板3的第二边S2形成。线圈AT的一部分沿阵列基板SUB1的第一边S1形成。

图6为示出图5所示的线圈AT的区域B的放大俯视图。

如图6所示，线圈AT的第一配线L1a由多个细线部TL构成。不仅是第一配线L1a，第二配线L1b也同样由多个细线部TL构成。细线部TL向第二方向Y延伸。如上所述，线圈AT的宽度W1例如形成为约2mm。细线部TL的宽度W2例如以一个单位像素到两个单位像素的宽度形成。作为一例，细线部TL的宽度W2例如形成为约140～280μm。另外，彼此相邻的细线部TL的间隙W21优选与图5示出的第一及第二环部的间隙W11相等。如此，第一配线L1a等由多个细线部TL构成，从而可以缩小彼此相邻的细线部TL的间隙W21与第一及第二环部的间隙W11的差，可以在显示区域DA中将第一导电层L1以一定的密度配置，可以缓解在显示区域DA中由于第一导电层L1引起的高低差。

图7为示出图5所示的线圈AT的区域C的放大俯视图。

如图7所示，细线部TL弯曲且具有向第一方向X延伸细线部TLa和向第二方向Y延伸的细线部TLb。图7中，彼此相邻的细线部TLa之间及彼此相邻的细线部TLb之间的间隙W21也优选与图5示出的间隙W11相等。

图8为示出图5所示的线圈AT的区域D的放大俯视图。

如图8所示，区域D为遍及第二配线L1b及虚拟电极DE的区域。虚拟电极DE也与第二配线L1b等同样由多个细线部TLc构成。在这种情况下，虚拟电极DE的细线部TLc也优选形成为与第二配线L1b的细线部TL同等程度的宽度W2。另外，彼此相邻的细线部TLc的间隙W21优选与图5所示的间隙W11相等。

图9为示出图5所示的线圈AT的区域E的放大俯视图。

如图9所示，阵列基板SUB1还具备位于阵列基板SUB1的端部的多个垫盘PD。多个垫盘PD连接于单个引线LE。因此，第一配线L1a经由引线LE连接于多个垫盘PD。

第一配线L2a与连接于上述引线配线LE的所有垫盘PD相对置，被所有垫盘PD覆盖。因此，第一配线L2a经由上述多个垫盘PD及上述引线LE连接于第一配线L1a。第一配线L2a经由多个垫盘PD连接于引线LE。因此，与第一配线L2a经由单个垫盘PD连接于引线LE的情况相比，能抑制第一配线L2a与引线LE之间的高电阻化。

另外，上述内容不仅适用于第一配线L2a，也适用于第二配线L2b及第三配线L2c。第二配线L2b及第三配线L2c分别经由多个垫盘PD连接于引线LE。

此外，阵列基板SUB1不仅具有用于线圈AT的垫盘PD，还具有用于显示驱动的垫盘。因此，阵列基板SUB1所具备的垫盘可以在第一方向X等距排列。

图10为示出沿图5的线X-X截取的显示装置DSP的截面图，且为示出阵列基板SUB1的端部和印制电路板3的一部分的图。

如图10所示，各个引线LE具有配线LEa和配线LEb。配线LEa位于第一绝缘膜11上，被第二绝缘膜12覆盖。配线LEa为与扫描线CL位于同一层的配线。配线LEa可与扫描线CL一起用同一材料同时形成。配线LEb位于第二绝缘膜12上，被第三绝缘膜13覆盖。配线LEb通过第二绝缘膜12上形成的接触孔与配线LEa接触。配线LEb为与信号线SL位于同一层的配线。配线LEb可与信号线一起用同一材料同时形成。

第一配线L1a位于第三绝缘膜13上，通过在第三绝缘膜13上形成的接触孔与配线LEb接触。另外，第三绝缘膜13及第四绝缘膜14没有与第一绝缘膜基板10的整个区域相对置形成，而是排除形成有垫盘PD的区域而形成。

垫盘PD位于第二绝缘膜12上。垫盘PD通过在第二绝缘膜12上形成的接触孔与配线LEa接触。垫盘PD例如由ITO、IZO等透明导电材料形成。垫盘PD可与图4示出的连接配线RE一起用同一材料同时形成。

印制电路板3将聚酰亚胺等树脂作为基材使用。印制电路板3具备绝缘层IL、及在绝缘层IL上形成的金属配线。绝缘层IL为具有柔性的柔性层。因此，本实施方式的印制电路板3为柔性基板。第一配线L2a位于绝缘层IL的与垫盘PD对置的一侧。

这里，柔性基板3的金属配线例如用金属箔形成。金属箔可列举使用铜的铜箔、使用银的银箔、使用铝的铝箔等。本实施方式中，印制电路板3的金属配线使用铜箔形成。通过使用铜，可以得到不易碎、龟裂的金属配线。

阵列基板SUB1与印制电路板3经由导电材料即各向异性导电膜5彼此电连接且粘接。即，各向异性导电膜5包含粘合剂中弥散的导电粒子CP。因此，在印制电路板3与阵列基板SUB1之间夹着各向异性导电膜5的状态下，将印制电路板3向阵列基板SUB1一侧加压，将阵列基板SUB1向印制电路板3一侧加压，并进行加热，从而使两者电连接和物理连接。另外，可以压扁导电粒子CP从而使第一配线L2a与垫盘PD电连接。

图11为示出沿图5的线XI-XI截取的印制电路板3的截面图。

如图11所示，绝缘层IL位于包含第一配线L2a、第二配线L2b、第三配线L2c及第四配线L2d的第二导电层L2与桥接线BW之间。绝缘层IL上形成有多个通孔。桥接线BW通过通孔与第三配线L2c电连接。通过其他通孔与第四配线L2d电连接。另外，虽没有图示，除去与阵列基板SUB1的接触部，印制电路板3的两面被绝缘性保护膜覆盖。

绝缘层IL具有厚度TIL。第一配线L2a、第二配线L2b、第三配线L2c及第四配线L2d分别具有厚度T2。桥接线BW具有厚度TBW。

本实施方式中，绝缘层IL的厚度TIL为25μm。另外，厚度TIL仅为示例，也可以具有12μm等除25μm以外的厚度。无论如何，厚度TIL比第三绝缘膜13的厚度T13大，比第四绝缘膜14的厚度T14大。

本实施方式中，厚度T2及厚度TBW分别为10μm，第二导电层L2及桥接线BW各自的片电阻值分别为0.002Ω/□。

另外，厚度T2及厚度TBW仅为示例，可进行各种变形。厚度T2及厚度TBW可以为超过10μm的值。无论如何，厚度T2及厚度TBW比第一配线L1a及第二配线L1b各自的厚度T1要大。

此外，第二导电层L2及桥接线BW各自的片电阻值仅为示例，可进行各种变形。该片电阻值也可以为不足0.002Ω/□的值。第一导电层L1的片电阻值比第二导电层L2的片电阻值大，第一导电层L1的片电阻值比桥接线BW的片电阻值大。另外，第一导电层L1的片电阻值优选为第二导电层L2的片电阻值的十倍以上，第一导电层L1的片电阻值优选为桥接线BW的片电阻值的十倍以上。无论如何，第一导电层L1的片电阻值优选为第二导电层L2及桥接线BW中至少一方的片电阻值的十倍以上。

图11等示出的印制电路板3并非用来限定而仅是作为例证示出的。关于印制电路板3，可以进一步层叠金属配线及绝缘层，具有更多层的构造。例如，第一配线L2a、第二配线L2b、第三配线L2c、第四配线L2d、及桥接线BW可以由两层以上的金属配线形成。无论如何，印制电路板3只要有一层绝缘层、位于该绝缘层两侧的共两层的金属配线层就可以，由此第二导电层L2和桥接线BW可以设置在彼此不同的层。

图12为示出显示面板PNL的阵列基板SUB1的另一个截面图。

如图12所示，虚拟电极DE位于第三绝缘膜13上。即，虚拟电极DE与第一导电层L1位于同一层。虚拟电极DE例如由与第一导电层L1相同的材料形成，以与第一导电层L1相同的工艺形成。第一导电层L1及虚拟电极DE以相同的厚度T1形成。通过配置这种虚拟电极DE，可以减小第一导电层L1所处层的高低差，也可以使显示面板PNL整体的反射率均匀，可以预防显示不均匀等。

图13为示出第一导电层L1及连接配线RE的位置关系的俯视图。

如图13所示，一个单位像素PX由三个子像素PR、PG、PB构成，子像素PR、PG、PB分别具备三个局部电极P1～P3。单位像素PX在图中用虚线表示，子像素PR、PG、PB在图中用单点划线表示，局部电极P1～P3在图中用双点划线表示。

图示的例中，单位像素PX形成正方形，以单位像素PX的第一方向X上的长度和单位像素PX的第二方向Y上的长度相等或大致相等的方式形成，例如，一边的长度形成为100～200μm(一个示例中约140μm)。

子像素PR、PG、PB中，分别配置由连接配线RE1及连接配线RE2。连接配线RE1连接于局部电极P2。连接配线RE2连接于局部配线P1及局部配线P3。连接配线RE1呈四边形在俯视下与局部电极P2重叠，局部电极P2经由第四绝缘膜14接触于连接配线RE1。连接配线RE2具有与局部电极P1对置设置的宽幅的台肩部LND1、与局部电极P3对置设置的宽幅的台肩部LND2、及连接该一对台肩部的连接线500。连接线500以与连接配线RE1的一侧留有间隙地通过的方式形成。

图示的例中，第一导电层L1的一根细线部TL的宽度W2相当于一个单位像素PX量。细线部TL在与局部电极P1～P3重叠的位置具有开口部OP2。连接配线RE1、RE2配置于细线部TL的开口部OP2的内部。换而言之，第一导电层L1位于连接配线RE1、RE2的周边。

另外，连接配线RE2也可以形成为包围连接配线RE1的环形。但是，如图示的例那样，在连接配线RE2仅通过连接配线RE1的一侧的形状的情况下，相比连接配线RE2为环形的情况，可以扩大第一导电层L1的设置面积，所以更加优选。

根据如上述一样构成的一个实施方式的显示装置DSP，显示装置DSP具备阵列基板SUB1、及印制电路板3。阵列基板SUB1包含扫描线CL、信号线SL、与扫描线CL及信号线SL位于不同层的第一导电层L1。印制电路板3包含第二导电层L2、桥接线BW、绝缘层IL。第二导电层L2具有比连接于第一导电层L1的第一导电层L1的厚度T1大的厚度T2。桥接线BW具有比第一导电层L1的厚度T1大的厚度TBW并连接于第二导电层L2。绝缘层IL位于第二导电层L2和桥接线BW之间。

第一导电层L1、第二导电层L2及桥接线BW形成线圈AT。线圈AT利用阵列基板SUB1及印制电路板3两者来形成，所以与仅利用阵列基板SUB1形成线圈AT的情况相比，可以扩大线圈AT整体的面积。此外，桥接线BW在印制电路板3上形成，所以可以不用在阵列基板SUB1一侧设置形成桥接线BW部分的面积。然后，可以增大线圈AT的电感。因此，可以试图提高线圈AT的强度及灵敏度。线圈AT的强度和灵敏度根据线圈AT的面积、环形圈数和电阻值确定。由此，例如与仅利用阵列基板SUB1形成线圈的情况相比，也可以减少线圈AT的环形圈数。

阵列基板SUB1包含与扫描线CL、信号线SL及与第一导电层L1对置的第一绝缘基板(玻璃基板)10。印制电路板3为柔性基板。绝缘层1L的厚度TIL比第三绝缘膜13的厚度T13大，比第四绝缘膜14的厚度T14大。厚度TIL为厚度T13及厚度T14各自的十倍左右。因此，相比在阵列基板SUB1一侧设置线圈AT的桥接线BW的情况，可以减小线圈AT产生的寄生电容。另外，形成线圈AT时，一根连续的电线形成为环形，其两端连接于驱动IC芯片4，所以需要形成避开环形部分在其他层连接的桥接线BW。由此，可以减小第二配线L2b与桥接线BW之间的寄生电容，所以可以抑制线圈AT性能劣化。

第一导电层L1的厚度T1为500nm，第一导电层L1的片电阻值为0.028Ω/□。第二导电层L2的厚度T2及桥接线BW的厚度TBW分别为10μm，第二导电层L2及桥接线BW各自的片电阻值为0.002Ω/□。

厚度T1为厚度T2及厚度TBW各自的十分之一以下。第一导电层L1的片电阻值为第二导电层L2及桥接线BW各自的片电阻值的十倍以上。换而言之，可以使第二导电层L2及桥接线BW各自的片电阻值为第一导电层L1的片电阻值的十分之一以下。如上所述，从可以减小第二导电层L2及桥接线BW的片电阻值的角度来看，也可以抑制线圈AT性能劣化。

线圈AT具有在同一平面无重叠的环形。第二导电层L2至少形成线圈AT的一边的整体。印制电路板3具有沿阵列基板SUB1的一边(第一边S1)整体的边(第二边S2)。线圈AT的一部分在沿印制电路板3上的阵列基板SUB1的一边(第一边S1)整体的边的线圈AT整体形成。可以将在印制电路板3侧形成线圈AT的面积多分配，因此可以将线圈AT整体的面积扩大，可以增大线圈AT的电感。

像素电极PE具有3个局部电极P1、P2、P3。连接配线RE1、RE2位于扫描线CL与像素电极PE之间。局部电极P1、P2、P3中任意两个经由连接配线RE相互连接。在本实施方式中，两个局部电极P1、P3经由连接配线RE2相互连接。因此，通过组合局部电极P1、P3的统一控制与局部电极P2的独立控制，可以呈现23个灰度。

另外，与本实施方式不同，反射电极可以为具有两个或四个以上的多个局部电极P的像素电极PE。多个局部电极P中至少两个经由连接配线RE相互连接。

阵列基板SUB1具备位于阵列基板SUB1端部的垫盘PD。第一导电层L1至少经由与扫描线CL位于同一层的配线及与信号线SL位于同一层的配线中的一方与垫盘PD连接。本实施方式中，例如，第一配线L1a利用与扫描线CL位于同一层的配线LEa及与信号线SL位于同一层的配线LEb两者与垫盘PD连接。配线LEa可与扫描线CL一起由同一材料同时形成，配线LEb可与信号线SL一起由同一材料同时形成。因此，无需增加制造工艺，就可形成引线LE。

阵列基板SUB1还具备虚拟电极DE。虚拟电极DE与第一导电层L1位于同一层，与第一导电层L1(例如，细线部TL)中的线圈AT的一部分留有距离地设置，具有与第一导电层L1的厚度T1相同的厚度。

虚拟电极DE配置在显示区域DA中不存在第一配线L1a及第二配线L1b空间，因此可有助于显示区域DA中第四绝缘膜14的表面的平坦化。然后，可有助于阵列基板SUB1的与对置基板SUB2相对一侧的面平坦化。

由此，可以得到可高性能化的显示装置DSP。

接下来，对上述实施方式的变形例1的显示装置DSP进行说明。图14为示出上述实施方式的变形例1的显示装置DSP的俯视图，且为示出线圈AT、虚拟电极DE等的配置的一个示例的图。

如图14所示，变形例1的显示装置DSP相比图5示出的例，线圈AT的形状、垫盘PD的位置、印制电路板3的形状不同。

X-Y俯视下，线圈AT的下边(一边)的一部分由第二配线L2b形成，剩余部分由第一配线L1a及第二配线L1b形成。第一配线L1a及第二配线L1b中，形成线圈AT下边的部分位于显示区域DA的下侧区域，向第一方向X延伸。第一配线L1a及第二配线L1b形成为P字形。

第一配线L1a及第二配线L1b的形状由Π字形变为P字形，从而可以使垫盘PD集中于阵列基板SUB1的端部的一处。由此，可实现用于线圈AT的印制电路板3的小型化及低成本化。

根据如上构成的变形例1的显示装置DSP，第二配线L2b(第二导电层L2)形成线圈AT的一边的一部分。阵列基板SUB1具有矩形形状。印制电路板3具有沿阵列基板SUB1的一边(第一边S1)的一部分的边(第二边S2)。线圈AT的一部分沿印制电路板3的第二边S2形成。本变形例1中，线圈AT的一部分在沿印制电路板3上的阵列基板SUB1的一边的一部分的整个边形成。但是，除上述点以外，变形例1的显示装置DSP大致与上述实施方式的显示装置DSP一样地形成。因此，变形例1中，也可以得到与上述实施方式一样的效果。

接下来，对上述实施方式的变形例2的显示装置DSP进行说明。图15为示出上述实施方式的变形例2的显示装置DSP的截面图。

如图15所示，变形例2的显示装置DSP为有机电致发光(EL)显示装置。显示装置DSP采用有机发光层作为显示功能层。

开关元件SW具备位于第一绝缘基板10和第一绝缘膜11之间的半导体层SC、位于第一绝缘膜11和第二绝缘膜12之间的栅电极GE、位于第二绝缘膜12和第三绝缘膜13之间的第一电极E11及第二电极E12。

第一导电层L1位于第三绝缘膜12和第四绝缘膜14之间。另外，第一导电层L1在显示区域DA中的配置可适用图5及图14示出的任何示例。

有机EL元件OLED位于第四绝缘膜14上。有机EL元件OLED具备像素电极PE、有机发光层ORG、公共电极CE。有机发光层ORG相当于显示功能层。像素电极PE及公共电极CE中任一方发挥阳极功能，另外一方发挥阴极功能。

像素电极PE位于第四绝缘膜14上，与第二电极E12接触。像素电极PE发挥将有机发光层ORG发出的光向显示面反射的反射电极的功能。另外，也可以采用如下构成：用ITO形成像素电极PE，在像素电极PE的下层另外设置由金属材料形成的反光层。

有机发光层ORG例如可以由发出红色、绿色、蓝色等单色光的发光材料形成，也可以为通过混合多个发光材料来发出白色等光的构成。此外，有机发光层ORG根据需要可以包含孔输送层、孔注入层、电子输送层、电子注入层等功能层。如此构成的有机EL元件OLED相当于向覆盖部件30发光的所谓顶部发光型。

堤岸15将有机EL元件OLED独立划分。隔膜16为抑制水分等渗入有机EL元件OLED的部件，由透明材料形成。

覆盖部件30由透明的玻璃、树脂形成。覆盖部件30的与有机EL元件OLED相对的一侧设置有遮光层31、滤色片32等。隔膜16与遮光层31及滤色片32之间填充有透明填充剂40。

在这样的显示装置DSP中，有机EL元件OLED为顶部发光型，因此在显示区域DA中，可在第一绝缘基板10和有机EL元件OLED之间确保有供配置第一导电层L1的空间。从而，不用导致增加显示装置DSP整体厚度就可以内置第一导电层L1(线圈AT)。

接下来，对将上述实施方式适用于电子设备的实施例进行说明。图16为示出将上述实施方式适用于电子设备100的实施例的图。

如图16所示，驱动IC芯片400、印制电路板300、显示面板PNL1分别依次对应于图5示出的驱动IC芯片4、印制电路板3、显示面板PNL，进行大致相同的动作。这样的电子设备100例如可以用于使用近距离无线通信功能改写显示内容用途的卡片型显示器、货架标签等。或者，电子设备100的线圈AT也可以用于充电用途。

虽然说明了本实用新型的实施方式、变形例及实施例，但这些实施方式等只是作为示例而提出的，并非旨在限定实用新型的范围。这些新的实施方式等能够以其他各种方式实施，能够在不脱离实用新型的宗旨的范围内进行各种省略、替换、变更。这些实施方式及其变形被包括在实用新型的范围和宗旨中，同时也被包括在权利要求书所记载的实用新型及其等同的范围内。

例如，印制电路板不仅限于柔性基板。印制电路板可以为刚性基板、或者刚柔性基板。刚性基板可使用环氧玻璃钢等刚性材料作为基材。刚性基板的绝缘层为具有刚性的刚性层。因此，刚性基板为在刚性层上形成金属配线等的基板。刚柔性基板为组合刚性基板和柔性基板的基板。刚柔性基板具有柔性层和刚性层两者。

第一导电层L1可以形成于阵列基板SUB1的背面侧。阵列基板SUB1的背面为第一绝缘基板10中与对置基板SUB2相对面的反侧面。这种情况下，通过将印制电路板3设置于阵列基板SUB1的背面，将第二导电层L2连接于第一导电层L1，可以形成线圈AT。或者，可以将印制电路板3设置于阵列基板SUB1的正面，借助在穿过第一绝缘基板10的通孔中形成的接触电极等将第二导电层L2连接于第一导电层L1。

上述实施方式中，以具有反射型的液晶显示面板的显示装置DSP为例进行了说明。上述实施方式可适用于各种显示装置。例如，显示装置DSP可以为具有透过型液晶显示面板的装置。但是，在透过型的情况下，优选在照明装置的背面侧设置玻璃基板等第三基板，在该基板上形成第一导电层L1。

Claims (19)

1.一种电子设备，其特征在于，具有：

第一基板；

端子组，配置于所述第一基板上，包括第一端子、第二端子、第三端子以及第四端子；

第一导电线，配置于所述第一基板上，与所述第一端子和所述第四端子电连接；

第二导电线，配置于所述第一基板上，与所述第二端子和所述第三端子电连接；

第二基板；

第三导电线，配置于所述第二基板上，将与所述第二端子相对的端子和与所述第四端子相对的端子电连接；以及

第四导电线，配置于所述第二基板上，连接于与所述第三端子相对的端子，并与所述第三导电线交叉，

所述第一导电线、所述第二导电线、所述第三导电线以及所述第四导电线形成线圈。

2.根据权利要求1所述的电子设备，其特征在于，

所述第一基板是玻璃基板，

所述第二基板是柔性基板。

3.根据权利要求1所述的电子设备，其特征在于，

所述电子设备还具有：

第一导电层，配置于所述第一基板上，包括所述第一导电线和所述第二导电线；以及

第二导电层，配置于所述第二基板上，包括所述第三导电线，

所述第一导电层的片电阻值是所述第二导电层和所述第四导电线中的至少一方的片电阻值的十倍以上。

4.根据权利要求1所述的电子设备，其特征在于，

所述线圈具有在同一平面上无重叠的环形。

5.根据权利要求1所述的电子设备，其特征在于，

所述第二基板还在所述第三导电线和所述第四导电线之间具有绝缘层。

6.根据权利要求1所述的电子设备，其特征在于，

所述第一基板具有第一边，

所述第一端子、所述第二端子、所述第三端子和所述第四端子沿所述第一边形成。

7.根据权利要求1所述的电子设备，其特征在于，

所述第一基板具有相互不同的三边，

所述第一导电线和所述第二导电线中的至少一方沿该三边形成。

8.根据权利要求1所述的电子设备，其特征在于，

所述第一基板还具有虚拟电极，

所述虚拟电极被所述第一导电线和所述第二导电线中的至少一方围住。

9.根据权利要求1所述的电子设备，其特征在于，

所述第一基板还具有包括细线部的虚拟电极，

所述虚拟电极的所述细线部的宽度与所述第一导电线和所述第二导电线中的至少一方所包括的细线部的宽度相等。

10.根据权利要求1所述的电子设备，其特征在于，

所述第一基板还具有虚拟电极，

所述第一导电线和所述第二导电线中的至少一方具有第一细线部，

所述虚拟电极具有第二细线部，

相邻的所述第一细线部间的间隙与相邻的所述第二细线部间的间隙相等。

11.根据权利要求1所述的电子设备，其特征在于，

所述第一基板还具有虚拟电极，

所述虚拟电极之间的间隙具有沿第一方向延伸的第一间隙和沿与所述第一方向交叉的第二方向延伸的第二间隙。

12.根据权利要求1所述的电子设备，其特征在于，

所述第一基板还具有虚拟电极，

所述虚拟电极与所述第一导电层位于同一层。

13.一种显示装置，其特征在于，具有：

像素电路，连接扫描线和信号线；

第一基板；

端子组，配置于所述第一基板上，包括第一端子、第二端子、第三端子以及第四端子；

第一导电线，配置于所述第一基板上，与所述第一端子和所述第四端子电连接；

第二导电线，配置于所述第一基板上，与所述第二端子和所述第三端子电连接；

第二基板；

第三导电线，配置于所述第二基板上，将与所述第二端子相对的端子和与所述第四端子相对的端子电连接；以及

第四导电线，配置于所述第二基板上，连接于与所述第三端子相对的端子，并与所述第三导电线交叉，

所述第一导电线、所述第二导电线、所述第三导电线以及所述第四导电线形成线圈。

14.根据权利要求13所述的显示装置，其特征在于，

在所述像素电路上还包括施加用于显示图像的电位的像素电极，

所述第一导电线和所述第二导电线中的至少一方位于所述信号线和所述像素电极之间。

15.根据权利要求14所述的显示装置，其特征在于，

所述像素电极是反射电极。

16.根据权利要求14所述的显示装置，其特征在于，

所述显示装置还具备连接配线，所述连接配线位于所述扫描线和所述像素电极之间，

所述像素电极具有多个局部电极，

所述多个局部电极中的至少任两个经由所述连接配线相互连接。

17.根据权利要求16所述的显示装置，其特征在于，

所述第一导电线具有第一细线部，

所述第一细线部与所述多个局部电极重叠，并在所述局部电极与所述连接配线的连接位置具有开口部。

18.根据权利要求13所述的显示装置，其特征在于，

所述第一导电线具有第一细线部，

相邻的所述第一细线部之间的间隙位于相邻的所述像素电路之间。

19.根据权利要求13所述的显示装置，其特征在于，

所述端子组经由与所述扫描线位于同一层的配线和与所述信号线位于同一层的配线中的至少一方，与第一导电线和第二导电线中的至少一方连接。