CN206865570U - 视频处理器 - Google Patents

Abstract

本实用新型实施例公开了一种视频处理器，包括多路视频输入接口、第一可编程逻辑器件、视频信号转换器、第二可编程逻辑器件、多路视频输出接口、微控制器和时钟产生器。本实用新型实施例可以支持视频信号的多路输入和多路输出。

Description

视频处理器

技术领域

本实用新型涉及视频处理技术领域，尤其涉及一种视频处理器。

背景技术

随着人们生活水平的提高，各种媒体信息大多以精美的画面和丰富的的视频信息为使用者提供便利。在这样的需求下，越来越多的交互信息占用了大量的显示画面空间来提供更加便利的信息资源。但是，随着显示器的物理尺寸的变大，桌面显示的极限也挑战着人们的视觉感受。为此，设计一种具有多输入、多输出的视频处理器具有重要意义。

实用新型内容

本实用新型的实施例提供一种视频处理器，以实现支持视频信号多路输入和多路输出的技术效果。

一方面，提供了一种视频处理器，包括：多路视频输入接口、第一可编程逻辑器件、视频信号转换器、第二可编程逻辑器件、多路视频输出接口、微控制器和时钟产生器；所述多路视频输入接口分别通过各自的信号转换电路连接至所述第一可编程逻辑器件的多路TTL信号并行输入接口，所述视频信号转换器连接所述第一可编程逻辑器件的多路TTL信号并行输出接口和所述第二可编程逻辑器件的多路LVDS信号输入接口，所述多路视频输出接口连接所述第二可编程逻辑器件的输出，所述第一可编程逻辑器件和所述第二可编程逻辑器件连接所述时钟产生器，所述微控制器连接所述第一可编程逻辑器件、所述视频信号转换器和所述第二可编程逻辑器件。

在本实用新型的一个实施例中，所述多路视频输入接口包括SDI接口；所述视频处理器包括线缆均衡器、线缆驱动器和SDI环出接口；所述线缆均衡器连接在所述SDI接口和与所述SDI相连的所述信号转换电路之间，所述线路驱动器连接在所述SDI环出接口和与所述SDI接口相连的所述信号转换电路之间。

在本实用新型的一个实施例中，所述多路视频输入接口包括数字视频接口；所述视频处理器包括数字视频环出接口，且所述数字视频环出接口连接至与所述数字视频接口相连的所述信号转换电路，所述数字视频接口选自DVI接口和/或SDI接口。

在本实用新型的一个实施例中，所述视频处理器还包括：至少一路第一输入子卡预留接口，每一路所述第一输入子卡预留接口通过信号转换电路连接至所述第一可编程逻辑器件的一路TTL信号并行输入接口。

在本实用新型的一个实施例中，所述视频处理器还包括：至少一路第二输入子卡预留接口，每一路所述第二输入子卡预留接口为TTL信号并行输入接口且连接至所述第一可编程逻辑器件的一路TTL信号并行输入接口。

在本实用新型的一个实施例中，所述视频处理器还包括：同步锁相信号输入接口、信号提取电路和同步锁相信号环出接口；所述信号提取电路连接在所述同步锁相信号输入接口和所述第二可编程逻辑器件之间，所述同步锁相信号环出接口连接所述同步锁相信号输入接口和所述信号提取电路之间的节点。

在本实用新型的一个实施例中，所述视频处理器还包括：一路视频预监预留接口和连接在所述第一可编程逻辑器件和所述视频预监预留接口之间的视频编码器；所述第二可编程逻辑器件通过8位输入/输出扩展接口连接所述第一可编程逻辑器件。

在本实用新型的一个实施例中，所述多路视频输出接口连接所述第二可编程逻辑器件的TTL信号并行输出接口和串行器/解串器接口。

在本实用新型的一个实施例中，所述多路视频输出接口包括：单通道DVI接口和双通道DVI接口，分别连接所述第二可编程逻辑器件的两路TTL信号并行输出接口。

在本实用新型的一个实施例中，所述多路视频输出接口包括：DP接口和SDI接口，分别连接所述第二可编程逻辑器件的串行器/解串器接口。

在本实用新型的一个实施例中，所述视频处理器还包括：至少一路输出子卡预留接口，每一路所述输出子卡预留接口连接至所述第二可编程逻辑器件的一路TTL信号并行输出接口或一路LVDS信号输出接口。

在本实用新型的一个实施例中，所述视频处理器还包括：网口、USB接口和液晶屏接口，所述网口通过PHY芯片连接所述微控制器，所述USB接口和所述液晶屏接口连接所述微控制器。

上述技术方案具有如下优点或有益效果：以可编程逻辑器件以及视频信号转换器为核心，使用视频信号转换器的内同步模式可使得视频信号的同步得到更好的处理，而且设置多路输入和输出接口可以支持视频信号的多路输入和多路输出。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型第一实施例中的视频处理器的结构示意图；

图2为本实用新型第二实施例中的视频处理器的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

第一实施例

如图1所示，本实用新型第一实施例中提供的一种视频处理器10，包括：多路视频输入接口11、可编程逻辑器件12、视频信号转换器13、可编程逻辑器件14、多路视频输出接口15、微控制器16和时钟产生器17。

多路视频输入接口11例如是数字视频接口、模拟视频接口或其组合，其分别通过各自的信号转换电路连接至可编程逻辑器件12的多路TTL(Transistor-TransistorLogic，晶体管-晶体管逻辑电平)信号并行输入接口，而信号转换电路典型地包括视频解码器且如果视频输入接口配有相应的视频环出接口，则信号转换电路还会包括视频分配器例如一进二出分配器。

可编程逻辑器件12主要用于接收并处理输入视频信号以及输出多路例如四路TTL信号供后级视频信号转换器13处理，其例如是FPGA(Field Programmable Gate Array,现场可编程门阵列)器件。

视频信号转换器13连接可编程逻辑器件12的多路TTL信号并行输出接口和可编程逻辑器件14的多路LVDS(Low Voltage Differential Signaling，低压差分信号)信号输入接口。视频信号转换器13主要用于接收并处理前级可编程逻辑器件12输出的TTL格式视频信号并做处理，以及将处理后的信号以LVDS信号格式输出到后级可编程逻辑器件14。

可编程逻辑器件14主要用于接收前级视频信号转换器13送出的LVDS格式的视频信号并做处理以及输出对应视频信号到不同的输出接口去显示，其例如是FPGA器件。

多路视频输出接口15连接可编程逻辑器件14的输出，其典型地采用数字视频接口例如DVI接口、DP接口和/或SDI接口等。

微控制器16连接可编程逻辑器件12、视频信号转换器13和可编程逻辑器件14。本实施例中，微控制器16主要用于加载及配置可编程逻辑器件12和可编程逻辑器件14，通过通信接口与外部通信以及完成人机交互界面等，其例如是MCU，像基于ARM内核的MCU等。

时钟产生器17与可编程逻辑器件12和可编程逻辑器件14连接，例如用于向可编程逻辑器件12及14提供工作所需的时钟信号例如系统时钟。

综上所述，本实施例以可编程逻辑器件12、14以及视频信号转换器13为核心，使用视频信号转换器14的内同步模式可使得视频信号的同步得到更好的处理，而且设置多路输入和输出接口可以支持视频信号的多路输入和多路输出。

第二实施例

如图2所示，本实用新型第二实施例中提供的一种视频处理器20，包括：多路视频输入接口例如HDMI接口211、SDI接口212a、VGA接口213、DIV接口214，SDI环出接口212b，线缆均衡器(Equalizer)212c、线缆驱动器(Cable Driver)212d，DVI环出接口214b，可编程逻辑器件22、视频信号转换器23、可编程逻辑器件24，多路视频输出接口例如双通道DVI接口251、单通道DVI接口252、DP接口253及SDI接口254，微控制器26，时钟产生器27，信号转换电路281、282、283、284及285，输入子卡预留接口29，输入子卡预留接口30，同步锁相(Genlock)信号输入接口31a,同步锁相信号环出接口31b，信号提取电路32，视频编码器33a，视频预监预留接口33b，输出子板预留接口34，液晶屏(LCD)接口35，USB接口36，网口37a及PHY芯片37b。

其中，HDMI接口(High Definition Multimedia Interface，数字高清多媒体接口)通过信号转换电路281连接可编程逻辑器件22的一路TTL信号并行输入接口(例如对应(48+4)条信号走线)；HDMI接口例如是HDMI1.4接口，信号转换电路281例如包含HDMI视频解码芯片。SDI接口(Serial Digital Interface，数字分量串行接口)212a配有SDI环出接口212b，SDI接口212a通过线缆均衡器212c连接信号转换电路282，SDI环出接口212b通过线缆驱动器212d连接信号转换电路282，信号转换电路282连接可编程逻辑器件22的一路TTL信号并行输入接口(例如对应(20+4)条信号走线)且例如包括一进二出视频分配器和SDI视频解码器；本实施例中的SDI接口212a可以两路。VGA(Video Graphics Array，视频图形阵列)接口213通过信号转换电路283连接可编程逻辑器件22的一路TTL信号并行输入接口(例如对应(24+4)条信号走线)，信号转换电路283例如包括VGA解码芯片。DVI接口(数字视频接口，Digital Video Interface)214a配有DVI环出接口214b，DVI接口214a通过信号转换电路284连接可编程逻辑器件22的一路TTL信号并行输入接口(例如对应(24+4)条信号走线)，DVI环出接口214b连接信号转换电路284，而信号转换电路284例如包括视频分配器和DVI解码芯片。输入子卡预留接口29通过信号转换电路285连接可编程逻辑器件22的一路TTL信号并行输入接口(例如对应(24+4)条信号走线)且适于插接带有视频接口的输入子卡；输入子卡预留接口30连接可编程逻辑器件22的一路TTL信号并行输入接口，其例如本身为TTL信号并行输入接口且适于插接带有视频接口和视频解码芯片的输入子卡；输入子卡预留接口29和输入子卡预监接口30可以是均为两路，共计四路输入子卡预留接口作为功能扩展之用。

可编程逻辑器件22还通过视频编码器33a连接视频预监预留接口33b，此处的视频预监预留接口33b可以与视频接口例如DVI或HDMI接口等相连接。本实施例的可编程逻辑器件22FPGA1主要用于：a)接收并处理输入视频信号；b)独立控制输出一路预监视频信号，以监控现场的实时状态；以及c)输出多路例如四路并行TTL信号(每一路并行TTL信号例如对应(24+4)条信号走线))供后级视频信号转换器23处理。

视频信号转换器23连接可编程逻辑器件22的多路TTL信号并行输出接口和可编程逻辑器件24的多路LVDS信号输入接口。本实施例的视频信号转换器23主要用于：a)接收并处理前级可编程逻辑器件22输出的视频信号并做处理；以及b)将处理后的信号以LVDS信号格式输出到后级可编程逻辑器件24。

可编程逻辑器件24通过8位输入/输出(I/O)扩展接口连接可编程逻辑器件22以及通过信号提取电路32连接同步锁相信号输入接口31a。本实施例的可编程逻辑器件24主要用于：a)接收前级视频信号转换器23送出的LVDS格式的视频信号并做处理；b)接收从同步锁相信号输入接口31a输入的同步锁相信号中提取分离的信号例如时钟信号、水平同步信号、垂直同步信号及输出使能信号等并对前级作视频信号的同步；c)通过扩展的8位信号与可编程逻辑器件22进行通信；以及d)输出对应视频信号到不同的输出接口去显示。此外，同步锁相信号环出接口31b连接至同步锁相信号输入接口31a和信号提取电路32之间的节点。

双通道DVI接口251例如通过DVI视频编码器(图未示)连接可编程逻辑器件24的一路TTL信号并行输出接口(例如对应(24+4)条信号走线)，单通道DVI接口252例如通过DVI视频编码器(图未示)连接可编程逻辑器件24的一路TTL信号并行输出接口(例如对应(24+4)条信号走线)。DP(DisplayPort)接口253连接可编程逻辑器件24的一路SerDes(串行器/解串器)接口。SDI接口254连接可编程逻辑器件24的一路SerDes接口，且SDI接口254可以是两路。输出子板预留接口34连接可编程逻辑器件24的一路TTL信号并行输出接口或一路LVDS信号输出接口，且输出子板预留接口34可以是两路；再者，输出子板预留接口34作为功能扩展之用，其可以插接输出子卡，且输出子卡与已有的DVI接口251、252可配置为DVI双链路输出，可轻松实现更大分辨率显示，图像无拉伸变形、显示效果清晰细腻。

微控制器26连接可编程逻辑器件22、视频信号转换器23和可编程逻辑器件24以及连接液晶屏(LCD)接口35和USB接口36，并通过PHY芯片37b连接网口37a；此处的USB接口36和网口37a作为微控制器26与外部通信的接口。本实施例的微控制器26主要用于：a)加载及配置可编程逻辑器件22和可编程逻辑器件24；以及b)通过USB、PHY与外部通信以及完成人机交互界面等。

时钟产生器27与可编程逻辑器件22和可编程逻辑器件24连接，例如用于向可编程逻辑器件22及24提供工作所需的时钟信号例如系统时钟。

综上所述，本实施例以可编程逻辑器件22、24以及视频信号转换器23为核心，使用视频信号转换器24的内同步模式可使得视频信号的同步得到更好的处理，而且设置多路输入和输出接口可以支持视频信号的多路输入和多路输出。再者，扩展模块均以子卡形式引出，接插更加方便。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (12)

1.一种视频处理器，其特征在于，包括：多路视频输入接口、第一可编程逻辑器件、视频信号转换器、第二可编程逻辑器件、多路视频输出接口、微控制器和时钟产生器；

所述多路视频输入接口分别通过各自的信号转换电路连接至所述第一可编程逻辑器件的多路TTL信号并行输入接口，所述视频信号转换器连接所述第一可编程逻辑器件的多路TTL信号并行输出接口和所述第二可编程逻辑器件的多路LVDS信号输入接口，所述多路视频输出接口连接所述第二可编程逻辑器件的输出，所述第一可编程逻辑器件和所述第二可编程逻辑器件连接所述时钟产生器，所述微控制器连接所述第一可编程逻辑器件、所述视频信号转换器和所述第二可编程逻辑器件。

2.根据权利要求1所述的视频处理器，其特征在于，所述多路视频输入接口包括SDI接口；所述视频处理器包括线缆均衡器、线缆驱动器和SDI环出接口；所述线缆均衡器连接在所述SDI接口和与所述SDI相连的所述信号转换电路之间，所述线缆驱动器连接在所述SDI环出接口和与所述SDI接口相连的所述信号转换电路之间。

3.根据权利要求1所述的视频处理器，其特征在于，所述多路视频输入接口包括数字视频接口；所述视频处理器包括数字视频环出接口，且所述数字视频环出接口连接至与所述数字视频接口相连的所述信号转换电路，所述数字视频接口选自DVI接口和/或SDI接口。

4.根据权利要求1所述的视频处理器，其特征在于，包括：至少一路 第一输入子卡预留接口，每一路所述第一输入子卡预留接口通过信号转换电路连接至所述第一可编程逻辑器件的一路TTL信号并行输入接口。

5.根据权利要求1或4所述的视频处理器，其特征在于，包括：至少一路第二输入子卡预留接口，每一路所述第二输入子卡预留接口为TTL信号并行输入接口且连接至所述第一可编程逻辑器件的一路TTL信号并行输入接口。

6.根据权利要求1所述的视频处理器，其特征在于，包括：同步锁相信号输入接口、信号提取电路和同步锁相信号环出接口；所述信号提取电路连接在所述同步锁相信号输入接口和所述第二可编程逻辑器件之间，所述同步锁相信号环出接口连接所述同步锁相信号输入接口和所述信号提取电路之间的节点。

7.根据权利要求1所述的视频处理器，其特征在于，包括：一路视频预监预留接口和连接在所述第一可编程逻辑器件和所述视频预监预留接口之间的视频编码器；所述第二可编程逻辑器件通过8位输入/输出扩展接口连接所述第一可编程逻辑器件。

8.根据权利要求1所述的视频处理器，其特征在于，所述多路视频输出接口连接所述第二可编程逻辑器件的TTL信号并行输出接口和串行器/解串器接口。

9.根据权利要求8所述的视频处理器，其特征在于，所述多路视频输出接口包括：单通道DVI接口和双通道DVI接口，分别连接所述第二可编程逻辑器件的两路TTL信号并行输出接口。

10.根据权利要求8所述的视频处理器，其特征在于，所述多路视频输出接口包括：DP接口和SDI接口，分别连接所述第二可编程逻辑器件的串行器/解串器接口。

11.根据权利要求1所述的视频处理器，其特征在于，还包括：至少一路输出子卡预留接口，每一路所述输出子卡预留接口连接至所述第二可编程逻辑器件的一路TTL信号并行输出接口或一路LVDS信号输出接口。

12.根据权利要求1所述的视频处理器，其特征在于，还包括：网口、USB接口和液晶屏接口，所述网口通过PHY芯片连接所述微控制器，所述USB接口和所述液晶屏接口连接所述微控制器。