CN204271914U

CN204271914U - 一种具有高精度电流检测的同步整流降压转换器芯片

Info

Publication number: CN204271914U
Application number: CN201420643334.6U
Authority: CN
Inventors: 江金光; 熊智慧
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2014-10-30
Filing date: 2014-10-30
Publication date: 2015-04-15
Anticipated expiration: 2024-10-30

Abstract

本实用新型属于电源管理领域，涉及一种DC-DC降压转换器，特别涉及一种具有高精度电流检测的同步整流降压转换器芯片。此芯片基于电流PWM模式DC-DC降压转换器。芯片内部采用同步整流开关式PWM模式电流控制技术，大大提高了转换器的效率，输出电流可达到2A。采用了一种新型的极高精度的电流检测感应模块，可以更精确及时的探知电流大小，对芯片进行可靠的过流保护。此外，芯片设计采用的双频振荡器可根据负载容量的大小自动选择开关管频率，提高芯片效率，能并延长芯片工作时间。最后，芯片集成了软启动电路，可以抑制启动时的浪涌电流、过冲电压以保护LED灯、驱动芯片不被损坏。

Description

一种具有高精度电流检测的同步整流降压转换器芯片

技术领域

本实用新型属于电源管理领域，涉及一种DC-DC降压转换器，特别涉及一种具有高精度电流检测电路的降压转换器电路的设计。

背景技术

电源是各种电子设备不可或缺的组成部分，其性能优劣直接关系到电子设备的技术指标及能否安全可靠地工作。无论是最先进的个人电脑、通讯设备还是汽车电子产品，能否实现高效、智能的电源管理，将对其整个系统的性能产生重大的影响。近几年，便携式消费类电子设备市场快速成长，用户需求不断增加,智能手机、便携设备中新增加的音视频、数据输入、无线连接等日益丰富的功能对电源管理形成了新的需求，给电源管理芯片带来越来越多的挑战。世界各国纷纷投入人力物力加快研发，各大厂商也对便携式电子设备趋之若鹜，争相抢占电源管理市场份额。可以预见，在通信和消费电子领域，电源管理的市场将继续扩大，对电源管理在技术和应用上的需求也将日益增加。

作为电子产品的一个重要组成部分，电源质量直接影响电子设备的性能。便携式电子产品通常采用电池供电，随着放电的进行，电池电压逐渐降低，电池内阻逐渐增大：一方面，在电池开始使用时，端电压较高而电池内阻较小，易造成输出电流大于负载实际需要电流而造成电能的浪费，尤其不利于系统工作时间及待机时间的延长；另一方面，使用一段时间后，端电压降低而电池内阻增大，致使负载变化引起较大的供电电压的变化，又不利于系统维持高性能的工作。为延长电池使用寿命以及得到波动小的直流电压，需要效率高、体积小、重量轻的低电压DC-DC电压转换器。

实用新型内容

本实用新型主要是解决现有技术所存在的技术问题；提供了一种能够根据负载容量自动选择开关管频率同时具有高精度检测感应电流的基于同步整流PWM模式DC-DC降压转换器芯片。该芯片集成了基于同步整流技术的功率开关管以及高精度电流检测感应电路模块。同步整流技术可以提高功率转换器的效率，输出电流可达到2.5A。可根据负载容量的大小自动选择开关管频率，芯片效率提高，并能延长芯片工作时间。并且采用了一种新型的极高精度的电流检测感应模块，可以更精确及时的探知电流大小，实现可靠的过流保护。该模块采用简单的摆动技术取代会降低功率效率的运算放大器。

本实用新型的上述技术问题主要是通过下述技术方案得以解决的：

一种具有高精度电流检测的同步整流降压转换器芯片，其特征在于，该同步整流降压转换器芯片是一个电流PWM模式DC-DC降压转换器，芯片包含以下8根引脚：电源输入引脚VIN、高压驱动引脚BS、功率切换输出引脚SW、电压反馈引脚FB、补偿节点引脚COMP、使能端引脚EN、软启动控制引脚SS、地引脚GND；其中：VIN，GND为所有芯片内部模块的共用引脚；BS引脚为高压NMOS开关管提供驱动输入引脚；SS引脚为软启动回路的电压输入引脚，EN引脚为辅助控制模块的控制信号输入端；FB引脚为控制回路的反馈信号输入引脚；

该同步整流降压转换器芯片内部包括：控制回路、补偿回路、辅助控制模块；其中，所述控制回路中第一反相器驱动器的V_SS接补偿回路中电流感应器的输入端；所述补偿回路的斜坡补偿模块输出与电流感应器的输出通过加法器连接控制回路PWM比较器的正输入端；所述辅助控制模块的过压过流保护模块接控制回路与门AND的输入端；辅助控制模块的休眠模块接补偿回路双频振荡器的EN端；

所述控制回路包括误差放大器EA、PWM比较器、PWM控制模块、RS触发器、第一反相器驱动器、第二反相器驱动器、二输入与门AND、功率开关M_N1、功率开关M_N2；所述误差放大器EA的输出端接PWM比较器的负输入端，PWM比较器的输出端接PWM控制模块的输入端；PWM控制模块的输出端接二输入与门AND其中一个输入端；AND的输出端接RS触发器的R输入端，RS触发器的S输入端接双频振荡器模块的输出端CSC，RS触发器的输出端Q接第一反相器驱动器的输入端；第一反相器驱动器的输出端接功率开关M_N1的栅极，第一反相器驱动器的V_SS接M_N1的源极，M_N1的漏极接VIN引脚，M_N1的源极接M_N2的漏极，RS触发器的输出端接第二反相器驱动器的输入端，第二反相器驱动器的输出端接功率开关M_N2 的栅极，M_N2的源极接地；

所述补偿回路组成包括双频振荡器、斜坡补偿模块、电流感应器；所述电流感应器分别与双频振荡器的CH连接，并且与第一反相器驱动器的V_SS连接；双频振荡器的输出端口CK接斜坡补偿模块；

所述辅助控制模块包括软启动电路、过压过流保护模块、休眠模块；其中，所述软启动电路与误差放大器EA的V_SS连接；所述过压过流保护模块的输入端和与门AND的输入端连接；所述休眠模块与双频振荡器的EN接口连接；

所述控制回路的拓扑连接如下：基准电压V_FB接误差放大器EA的正输入端；反馈引脚FB接误差放大器EA的负输入端，误差放大器EA的输出端接PWM比较器的负输入端，PWM比较器的输出端接PWM控制模块的输入端；PWM控制模块为普通CMOS逻辑锁存器；AND的输出端接RS触发器的R输入端，RS触发器的S输入端接双频振荡器模块的输出端CSC，RS触发器的输出端Q接第一反相器驱动器的输入端；第一反相器驱动器的输出端接功率开关M_N1的栅极，第一反相器驱动器的VDD接BS引脚，第一反相器驱动器的V_SS接M_N1的源极，M_N1的漏极接VIN引脚，M_N1的源极接M_N2的漏极同时接SW引脚，RS触发器的输出端接第二反相器驱动器的输入端，第二反相器驱动器的输出端接功率开关M_N2的栅极，M_N2的源极接地；控制回路将误差放大器输出的误差信号，转换为一个占空比可变的驱动信号，以控制M_N1、M_N2的开启关闭实现DC-DC转换。

在上述一种具有高精度电流检测的同步整流降压转换器芯片，电流感应器包括RS锁存器，RS锁存器的Q输出端分别接NMOS管M_S、M_N1、M_Q3、M_Q1的栅极，M_S通常为一宽长比很大的NMOS管，其漏极接输入信号Vin，NMOS管M_S的源极接NMOS管M_Q3的源极，M_Q3的漏极接NMOS管M_rs的漏极，M_rs的源极接感应电阻R_sense的一端，感应电阻R_sense的另一端接地；M_Q3的源极与NMOS管M_Q2的漏极相连同时接PMOS管M_C5的源极，M_C5的漏极与M_rs的栅极相连并接NMOS管M_C3的漏极，M_C3的源极接地；M_C5的栅极接栅漏短接的PMOS管M_C4的栅极，M_C4的漏极接NMOS管M_C2的漏极，M_C3的栅极接M_C2的栅极，M_C2的源极接地；基准电流源I_ref接NMOS管M_C1的漏极，M_C1的栅极与M_C2的栅极相接，M_C1的源极接地；RS锁存器的输出端分别接NMOS管M_V、M_Q2、M_N2的栅极,M_N2的漏极同时与M_Q1和M_N1的源极连接，M_N2的源极接地，电感L1的一端接M_N2的漏极，另一端接负载电容C2的一端，C2的另一端接地，负载电阻R_L并联在C2的两端。

在上述一种具有高精度电流检测的同步整流降压转换器芯片，所述双频振荡器的内部拓扑连接如下：输入管脚VIN接PMOS管P1的源极，P1的源极与PMOS管P2的源极相连，P1的漏极与栅漏短接的NMOS管N1的漏极相连，P2的漏极接时钟NMOS开关管M_CLK的漏极，M_CLK定时为电容C_CLK充放电，M_CLK的源极接NMOS管N2的漏极，N2的源极接地，C_CLK的一端接M_CLK的漏极，C_CLK的另一端接地，M_CLK的漏极接比较器COMH的正输入端以及比较器COML的负输入端，高基准电压接比较器COMH的负输入端，低基准电压接比较器COML的正输入端，比较器COMH的输出端接由两个反相器串联的缓冲级的输入端，COMH的缓冲级的输出端接RS触发器的R输入端，比较器COML的输出端接由两个反相器串联的缓冲级的输入端，COML的缓冲级的输出端接RS触发器的S输入端；RS触发器的输出端接由两个反相器串联的缓冲级的输入端，的缓冲级输出端接时钟开关管M_CLK的栅极，上述反相器均采用通识CMOS反相器；同时，RS触发器的输出端接入分频器模块的输入端，分频器模块由传统D触发器阵列构成，其输出接入2/1口多路转换器MUX2的输入端，RS触发器的输出振荡器发生频率作为振荡频率OSC1，由分频器模块输出的发生频率作为振荡频率OSC2，OSC1信号频率和OSC2信号频率作为MUX2的输入信号进行选择，同时分频器模块输出的信号可为斜坡信号发生提供时钟频率CSC，CH信号端接运算放大器的正输入端，基准电压Vref接运算放大器的负输入端，运算放大器的输出端接多路转换器MUX2的控制输入端，MUX2的输出端接与门AND的输入端，使能引脚EN接二输入与门的另一个输入端，与门AND的输出端接CK输出端。

在上述一种具有高精度电流检测的同步整流降压转换器芯片，所述软启动电路内部拓扑连接如下；输入信号Vin+接PMOS管M1的栅极，M1的漏极接栅漏短接的NMOS管M3的漏极，M3的源极接地，M3的栅极接M5的栅极，M5的源极接地，M5的漏极接PMOS管M2的漏极，输入信号Vin-接PMOS管M2的栅极，M2的漏极接栅漏短接的NMOS管M4的漏极，M4的源极接地，M4和M6的栅极相连，M6的漏极接M1的漏极相接，M6的源极接地；NMOS管M8的栅极接M1的漏极，M8的漏极接栅漏短接PMOS管M9的漏极，M9的源极接VDD，M11的源极接VDD，偏置电压Vbias2分别接M11和M12的栅极，M11的漏极接栅漏短接的NMOS管M15，栅漏短接NMOS管M16的漏极接M15的源极，栅漏短接NMOS管M17的漏极接M16的源极，M17的源极接地；充点电容C_SS一端接M15的漏极，C_SS另一端接地；M1的源极与M2的源极相连接后与PMOS管M12的漏极连接，M12的源极接VDD，栅漏短接的M9的栅极接PMOS管M10的栅极，M10的源极接VDD，M10的漏极接NMOS管M7的漏极，M7的栅极接M4的漏极，M7的源极接地，M7的漏极与M13和M14的栅极相连，M13和M14的漏极相连，M13的源极接VDD，M14的源极接地。

因此，本实用新型具有以下优点：1.应用电路结构简单，只需要10个外围器件即可工作做；2.采用了一种新型的极高精度的电流检测感应模块，可以更精确及时的探知电流大小，实现高精度高效率的电流检测，同时电路中没有采用运放，解决的了共模范围抑制以及带宽问题；3.可根据负载容量的大小自动选择开关管频率，使得芯片效率提高，能并延长芯片工作时间；4.电路采用同步整流技术，提高功率转换器的效率，输出电流可达到2A；5.带有软启动功能，通过控制误差放大器输出电压缓慢上升来限制开关管占空比，从而稳定启动、抑制浪涌现象。

附图说明

附图1为所设计降压转换器芯片的典型工作电路示意图。

附图2为所设计降压转换器芯片内部功能模块连接图。

附图3为所设计降压转换器芯片内部高精度电流检测感应器。

附图4为所设计降压转换器芯片内部双频输出振荡器示意图。

附图5为所设计降压转换器芯片内部软启动电路示意图。

具体实施方式

下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说明。

实施例：

为了更加清楚明白地解释本实用新型的目的、技术方案和优点，下面结合附图和实例对本实用新型进行进一步的说明。

附图1所示为所设计具有高精度电流检测电路的同步整流降压转换器的典型工作电路。其特征在于降压转换芯片包含以下8根引脚：电源输入引脚IN、高压驱动引脚BS、功率切换输出引脚SW、电压反馈引脚FB、补偿节点引脚COMP、使能端引脚EN、软启动控制引脚SS，地引脚GND；其中：VIN，GND为所有芯片内部模块的共用引脚；BS引脚为高压NMOS开关管提供驱动输入引脚；SS引脚为软启动回路的电压输入引脚，EN引脚为辅助控制模块的控制信号输入端；FB引脚为控制回路的反馈信号输入引脚。供电电源Vin正端接IN引脚为芯片供电，Vin的正端通过输入电容C1接地，C1 可以滤除Vin中的高频噪声；电阻R4接在Vin与EN引脚之间，电容C5链接在引脚BS与引脚SW之间，引脚SW与输出Vout间接电感L1，反馈引脚FB接电阻R1的一端，电阻R2上的电压作为反馈，保证芯片输出电流稳定在所设计的值，R1的另一端接电容C2的一端，电阻R2的一端接FB引脚，另一端接电容C2的接地端，经电感L1、电容C2滤波可在负载上可得到脉动很小的直流电压。COMP引脚通过滤波电容C3和电阻R3接地，软启动电路使能端SS引脚通过滤波电容C4接地。从附图1可见所设计的降压转换器芯片，只需要10个外围器件就能实现，降低了使用难度以及成本。经测试得：所设计驱动芯片的输出驱动能力达到100～2000mA，同时保持较高的转换效率，并且在一个较宽的范围5V～18V内，实现输入电压的降压处理。

附图2所示为所设计具有高精度电流检测电路的同步整流降压转换器的内部功能模块连接图，其特征在于驱动芯片的基本架构是电流PWM模式DC-DC降压转换器。所述降压转换器芯片拓扑由控制回路、补偿回路、辅助控制模块三部分组成。VIN、GND引脚是所有模块的公共端。

误差放大器比较FB引脚的电压与基准电压V_FB得到误差信号，控制回路将误差信号转换为一个占空比可变的驱动信号，以驱动功率开关管M_N1和M_N2得到需要输出的直流电流；控制回路工作在电流PWM模式下，当占空大于50％系统会产生次谐波振荡，补偿回路抑制了次谐波振荡，保证了控制回路的稳定性；当系统刚启动时误差放大器处于失衡状态，系统工作在最大占空比状态，会产生浪涌电流与过冲电压，可能会损坏降压转换芯片，软启动回路可消除浪涌电流与过冲电压，保证芯片的安全，提高芯片工作的可靠性。

控制回路由误差放大器EA、PWM比较器、PWM控制模块、RS触发器、第一反相器驱动器、第二反相器驱动器、二输入与门AND、功率开关M_N1、M_N2共九个部分组成。基准电压V_FB接误差放大器EA的正输入端；反馈引脚FB接误差放大器EA的负输入端，误差放大器EA的输出端接PWM比较器的负输入端，PWM比较器的输出端接PWM控制模块的输入端；PWM控制模块为普通CMOS逻辑锁存器；AND的输出端接RS触发器的R输入端，RS触发器的S输入端接双频振荡器模块的输出端CSC，RS触发器的输出端Q接第一反相器驱动器的输入端；第一反相器驱动器的输出端接功率开关M_N1的栅极，第一反相器驱动器的VDD接BS引脚，第一反相器驱动器的Vss接M_N1的源极，M_N1的漏极接VIN引脚，M_N1的源极接M_N2的漏极同时接SW引脚，RS触发器的输出端接第二反相器驱动器的输入端，第二反相器驱动器的输出端接功率开关M_N2的栅极，M_N2的源极接地。控制回路将误差放大器输出的误差信号，转换为一个占空比可变的驱动信号，以控制M_N1、M_N2的开启关闭实现DC-DC转换。

补偿回路组成由双频振荡器、斜坡补偿模块、电流感应器模块三部分组成。M_N1的源极接电流感应器的输入端，电流感应器的输出端V_SENSE接双频振荡器的CH端；斜坡补偿模块的输入端接双频振荡器的CK输出端，斜坡电压模块的输出端接斜坡补偿模块的电压输入端；斜坡补偿模块的输出端与电流感应器的V_SC输出端一同接入二输入与门AND的输入端，二输入与门AND的输出端接PWM比较器的正输入端。芯片工作在电流PWM模式，当占空比大于50％时，控制回路会产生次谐波振荡，补偿回路可以抑制此现象，保持控制回路的稳定性。

软启动电流、过压过流保护模块、休眠模块均属于辅助控制模块，其拓扑连接如下：引脚EN接休眠模块的输入端，休眠模块的时钟输出端接双频振荡器的EN使能端；改该休眠模块为传统的休眠电路；引脚SS接软启动的输入端，软启动的V_SS输出端接EA误差放大器的使能端；补偿模块的输入端接EA误差放大器的输出端，补偿模块的输出端接FB引脚。过压过流保护电流采用传统的过压比较器与过流比较器，与PWM控制模块的输出端一同接二输入与门AND的输入。软启动回路抑制了芯片启动时的浪涌电流与过冲电压，保证LED灯与驱动芯片不被损坏。

附图3所示为所设计具有高精度电流检测电路的同步整流降压转换器芯片内部电流感应器示意图。其内部连接如下：RS锁存器的Q输出端分别接NMOS管M_S、M_N1、M_Q3、M_Q1的栅极，M_S通常为一宽长比很大的NMOS管，其漏极接输入信号Vin，NMOS管M_S的源极接NMOS管M_Q3的源极，M_Q3的漏极接NMOS管M_rs的漏极，M_rs的源极接感应电阻R_sense的一端，感应电阻R_sense的另一端接地；M_Q3的源极与NMOS管M_Q2的漏极相连同时接PMOS管M_C5的源极，M_C5的漏极与M_rs的栅极相连并接NMOS管M_C3的漏极，M_C3的源极接地；M_C5的栅极接栅漏短接的PMOS管M_C4的栅极，M_C4的漏极接NMOS管M_C2的漏极，M_C3的栅极接M_C2的栅极，M_C2的源极接地；基准电流源I_ref接NMOS管M_C1的漏极，M_C1的栅极与M_C2的栅极相接，M_C1的源极接地；RS锁存器的输出端分别接NMOS管M_V、M_Q2、M_N2的栅极,M_N2的漏极同时与M_Q1和M_N1的源极连接，M_N2的源极接地，电感L1的一端接M_N2的漏极，另一端接负载电容C2的一端，C2的另一端接地，负载电阻R_L并联在C2的两端。当开关信号Q为正为负时，M_rs支路导通，检测到电感L1的电流并通过电阻R_sense转化成电压为频率选择器中提供控制电压。当开关信号Q为负为正时，M_rs支路断开，提高了电流检测精度。并且两种情况下MC5的源极电压和MC4的源极电压基本保持稳定，消除了开关开启与关断之间的时间延迟。此架构避免了以往运用运放的结构，解决了共模范围被抑制、带宽限制等问题。

附图4所示为所设计具有高精度电流检测电路的同步整流降压转换器芯片内部双频振荡器电路的示意图。连接如下：输入管脚VIN接PMOS管P1的源极，P1的源极与PMOS管P2的源极相连，P1的漏极与栅漏短接的NMOS管N1的漏极相连，P2的漏极接时钟NMOS开关管M_CLK的漏极，M_CLK定时为电容C_CLK充放电，M_CLK的源极接NMOS管N2的漏极，N2的源极接地，C_CLK的一端接M_CLK的漏极，C_CLK的另一端接地，M_CLK的漏极接比较器COMH的正输入端以及比较器COML的负输入端，高基准电压接比较器COMH的负输入端，低基准电压接比较器COML的正输入端，比较器COMH的输出端接由两个反相器串联的缓冲级的输入端，COMH的缓冲级的输出端接RS触发器的R输入端，比较器COML的输出端接由两个反相器串联的缓冲级的输入端，COML的缓冲级的输出端接RS触发器的S输入端；RS触发器的输出端接由两个反相器串联的缓冲级的输入端，的缓冲级输出端接时钟开关管M_CLK的栅极，上述反相器均采用通识CMOS反相器；同时，RS触发器的输出端接入分频器模块的输入端，分频器模块由传统D触发器阵列构成，其输出接入2/1口多路转换器MUX2的输入端，RS触发器的输出振荡器发生频率作为振荡频率OSC1，由分频器模块输出的发生频率作为振荡频率OSC2，OSC1信号频率和OSC2信号频率作为MUX2的输入信号进行选择，同时分频器模块输出的信号可为斜坡信号发生提供时钟频率CSC，CH信号端接运算放大器的正输入端，基准电压Vref接运算放大器的负输入端，运算放大器的输出端接多路转换器MUX2的控制输入端，MUX2的输出端接与门AND的输入端，使能引脚EN接二输入与门的另一个输入端，与门AND的输出端接CK输出端。

附图5所示为所示具有高精度电流检测电路的同步整流降压转换器芯片中软启动电路示意图。其拓扑连接如下：输入信号Vin+接PMOS管M1的栅极，M1的漏极接栅漏短接的NMOS管M3的漏极，M3的源极接地，M3的栅极接M5的栅极，M5的源极接地，M5的漏极接PMOS管M2的漏极，输入信号Vin-接PMOS管M2的栅极，M2的漏极接栅漏短接的NMOS管M4的漏极，M4的源极接地，M4和M6的栅极相连，M6的漏极接M1的漏极相接，M6的源极接地； NMOS管M8的栅极接M1的漏极，M8的漏极接栅漏短接PMOS管M9的漏极，M9的源极接VDD，M11的源极接VDD，偏置电压Vbias2分别接M11和M12的栅极，M11的漏极接栅漏短接的NMOS管M15，栅漏短接NMOS管M16的漏极接M15的源极，栅漏短接NMOS管M17的漏极接M16的源极，M17的源极接地；充点电容C_SS一端接M15的漏极，C_SS另一端接地；M1的源极与M2的源极相连接后与PMOS管M12的漏极连接，M12的源极接VDD，栅漏短接的M9的栅极接PMOS管M10的栅极，M10的源极接VDD，M10的漏极接NMOS管M7的漏极，M7的栅极接M4的漏极，M7的源极接地，M7的漏极与M13和M14的栅极相连，M13和M14的漏极相连，M13的源极接VDD，M14的源极接地。在DC-DC转换器启动阶段，通过开关控制，使电容2C接入软启动电路，而与误差放大器输出端断开。在DC-DC转换器启动过程中，误差放大器(EA)处于非平衡状态,使得环路处于100％占空比工作状态，因此会有很大的浪涌电流灌入输出电容C2,使得输出电压产生较大的过冲,浪涌电流也有可能损耗开关管和其他器件。上述软启动电路实现输出软启动，通常采用电压限制的方法，通过限制误差放大器EA输出电压V_EA的值，从而限制启动时的占空比消除启动时的浪涌电流。

本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。

Claims

1.一种具有高精度电流检测的同步整流降压转换器芯片，其特征在于，该同步整流降压转换器芯片是一个电流PWM模式DC-DC降压转换器，芯片包含以下8根引脚：电源输入引脚VIN、高压驱动引脚BS、功率切换输出引脚SW、电压反馈引脚FB、补偿节点引脚COMP、使能端引脚EN、软启动控制引脚SS、地引脚GND；其中：VIN，GND为所有芯片内部模块的共用引脚；BS引脚为高压NMOS开关管提供驱动输入引脚；SS引脚为软启动回路的电压输入引脚，EN引脚为辅助控制模块的控制信号输入端；FB引脚为控制回路的反馈信号输入引脚；

所述控制回路包括误差放大器EA、PWM比较器、PWM控制模块、RS触发器、第一反相器驱动器、第二反相器驱动器、二输入与门AND、功率开关M_N1、功率开关M_N2；所述误差放大器EA的输出端接PWM比较器的负输入端，PWM比较器的输出端接PWM控制模块的输入端；PWM控制模块的输出端接二输入与门AND其中一个输入端；AND的输出端接RS触发器的R输入端，RS触发器的S 输入端接双频振荡器模块的输出端CSC，RS触发器的输出端Q接第一反相器驱动器的输入端；第一反相器驱动器的输出端接功率开关M_N1的栅极，第一反相器驱动器的V_SS接M_N1的源极，M_N1的漏极接VIN引脚，M_N1的源极接M_N2的漏极，RS触发器的输出端接第二反相器驱动器的输入端，第二反相器驱动器的输出端接功率开关M_N2的栅极，M_N2的源极接地；

2.根据权利要求1所述一种具有高精度电流检测的同步整流降压转换器芯片，其特征在于，电流感应器包括RS锁存器，RS锁存器的Q输出端分别接NMOS管M_S、M_N1、M_Q3、M_Q1的栅极，M_S通常为一宽长比很大的NMOS管，其漏极接输入信号Vin，NMOS管M_S的源极接NMOS管M_Q3的源极，M_Q3的漏极接NMOS管M_rs的漏极，M_rs的源极接感应电阻R_sense的一端，感应电阻R_sense的另一端接地；M_Q3的源极与NMOS管M_Q2的漏极相连同时接PMOS管M_C5的源极，M_C5的漏极与M_rs的栅极相连并接NMOS管M_C3的漏极，M_C3的源极接地；M_C5的栅极接栅漏短接的PMOS管M_C4的栅极，M_C4的漏极接NMOS管M_C2的漏极，M_C3的栅极接M_C2的栅极，M_C2的源极接地；基准电流源I_ref接NMOS管M_C1的漏极，M_C1的栅极与M_C2的栅极相接，M_C1的源极接地；RS锁存器的输出端分别接NMOS管M_V、M_Q2、M_N2的栅极,M_N2的漏极同时与M_Q1和M_N1的源极连接，M_N2的源极接地，电感L1的一端接M_N2的漏极，另一端接负载电容C2的一端，C2的另一端接地，负载电阻R_L并联在C2的两端。

3.根据权利要求2所述的一种具有高精度电流检测的同步整流降压转换器芯片，其特征在于，所述双频振荡器的内部拓扑连接如下：输入管脚VIN接PMOS管P1的源极，P1的源极与PMOS管P2的源极相连，P1的漏极与栅漏短接的NMOS管N1的漏极相连，P2的漏极接时钟NMOS开关管M_CLK的漏极，M_CLK定时为电容C_CLK充放电，M_CLK的源极接NMOS管N2的漏极，N2的源极接地，C_CLK的一端接M_CLK的漏极，C_CLK的另一端接地，M_CLK的漏极接比较器COMH的正输入端以及比较器COML的负输入端，高基准电压接比较器COMH的负输入端，低基准电压接比较器COML的正输入端，比较器COMH的输出端接由两个反相器串联的缓冲级的输入端，COMH的缓冲级的输出端接RS触发器的R输入端，比较器COML的输出端接由两个反相器串联的缓冲级的输入端，COML的缓冲级的输出端接RS触发器的S输入端；RS触发器的输出端接由两个反相器串联的缓冲级的输入端，的缓冲级输出端接时钟开关管M_CLK的栅极，上述反相器均采用通识CMOS反相器；同时，RS触发器的输出端接入分频器模块的输入端，分频器模块由传统D触发器阵列构成，其输出接入2/1口多路转换器MUX2的输入端，RS触发器的输出振荡器发生频率作为振荡频率OSC1，由分频器模块输出的发生频率作为振荡频率OSC2，OSC1信号频率和OSC2信号频率作为MUX2的输入信号进行选择，同时分频器模块输出的信号可为斜坡信号发生提供时钟频率CSC，CH信号端接运算放大器的正输入端，基准电压Vref接运算放大器的负输入端，运算放大器的输出端接多路转换器MUX2的控制输入端，MUX2的输出端接与门AND的输入端，使能引脚EN接二输入与门的另一个输入端，与门AND的输出端接CK输出端。

4.根据权利要求1所述的一种具有高精度电流检测的同步整流降压转换器芯片，其特征在于，所述软启动电路内部拓扑连接如下；输入信号Vin+接PMOS管M1的栅极，M1的漏极接栅漏短接的NMOS管M3的漏极，M3的源极接地，M3的栅极接M5的栅极，M5的源极接地，M5的漏极接PMOS管M2的漏极，输入信号Vin-接PMOS管M2的栅极，M2的漏极接栅漏短接的NMOS管M4的漏极，M4的源极接地，M4和M6的栅极相连，M6的漏极接M1的漏极相接，M6的源极接地；NMOS管M8的栅极接M1的漏极，M8的漏极接栅漏短接PMOS管M9的漏极，M9的源极接VDD，M11的源极接VDD，偏置电压Vbias2分别接M11和M12的栅极，M11的漏极接栅漏短接的NMOS管M15，栅漏短接NMOS管M16的漏极接M15的源极，栅漏短接NMOS管M17的漏极接M16的源极，M17的源极接地；充点电容C_SS一端接M15的漏极，C_SS另一端接地；M1的源极与M2的源极相连接后与PMOS管M12的漏极连接，M12的源极接VDD，栅漏短接的M9的栅极接PMOS管M10的栅极，M10的源极接VDD，M10的漏极接NMOS管M7的漏极，M7的栅极接M4的漏极，M7的源极接地，M7的漏极与M13和M14的栅极相连，M13和M14的漏极相连，M13的源极接VDD，M14的源极接地。