CN204154882U - 一种电源高电位故障采样与保持电路 - Google Patents

Abstract

针对传统电压故障采样与保持电路所存在的电路结构复杂、采样不精确的问题，本实用新型提供一种电源高电位故障采样与保持电路，包括信号采样放大电路、信号比较电路、故障信号产生和变换电路、故障信号延时电路、故障信号维持电路、第一供电电源及第二供电电源；其中，信号采样放大电路、信号比较电路、故障信号产生和变换电路、故障信号延时电路和故障信号维持电路依次串联在一起；第一供电电源分别与信号采样放大电路、信号比较电路、故障信号产生和变换电路连接并供电；第二供电电源分别与故障信号延时电路和故障信号维持电路连接并供电。有益的技术效果：本实用新型的电路结构简单、新颖，工作稳定且采样精确可靠。

Description

一种电源高电位故障采样与保持电路

技术领域

本实用新型属于高压电源领域，具体涉及一种电源高电位故障采样与保持电路。 

背景技术

电源作为大功率真空管发射机的重要组成部分，承担了为真空管供电的任务，必须实时监控他们的工作状态以确定系统是否继续工作和确保昂贵的真空管的安全。例如对于行波管栅极调制方式，正偏电源、负偏电源和灯丝电源等都是建立在阴极高电压基础上的，它们的故障信息必须经过合适的处理才能与钛泵电源等建立在地电位的故障信号一起送给后面的控制电路。通常故障信息包括过压、欠压、过流、欠流等。 

从分压电阻来的电压电流采样信号，在以前的研究中有的采用V/F转换芯片将电压信号转换成高频脉冲串，再通过变压器进行高压隔离，整流后的信号经过较为复杂的故障锁电路输出。如果采样信号没有抗干扰设计，以及采样点不能使放大器工作在最优工作点，就不能保证采样信号的准确性。加之变压器设计复杂，V/F转换芯片驱动能力有限。故障信号保持方式不合理，使对故障的捕捉能力差，电路工作不可靠。 

实用新型内容

针对传统电压故障采样与保持电路所存在的电路结构复杂、采样不精确的问题，本实用新型提供一种电源高电位故障采样与保持电路，本实用新型的电路适用于建立在高电位的电源信号采样并传输给低电位监控或显示系统的电路，该电路有很强的通用性，结构简单、新颖，且工作稳定可靠。 

一种电源高电位故障采样与保持电路，包括信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3、故障信号延时电路4、故障信号维持电路5、第一供电电源6及第二供电电源7；其中，信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3、故障信号延时电路4和故障信号维持电路5依次串联在一起；信号采样放大电路1的信号输入端为本产品的总信号输入端，故障信号维持电路5的信号输出端为本产品的信号输出端；第一供电电源6分别与信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3连接并供电；第二供电电源7分别与故障信号延时电路4和故障信号维持电路5连接并供电。 

本实用新型的有益效果如下： 

1)、本实用新型的采样电路具有很强的抗干扰能力，从源头保证了采样信号的准确性，放大 电路用以确保放大器工作在最佳状态，进一步提高了故障判断的准确性； 

2)、本实用新型通过采用脉冲调制芯片的非典型应用，仅通过脉冲的有无判断是否有故障，工作可靠，且该芯片有一定的驱动能力； 

3)、本实用新型通过采用单稳态触发器来获得故障脉冲延迟，以提高短时间故障的捕捉能力，且通过设计的故障信号维持电路来保证闪过的故障不被忽略，这进一步提高了该电路的可靠性。 

附图说明

图1是本实用新型的系统框图。 

图2是本实用新型的信号采样放大电路原理图。 

图3是本实用新型的信号比较电路原理图。 

图4是本实用新型的故障信号产生和变换电路原理图。 

图5是本实用新型的故障信号延时电路原理图。 

图6是本实用新型的故障信号维持电路原理图。 

具体实施方式

如图1所示，一种电源高电位故障采样与保持电路，包括信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3、故障信号延时电路4、故障信号维持电路5、第一供电电源6及第二供电电源7；其中，信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3、故障信号延时电路4和故障信号维持电路5依次串联在一起；信号采样放大电路1的信号输入端为本产品的总信号输入端，故障信号维持电路5的信号输出端为本产品的信号输出端；第一供电电源6分别与信号采样放大电路1、信号比较电路2、故障信号产生和变换电路3连接并供电；第二供电电源7分别与故障信号延时电路4和故障信号维持电路5连接并供电； 

所述信号采样放大电路1负责对接收到的信号进行滤波和放大，并向下一级输出；所述信号比较电路2负责对经信号采样放大电路1处理后的信号进行差分比较，并向下一级输出低电平信号或高电平信号；具体为：若信号采样放大电路1传递来的信号波动在在额定值的20％范围内，则信号比较电路2向下一级输出低电平信号，反之，信号比较电路2向下一级输出高电平信号；所述故障信号产生和变换电路3将接收到的高电平信号转换为无脉冲信号并向下一级输出；反之，故障信号产生和变换电路3直接向下一级输出信号；所述故障信号延时电路4负责对接收到的无脉冲信号进行整流并设置脉冲宽度，随后向下一级输出；反之，故障信号延时电路4直接向下一级输出信号；所述故障信号维持电路5负责将故障信号延时电 路4输入的信号钳位在故障态。 

该电源高电位故障采样与保持电路1的功能是把电源采样信号经滤波和抗干扰处理后与设定参考信号比较，得到的故障电平形式转化成高频脉冲串，再经高压隔离和整流后，将该信号延迟和保持后传送给后续监控电路，以便根据故障形式决定系统下一步动作。 

如图2所示，信号采样放大电路1由第一四路运算放大器N1A、第二四路运算放大器N1B、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5、第一电容C1和第一稳压管V1组成；第一电阻R1的一端、第一电容C1的一端和第一稳压管V1的负极共同连接于一点，为本产品的总信号输入端；第一电容C1的另一端和第一稳压管V1的正极相连接且接地；第一电阻R1的另一端与第一四路运算放大器N1A的放大输入正端口(+)相连接；第一四路运算放大器N1A的放大输入负端口(-)与第一四路运算放大器N1A的放大输出端口(OUT)相连接；第一四路运算放大器N1A的正电源端口(V+)与第一供电电源6相连接；第一四路运算放大器N1A的负电源端口(V-)接地；第一四路运算放大器N1A的放大输出端口OUT与第二电阻R2的一端相连接；第二电阻R2的另一端与第二四路运算放大器N1B的放大输入正端口(+)相连接；第二四路运算放大器N1B的放大输入负端口(-)分别与第三电阻R3的一端、第四电阻R4的一端相连接；第三电阻R3的另一端接地；第四电阻R4的另一端与第二四路运算放大器N1B的放大输出端口(OUT)相连接；第二四路运算放大器N1B的放大输出端口OUT与第五电阻R5的一端相连接；第五电阻R5的另一端与下一级电路相连接； 

所述第一四路运算放大器N1A负责构成电压跟随电路，第一四路运算放大器N1A的输出进入第二四路运算放大器N1B；第一电容C1用来滤波，第一稳压管V1用以滤除电压尖峰；第三电阻R3和第四三电阻R4用以设定电压放大倍数。 

进一步说，第一四路运算放大器N1A和第二四路运算放大器N1B均采用LM124，根据它的电源使用情况，第一稳压管V1选型为1N5244,使R4/R3＝1，这样第二四路运算放大器N1B的放大倍数为2，在该应用中第二四路运算放大器N1B的输出的电压正常范围为4.4V-7.4V。 

如图3所示，所述信号比较电路2由第一差分比较器N2A、第二差分比较器N2B、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第二电容C2、第二二极管V2和第三二极管V3组成；第一差分比较器N2A的第一比较输入端口(X端口)、第二电容C2的一端和第二差分比较器N2B的第二比较输入端口(Y端口)共同连接在一起，并共同做为本级电路的输入端口；第一差分比 较器N2A的第二比较输入端口(Y端口)分别与第六电阻R6的一端、第七电阻R7的一端连接在一起；第六电阻R6的另一端、第八电阻R8一端、第九电阻R9的一端和第十一电阻R11的一端共同与第一供电电源6相连接并取电；第七电阻R7的另一端、第二电容C2的一端、第一差分比较器N2A的接地端口(GND)和第十电阻R10的一端共同接地；第八电阻R8的另一端、第一差分比较器N2A的比较输出X>Y端口和第二二极管V2的正极相连接；第九电阻R9的另一端和第十电阻R10的另一端共同与第二差分比较器N2B的第一比较输入端口(X端口)相连接；第十一电阻R11的另一端、第二差分比较器N2B的比较输出端口(X>Y端口)和第三二极管V3正极共同连接在一起；第二二极管V2的负极、第三二极管V3的负极和第十二电阻R12的一端连接在一起，并共同做为本级电路的输出端口；第十二电阻R12的另一端接地； 

所述的第一差分比较器N2A和第二差分比较器N2B用来组成两种不同的故障信号比较电路；经信号采样放大电路1处理后的信号分别进入第一差分比较器N2A和第二差分比较器N2B，与由本级电路中的电阻分压所确定的参考信号进行比较，有故障时第一差分比较器N2A或第二差分比较器N2B会输出高电平；第二二极管V2、第三二极管V3和第十二电阻R12用来产生或门逻辑，即当第一差分比较器N2A或第二差分比较器N2B有任何一路输出故障信号时，在第十二电阻R12上都会产生高电平信号并送给后面的电路。 

进一步说，信号比较电路2中的第一差分比较器N2A的过压参考电压由第六电阻R6、第七电阻R7确定，第二差分比较器N2B的欠压参考电压由第九六电阻R9和第十电阻R10确定，过压和欠压值为正常电压的+20％和-20％。第一、二差分比较器的型号均为LM139。 

如图4所示，所述故障信号产生和变换电路3包括电流互感器T1、脉冲调制芯片N3、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7和第四三极管V4； 

其中，脉冲调制芯片N3所选型号为UC1525，脉冲调制芯片N3包含16个引脚，其第1引脚为IN-端口、第1引脚为IN-端口、第2引脚为IN+端口、第3引脚为SYNC端口、第4引脚为Fout端口、第5引脚为CT端口、第6引脚为RT端口、第7引脚为DC端口、第8引脚为STR端口、第9引脚为COMP端口、第10引脚为SD端口、第11引脚为OUTA端口、第12引脚为GND端口、第13引脚为VCC端口、第14引脚为OUTB端口、第15引脚为V+IN端口、第16引脚为REF端口； 

脉冲调制芯片N3的第2引脚和第16引脚共同与第三电容C3的一端相连接；脉冲调制芯片N3的第1引脚和第9引脚短接；脉冲调制芯片N3的第5引脚和第7引脚之间串联有第十四电阻R14；第十四电阻R14与第5引脚之间的节点与第四电容C4的一端相连接；脉冲调制芯片N3的第6引脚和第十三电阻R13的一端相连接；脉冲调制芯片N3的第8引脚和第五电容C5的一端相连接；脉冲调制芯片N3的第13引脚和第十五电阻R15的一端相连接；脉冲调制芯片N3的第11引脚和第十六电阻R16的一端相连接；第十六电阻R16的另一端和第四三极管V4的基极相连接；脉冲调制芯片N3的第10引脚为本级电路的输入端口；脉冲调制芯片N3的第12引脚、第三电容C3的另一端、第十三电阻R13的另一端、第四电容C4的另一端、第五电容C5的另一端和第四三极管V4的发射极共同接地；脉冲调制芯片N3的第15引脚、第十五电阻R15的另一端、第六电容C6的一端、第七电容C7的一端和第十七电阻R17的一端共同与第一供电电源6相连接并取电；第十七电阻R17的另一端与第四三极管V4的集电极相连接；在第十七电阻R17与第一供电电源6之间的导线上套有电流互感器T1；在第十七电阻R17的两端并联有第十八电阻R18；所述电流互感器T1的两端分别为本级电路的输出端；脉冲调制芯片N3的第10引脚接收到信号比较电路2的输出信号，当被采样电源出现过压欠压故障时，脉冲调制芯片N3的第11引脚无脉冲输出；脉冲调制芯片N3不用于反馈控制，第1引脚和第9引脚短接；由电流互感器T1对上一级电路输出的高电压信号进行隔离；第四三极管V4用于放大电流信号。 

进一步说，脉冲调制芯片N3的型号为UC1525芯片,脉冲频率由第十三电阻R13、第十四电阻R14和第四电容C4确定，这里f＝100kHz。电流互感器T1的电流变比为100：1。 

如图5所示，所述故障信号延时电路4由单稳态触发器D1A、第十九电阻R19、第二十电阻R20、第八电容C8和第五二极管V5组成；单稳态触发器D1A的型号为MC14538；电流互感器T1输出的一端与第五二极管V5的正极相连接，电流互感器T1输出的另一端经过第十九电阻R19与第五二极管V5的正极相连接；第五二极管V5的负极与第一单稳态触发器D1A的第4引脚相连接；第二十电阻R20的一端分别与第一单稳态触发器D1A的第2引脚、第八电容C8的一端相连接；第八电容C8的另一端与第一单稳态触发器D1A的第1引脚相连接；第二十电阻R20的另一端、第一单稳态触发器D1A的第3引脚、第5引脚共同与第二供电电源7连接并取电；第五二极管V5用于整流，由第二十电阻R20和第八电容C8共同设置信号的脉冲宽度。 

进一步说，所述故障信号延时电路4主要起到整流和脉宽加宽的波形调制的作用。其中，单稳态触发器D1A选取MC14538，脉宽公式τ≌R20×C8。 

如图6所示，所述故障信号维持电路5由与门电路D2C、正补码缓冲器D3C、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第九电容C9、第六二极管V6和第七二极管V7组成；与门电路D2C的第一输入端口与第二十一电阻R21的一端相连接；第二十一电阻R21的另一端与外部给的重置信号RES相连接；与门电路D2C的第二输入端口、第六二极管V6的负极、第九电容C9的一端、第二十二电阻R22的一端、第七二极管V7的负极共同连接在一起；第九电容C9的另一端与第二十二电阻R22的另一端相连接；与门电路D2C的输出端口、第七二极管V7的正极、第二十三电阻R23的一端连接在一起；第二十三电阻R23的另一端与正补码缓冲器D3C的输入端相连接；正补码缓冲器D3C的两个输出端分别与第二十四电阻R24的一端、第二十五电阻R25的一端相连接；第二十四电阻R24的另一端与外部的故障监控设备相连接，第二十五电阻R25的另一端与外部的故障显示设备相连接；与门电路D2C输出的故障信号通过第七二极管V7反馈给第九电容C9和第二十二电阻R22，使第九电容C9和第二十二电阻R22保持为高电平状态，这样，即便后续进入到第六二极管V6的信号为正常信号，门电路D2C的输入输出仍然被钳位在故障状态，即保证了故障状态被记忆；当故障排除后，通过外部给的复位信号RES将门电路D2C的输出置为低电平即可；第六二极管V6的正极与单稳态触发器D1A的第七管脚相连；与门电路D2C、正补码缓冲器D3C分别通过它们的第十四管脚与供电电源7相连。 

所述故障信号维持电路6起到对故障信号记忆的作用，它的设计采用数字芯片与模拟电路结合的方式。与门电路D2C采用CD4081、正补码缓冲器D3C采用CD4041，与门电路D2C和正补码缓冲器D3C均与第二供电电源7连接并取电。 

此外，所述第一供电电源6及第二供电电源7分别将外部电源电压转换成对应电路模块中芯片所需的电源。 

以上实施例经验证工作稳定可靠，该实施例是本实用新型的一种实施方式，任何在此基础上的改动都视为本实用新型的保护范围。 

Claims (6)

1.一种电源高电位故障采样与保持电路，其特征在于，包括信号采样放大电路(1)、信号比较电路(2)、故障信号产生和变换电路(3)、故障信号延时电路(4)、故障信号维持电路(5)、第一供电电源(6)及第二供电电源(7)；其中，信号采样放大电路(1)、信号比较电路(2)、故障信号产生和变换电路(3)、故障信号延时电路(4)和故障信号维持电路(5)依次串联在一起；信号采样放大电路(1)的信号输入端为本产品的总信号输入端，故障信号维持电路(5)的信号输出端为本产品的信号输出端；第一供电电源(6)分别与信号采样放大电路(1)、信号比较电路(2)、故障信号产生和变换电路(3)连接并供电；第二供电电源(7)分别与故障信号延时电路(4)和故障信号维持电路(5)连接并供电。 

2.根据权利要求1所述的一种电源高电位故障采样与保持电路，其特征在于：信号采样放大电路(1)由第一四路运算放大器N1A、第二四路运算放大器N1B、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5、第一电容C1和第一稳压管V1组成；其中，第一电阻R1的一端、第一电容C1的一端和第一稳压管V1的负极共同连接于一点，为本产品的总信号输入端；第一电容C1的另一端和第一稳压管V1的正极相连接且接地；第一电阻R1的另一端与第一四路运算放大器N1A的放大输入正端口相连接；第一四路运算放大器N1A的放大输入负端口与第一四路运算放大器N1A的放大输出端口相连接；第一四路运算放大器N1A的正电源端口与第一供电电源(6)相连接；第一四路运算放大器N1A的负电源端口接地；第一四路运算放大器N1A的放大输出端口与第二电阻R2的一端相连接；第二电阻R2的另一端与第二四路运算放大器N1B的放大输入正端口相连接；第二四路运算放大器N1B的放大输入负端口分别与第三电阻R3的一端、第四电阻R4的一端相连接；第三电阻R3的另一端接地；第四电阻R4的另一端与第二四路运算放大器N1B的放大输出端口相连接；第二四路运算放大器N1B的放大输出端口与第五电阻R5的一端相连接；第五电阻R5的另一端与下一级电路相连接；所述第一四路运算放大器N1A负责构成电压跟随电路，第一四路运算放大器N1A的输出进入第二四路运算放大器N1B；第一电容C1用来滤波，第一稳压管V1用以滤除电压尖峰；第三电阻R3和第四三电阻R4用以设定电压放大倍数。 

3.根据权利要求1所述的一种电源高电位故障采样与保持电路，其特征在于：所述信号比较电路(2)由第一差分比较器N2A、第二差分比较器N2B、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第二电容C2、第二二极管V2和第三二极管V3组成；第一差分比较器N2A的第一比较输入端口、第二电容C2的一端和第二差分比较器N2B的第二比较输入端口共同连接在一起，并共同做为 本级电路的输入端口；第一差分比较器N2A的第二比较输入端口分别与第六电阻R6的一端、第七电阻R7的一端连接在一起；第六电阻R6的另一端、第八电阻R8一端、第九电阻R9的一端和第十一电阻R11的一端共同与第一供电电源(6)相连接并取电；第七电阻R7的另一端、第二电容C2的一端、第一差分比较器N2A的接地端口和第十电阻R10的一端共同接地；第八电阻R8的另一端、第一差分比较器N2A的比较输出端口和第二二极管V2的正极相连接；第九电阻R9的另一端和第十电阻R10的另一端共同与第二差分比较器N2B的第一比较输入端口相连接；第十一电阻R11的另一端、第二差分比较器N2B的比较输出端口和第三二极管V3正极共同连接在一起；第二二极管V2的负极、第三二极管V3的负极和第十二电阻R12的一端连接在一起，并共同做为本级电路的输出端口；第十二电阻R12的另一端接地。 

4.根据权利要求1所述的一种电源高电位故障采样与保持电路，其特征在于：所述故障信号产生和变换电路(3)包括电流互感器T1、脉冲调制芯片N3、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7和第四三极管V4；其中，脉冲调制芯片N3所选型号为UC1525，其中，脉冲调制芯片N3的第2引脚和第16引脚共同与第三电容C的一端相连接；脉冲调制芯片N3的第1引脚和第9引脚短接；脉冲调制芯片N3的第5引脚和第7引脚之间串联有第十四电阻R14；第十四电阻R14与第5引脚之间的节点与第四电容C4的一端相连接；脉冲调制芯片N3的第6引脚和第十三电阻R13的一端相连接；脉冲调制芯片N3的第8引脚和第五电容C5的一端相连接；脉冲调制芯片N3的第13引脚和第十五电阻R15的一端相连接；脉冲调制芯片N3的第11引脚和第十六电阻R16的一端相连接；第十六电阻R16的另一端和第四三极管V4的基极相连接；脉冲调制芯片N3的第10引脚为本级电路的输入端口；脉冲调制芯片N3的第12引脚、第三电容C的另一端、第十三电阻R13的另一端、第四电容C4的另一端、第五电容C5的另一端和第四三极管V4的发射极共同接地；脉冲调制芯片N3的第15引脚、第十五电阻R15的另一端、第六电容C6的一端、第七电容C7的一端和第十七电阻R17的一端共同与第一供电电源(6)相连接并取电；第十七电阻R17的另一端与第四三极管V4的集电极相连接；在第十七电阻R17与第一供电电源(6)之间的导线上缠绕有电流互感器T1；在第十七电阻R17的两端并联有第十八电阻R18；所述电流互感器T1的两端分别为本级电路的输出端；脉冲调制芯片N3的第10引脚接收到信号比较电路(2)的输出信号，当与信号采样放大电路(1)相连接的被采样电源出现过压欠压故障时，脉冲调制芯片N3的第11引脚无脉冲输 出；脉冲调制芯片N3不用于反馈控制，第1引脚和第9引脚短接；由电流互感器T1对上一级电路输出的高电压信号进行隔离；第四三极管V4用于放大电流信号。 

5.根据权利要求1所述的一种电源高电位故障采样与保持电路，其特征在于：所述故障信号延时电路(4)由单稳态触发器D1A、第十九电阻R19、第二十电阻R20、第八电容C8和第五二极管V5组成；其中，单稳态触发器D1A的型号为MC14538，其中，电流互感器T1的一端与第五二极管V5的正极相连接，电流互感器T1的另一端经过第十九电阻R19与第五二极管V5的正极相连接；第五二极管V5的负极与第一单稳态触发器D1A的第4引脚相连接；第二十电阻R20的一端分别与第一单稳态触发器D1A的第2引脚、第八电容C8的一端相连接；第八电容C8的另一端与第一单稳态触发器D1A的第1引脚相连接；第二十电阻R20的另一端、第一单稳态触发器D1A的第3引脚、第5引脚共同与变换电源(7)连接并取电；第五二极管V5用于整流，由第二十电阻R20和第八电容C8共同设置信号的脉冲宽度。 

6.根据权利要求1所述的一种电源高电位故障采样与保持电路，其特征在于：所述故障信号维持电路(5)由与门电路D2C、正补码缓冲器D3C、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第九电容C9、第六二极管V6和第七二极管V7组成；第六二极管V6的正极与单稳态触发器D1A的第七管脚相连；所述单稳态触发器D1A的型号为MC14538；与门电路D2C的第一输入端口与第二十一电阻R21的一端相连接；第二十一电阻R21的另一端与外部给的重置信号RES相连接；与门电路D2C的第二输入端口、第六二极管V6的负极、第九电容C9的一端、第二十二电阻R22的一端、第七二极管V7的负极共同连接在一起；第九电容C9的另一端与第二十二电阻R22的另一端相连接；与门电路D2C的第二输出端口、第七二极管V7的正极、第二十三电阻R23的一端连接在一起；第二十三电阻R23的另一端与正补码缓冲器D3C的输入端相连接；正补码缓冲器D3C的两个输出端分别与第二十四电阻R24的一端、第二十五电阻R25的一端相连接；第二十四电阻R24的另一端与外部的故障监控设备相连接，第二十五电阻R25的另一端与外部的故障显示设备相连接；与门电路D2C输出的故障信号通过第七二极管V7反馈给第九电容C9和第二十二电阻R22，使第九电容C9和第二十二电阻R22保持为高电平状态，这样，即便后续进入到第六二极管V6的信号为正常信号，门电路D2C的输入输出仍然被钳位在故障状态，即保证了故障状态被记忆；当故障排除后，通过由外部输入给的复位信号RES将门电路D2C的输出置为低电平即可；与门电路D2C、正补码缓冲器D3C分别通过它们的第十四管脚与供电电源(7)相连；所述与门电路D2C采用CD4081、 正补码缓冲器D3C采用CD4041。