CN204012656U - 一种过温保护电路 - Google Patents

Abstract

本实用新型公开了一种过温保护电路，包括第一三极管、第二三极管、第一电阻~第四电阻、第一P沟道绝缘栅双极晶体管、第二P沟道绝缘栅双极晶体管、第三P沟道绝缘栅双极晶体管、第四P沟道绝缘栅双极晶体管、第一N沟道绝缘栅双极晶体管、第二N沟道绝缘栅双极晶体管、第三N沟道绝缘栅双极晶体管、第一反相器、第二反相器和直流电源，第一三极管、第二三极管、第一电阻和第二电阻构成检测电路，第一N沟道绝缘栅双极晶体管和第三电阻构成迟滞控制电路。本实用新型所述一种过温保护电路，利用三极管的负温度系数特性构建零温度系数的基准电压，利用开关管进行迟滞控制，达到过温保护的目的。该过温保护电路功耗低、检测精度高。

Description

一种过温保护电路

技术领域

本实用新型涉及一种过温保护电路，尤其涉及一种低功耗高精度的过温保护电路。

背景技术

随着微电子、通信技术的发展，电子设备与人们的生活和工作的关系日益密切，特别是手机、电脑等便携式设备。电子设备的功能越多越强大，系统的功耗越大，同时电子设备的发热量越大，导致设备内部的温度增大，为了避免温度过高造成设备损坏而设有过温保护电路。目前的过温保护电路功耗较大，对温度的检测精度较低。

发明内容

针对上述现有技术的不足之处，本实用新型提供一种低功耗高精度的过温保护电路。

为了实现上述目的，本实用新型采用的技术方案是：

本实用新型所述一种过温保护电路，包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻、第一P沟道绝缘栅双极晶体管、第二P沟道绝缘栅双极晶体管、第三P沟道绝缘栅双极晶体管、第四P沟道绝缘栅双极晶体管、第一N沟道绝缘栅双极晶体管、第二N沟道绝缘栅双极晶体管、第三N沟道绝缘栅双极晶体管、第一反相器、第二反相器和直流电源，所述第一三极管与所述第二三极管用于感应芯片的温度，所述第一三极管的基极与所述第二三极管的基极连接并作为所述过温保护电路的基准电压输入端，所述第一三极管的发射极同时与所述第一P沟道绝缘栅双极晶体管的漏极、所述第一P沟道绝缘栅双极晶体管的栅极、所述第二P沟道绝缘栅双极晶体管的栅极、所述第三P沟道绝缘栅双极晶体管的栅极连接，所述第一三极管的集电极与所述第一电阻的第一端连接，所述第二三极管的发射极同时与所述第二P沟道绝缘栅双极晶体管的漏极、所述第四P沟道绝缘栅双极晶体管的栅极连接，所述第二三极管的集电极与所述第二电阻的第一端连接，所述第一电阻的第二端同时与所述第二电阻的第二端、所述第三电阻的第一端连接，所述第三电阻的第二端同时与所述第四电阻的第一端、所述第一N沟道绝缘栅双极晶体管的漏极连接，所述第三P沟道绝缘栅双极晶体管的漏极同时与所述第二N沟道绝缘栅双极晶体管的漏极、所述第二N沟道绝缘栅双极晶体管的栅极、所述第三N沟道绝缘栅双极晶体管的栅极连接，所述第三N沟道绝缘栅双极晶体管的漏极同时与所述第四P沟道绝缘栅双极晶体管的漏极、所述第一反相器的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述直流电源的正极同时与所述第一P沟道绝缘栅双极晶体管的源极、所述第二P沟道绝缘栅双极晶体管的源极、所述第三P沟道绝缘栅双极晶体管的源极、所述第四P沟道绝缘栅双极晶体管的源极连接，所述直流电源的负极同时与所述第四电阻的第二端、所述第一N沟道绝缘栅双极晶体管的源极、所述第二N沟道绝缘栅双极晶体管的源极、所述第三N沟道绝缘栅双极晶体管的源极连接，所述第一N沟道绝缘栅双极晶体管的栅极与所述第二反相器的输出端连接并作为所述过温保护电路的电压输出端。

与现有技术相比，本实用新型的有益效果：

本实用新型所述一种过温保护电路，利用三极管的负温度系数特性构建零温度系数的基准电压，利用开关管进行迟滞控制，达到过温保护的目的。该过温保护电路功耗低、检测精度高。

附图说明

图1是本实用新型所述一种过温保护电路的电路图。

具体实施方式

下面结合附图及具体实施例对本实用新型作进一步的详细说明。

如图1所示，本实用新型所述一种过温保护电路，包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一P沟道绝缘栅双极晶体管MP1、第二P沟道绝缘栅双极晶体管MP2、第三P沟道绝缘栅双极晶体管MP3、第四P沟道绝缘栅双极晶体管MP4、第一N沟道绝缘栅双极晶体管MN1、第二N沟道绝缘栅双极晶体管MN2、第三N沟道绝缘栅双极晶体管MN3、第一反相器IV1、第二反相器IV2和直流电源(+Vcc)，第一三极管Q1与第二三极管Q2用于感应芯片的温度，第一三极管Q1的基极与第二三极管Q2的基极连接并作为过温保护电路的基准电压输入端Ur，第一三极管Q1的发射极同时与第一P沟道绝缘栅双极晶体管MP1的漏极、第一P沟道绝缘栅双极晶体管MP1的栅极、第二P沟道绝缘栅双极晶体管MP2的栅极、第三P沟道绝缘栅双极晶体管MP3的栅极连接，第一三极管Q1的集电极与第一电阻R1的第一端连接，第二三极管Q2的发射极同时与第二P沟道绝缘栅双极晶体管MP2的漏极、第四P沟道绝缘栅双极晶体管MP4的栅极连接，第二三极管Q2的集电极与第二电阻R2的第一端连接，第一电阻R1的第二端同时与第二电阻R2的第二端、第三电阻R3的第一端连接，第三电阻R3的第二端同时与第四电阻R4的第一端、第一N沟道绝缘栅双极晶体管MN1的漏极连接，第三P沟道绝缘栅双极晶体管MP3的漏极同时与第二N沟道绝缘栅双极晶体管MN2的漏极、第二N沟道绝缘栅双极晶体管MN2的栅极、第三N沟道绝缘栅双极晶体管MN3的栅极连接，第三N沟道绝缘栅双极晶体管MN3的漏极同时与第四P沟道绝缘栅双极晶体管MP4的漏极、第一反相器IV1的输入端连接，第一反相器IV1的输出端与第二反相器IV2的输入端连接，直流电源(+Vcc)的正极同时与第一P沟道绝缘栅双极晶体管MP1的源极、第二P沟道绝缘栅双极晶体管MP2的源极、第三P沟道绝缘栅双极晶体管MP3的源极、第四P沟道绝缘栅双极晶体管MP4的源极连接，直流电源(+Vcc)的负极同时与第四电阻R4的第二端、第一N沟道绝缘栅双极晶体管MN1的源极、第二N沟道绝缘栅双极晶体管MN2的源极、第三N沟道绝缘栅双极晶体管MN3的源极连接，第一N沟道绝缘栅双极晶体管MN1的栅极与第二反相器IV2的输出端连接并作为过温保护电路的电压输出端Uo。

本实用新型所述一种过温保护电路，第一三极管Q1、第二三极管Q2、第一电阻R1和第二电阻R2构成检测电路，第一N沟道绝缘栅双极晶体管MN1和第三电阻R3构成迟滞控制电路。第二三极管Q2的电压具有负温度系数，第一三极管Q1、第一电阻R1、第二电阻R2和第三电阻R3的电压具有正温度系数，构建零温度系数的基准电压。当芯片温度很低时，流过第一三极管Q1的电流比流过第二三极管Q2的电流大，第四P沟道绝缘栅双极晶体管MP4的栅极的电压低，过温保护电路输出低电平，此时第一N沟道绝缘栅双极晶体管MN1关断，系统正常工作。当芯片温度过高时，流过第一三极管Q1的电流比过流第二三极管Q2的电流小，第四P沟道绝缘栅双极晶体管MP4的栅极的电压高，过温保护电路输出高电平，此时第一N沟道绝缘栅双极晶体管MN1导通，系统不工作。

Claims (1)

1.一种过温保护电路，其特征在于：包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻、第一P沟道绝缘栅双极晶体管、第二P沟道绝缘栅双极晶体管、第三P沟道绝缘栅双极晶体管、第四P沟道绝缘栅双极晶体管、第一N沟道绝缘栅双极晶体管、第二N沟道绝缘栅双极晶体管、第三N沟道绝缘栅双极晶体管、第一反相器、第二反相器和直流电源，所述第一三极管与所述第二三极管用于感应芯片的温度，所述第一三极管的基极与所述第二三极管的基极连接并作为所述过温保护电路的基准电压输入端，所述第一三极管的发射极同时与所述第一P沟道绝缘栅双极晶体管的漏极、所述第一P沟道绝缘栅双极晶体管的栅极、所述第二P沟道绝缘栅双极晶体管的栅极、所述第三P沟道绝缘栅双极晶体管的栅极连接，所述第一三极管的集电极与所述第一电阻的第一端连接，所述第二三极管的发射极同时与所述第二P沟道绝缘栅双极晶体管的漏极、所述第四P沟道绝缘栅双极晶体管的栅极连接，所述第二三极管的集电极与所述第二电阻的第一端连接，所述第一电阻的第二端同时与所述第二电阻的第二端、所述第三电阻的第一端连接，所述第三电阻的第二端同时与所述第四电阻的第一端、所述第一N沟道绝缘栅双极晶体管的漏极连接，所述第三P沟道绝缘栅双极晶体管的漏极同时与所述第二N沟道绝缘栅双极晶体管的漏极、所述第二N沟道绝缘栅双极晶体管的栅极、所述第三N沟道绝缘栅双极晶体管的栅极连接，所述第三N沟道绝缘栅双极晶体管的漏极同时与所述第四P沟道绝缘栅双极晶体管的漏极、所述第一反相器的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述直流电源的正极同时与所述第一P沟道绝缘栅双极晶体管的源极、所述第二P沟道绝缘栅双极晶体管的源极、所述第三P沟道绝缘栅双极晶体管的源极、所述第四P沟道绝缘栅双极晶体管的源极连接，所述直流电源的负极同时与所述第四电阻的第二端、所述第一N沟道绝缘栅双极晶体管的源极、所述第二N沟道绝缘栅双极晶体管的源极、所述第三N沟道绝缘栅双极晶体管的源极连接，所述第一N沟道绝缘栅双极晶体管的栅极与所述第二反相器的输出端连接并作为所述过温保护电路的电压输出端。