CN1929321A - Wcdma小区搜索中多扰码并行产生器及其方法 - Google Patents

Abstract

本发明公开了一种WCDMA小区搜索中多扰码并行产生器及其方法，其装置包括：X/Y序列计算模块、八对X屏蔽模块、一对Y屏蔽模块、奇偶计算器以及模二加法器；所述X序列计算模块包含存放X序列初始相位值的寄存器；所述Y序列计算模块包含存放Y序列初始相位值的寄存器；用于通过预置扰码码组中第0个扰码的寄存器不同的初始相位值，可以产生指定相位的X/Y序列；所述模二加法器用于计算出扰码的实部和虚部序列。本发明多扰码并行产生器及其方法由于利用一个扰码产生器结合屏蔽值方式并行产生8个扰码序列，在总体结构上将8个扰码产生器减少成一个扰码产生器，同时也减少了其他扰码产生器初始化相位的计算和存储，减少了大量的硬件资源。

Description

WCDMA小区搜索中多扰码并行产生器及其方法

技术领域

本发明涉及一种通讯领域的宽带码分多址WCDMA(Wide CodeMultiple Access)无线通信系统及方法，具体涉及的是一种WCDMA系统小区搜索中码组中多扰码并行产生装置及其多扰码并行产生方法。

背景技术

在第三代移动通信系统之中，为了要实现手机和基站之间良好的沟通与彼此信息的传输，通信系统之中下行链路通道之间的同步是非常重要的，欧洲所使用的WCDMA系统，因为没有像美国CDMA2000系统利用到GPS来实现同步的步骤，为了达成下行链路通道的同步，就必须要有一种特殊的机制去实现同步的步骤，这个步骤称之为小区搜索(cell search)。

小区搜索过程中，手机搜索小区信号并且得到当前小区的下行链路扰码序列及公共信道的帧同步，包括以下三个步骤：1)时隙同步(SlotSynchronization)；2)帧同步和码组识别(Frame Synchronization & CodeGroup Identification)；3)扰码识别(Scramble Code Identification)。

WCDMA系统中的各个小区通过下行链路的扰码加以区分，扰码长度38,400码片，38,400个码片构成一个无线帧长，一个无线帧分为15个时隙(slot)，每个时隙2,560码片。小区搜索过程中至少需要使用三个信道：主同步信道(P-SCH)，辅助同步信道(S-SCH)，公共导频信道(CPICH)。主同步信道和辅助同步信道一起统称为同步信道(SCH)，基站利用同步信道向手机传输同步码序列。

主同步信道，每个时隙的开始传输256个码片主同步码序列，所有的小区在所有的时隙的开始都传输唯一相同的主同步码序列。

辅助同步码信道传输不同码组的码字结合序列，一组15个不同的码序列，每个时隙对应一个码序列，时隙的开始传输256个码片的辅助同步码序列，对于相同的码组，每一帧数据只需重复对应的码序列。一旦手机接收到辅助同步信道，也就得到相应的帧同步、时隙同步、小区扰码码组信息。

公共导频信道是非调制的编码信道，由当前小区的主扰码序列扰码，传输由基站扰码序列加扰的下行公共导频符号。

WCDMA系统的小区搜索的三个步骤是通过下述三个通道来实现的：1)利用同步信道的主同步码，通过非相干相关器相关运算，实现时隙边界的同步；2)利用同步信道的次同步码，通过FHT相关器相关运算，实现帧边界的同步和扰码组识别；3)利用公共导频信道识别扰码。

下行链路扰码序列的长度为38,400码片，一共有2¹⁸-1个扰码序列，WCDMA系统目前只使用部分扰码序列，这些扰码序列分成512个集，每个集包括1个主扰码序列和15个次扰码序列，为了减小WCDMA小区搜索的复杂度，主扰码集以组为单位分为64个扰码组，每组包括8个主扰码序列，每个小区只配置一个主扰码。

小区搜索过程的步骤三中，由于步骤二已经确认当前小区扰码所在的码组，所以该步骤所需处理的，只需要检测当前小区使用的准确主扰码，主扰码的确认通过对CPICH信道的数据做Symbol级的相关运算，把码组中的八个主扰码序列输入到相关接收器，在一个Symbol周期内把已经识别的扰码组中所有主扰码序列与接收端输入的I和Q采样信号进行相关计算来探测CPICH使用的扰码，完成搜索的第三步骤即已实现识别主扰码的目的。

如图1图示了小区搜索系统中步骤三扰码识别模块的结构示意图，其中移动终端通过天线接收下行数据，经过一系列信号处理后，I和Q路数据输入到相关器模块120，相关器模块包含多个并行相关器121，主要对I/Q数据解扰解扩。同时扰码产生模块110并行产生测定码组号包含的8个主扰码，它由步骤二帧同步和码组识别测定。扰码寄存器初始值计算模块111用来计算该码组号中第一个偏移主扰码的寄存器0相位初始值以及快速定位时的时隙(slot)或符号(symbol)级相位初始值，其组扰码并行产生器112输出主扰码。单个相关器121的输入包括I/Q数据和码组号内的第二个偏移位置的主扰码，每个相关器都输入对应的码组号内的偏移位置的主扰码和相同的I/Q数据。相关器模块的输出数据输入到功率计算模块130计算出各个主扰码对应的解扩数据的功率值，经过峰值检测模块140比较判断出功率最大值，其对应的主扰码即为当前小区所用的主扰码。

图2示出了现有技术的一个扰码产生模块110的一般方法，首先通过码组第一个偏移扰码初始相位模块230获取第一个偏移扰码寄存器初始相位，然后通过码组所有扰码初始相位模块220获取码组内8个扰码的寄存器初始相位。然后输入到扰码产生器模块210计算8个扰码，该扰码产生器模块包含8个单个扰码产生器，每个扰码产生器计算码组内的其中一个扰码。

在上述步骤中，8个主扰码序列需要并行产生，如果利用8个扰码产生器并行产生8个主扰码序列，这样就造成了硬件资源的占用是很庞大的，同时也需要额外的逻辑资源计算8个扰码的初始相位或者利用ROM存储扰码的初始相位。这样造成硬件资源耗费庞大，所以现有技术需要使用简单的算法迅速并行产生8个主扰码序列，并且占用较少的硬件资源，以实现对芯片设计的更高要求。

发明内容

本发明的目的是提供一种占用较少硬件资源、无需额外计算8个扰码初始相位或者利用ROM存储扰码相位，仅通过码组中第0个扰码初始相位结合屏蔽模块即可并行产生码组中8个扰码的多扰码并行产生器及其多扰码并行产生方法。

本发明的技术方案包括：

一种WCDMA小区搜索中多扰码并行产生器，其中，包括如下模块：X序列计算模块、Y序列计算模块、八对X屏蔽模块、一对Y屏蔽模块、对应的数个奇偶计算器、以及对应的多个模二加法器；

所述X序列计算模块包含存放X序列初始相位值的寄存器，用于通过预置扰码码组中第0个扰码的寄存器初始相位值，产生指定相位的X序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述Y序列计算模块包含存放Y序列初始相位值的寄存器，用于通过预置扰码码组中第0个扰码的寄存器初始相位值，可以产生指定相位的Y序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述屏蔽模块用于根据扰码码组中各主扰码的寄存器初始值相位的内在联系，实现扰码码组中第0个主扰码的寄存器初始值相位和其他主扰码的寄存器初始值相位之间的固定的逻辑运算公式；

所述奇偶计算器用于计算上述的多个屏蔽模块的16比特数据结果中1的个数，并判断个数是偶数还是奇数；

所述模二加法器用于通过对奇偶计算器的输出结果对应的I路和Q路做模二加，计算出扰码的实部和虚部序列。

所述的并行产生器，其中，所述屏蔽模块包括18个，分别对应8个扰码，每个屏蔽模块对应固定的逻辑运算值，即屏蔽值，通过屏蔽模块利用屏蔽值对所述X、Y序列计算模块的输出的18比特寄存器值做屏蔽操作，并行计算出参与扰码组中第0～7个扰码共8个扰码运算的X、Y序列寄存器相关比特位。

所述的并行产生器，其中，所述屏蔽模块的结构设置为对应的序列计算模块寄存器值输入到对应屏蔽模块，和屏蔽值按位相与，挑选出需要参与扰码后续计算的相关比特位，再将计算数据的各比特位做异或运算，得到结果1表示数据中1的个数是奇数，0表示是偶数。

一种WCDMA小区搜索中多扰码并行产生方法，其包括以下步骤：

A、确定多扰码并行产生器中对应扰码组中第0个扰码的X序列计算模块中寄存器初始值和Y序列计算模块中的寄存器的初始值，通过各自的本原多项式进行自反馈运算，同时输出各自寄存器的值；

B、所述X、Y序列计算模块的寄存器值分别输入到八对X屏蔽模块、一对Y屏蔽模块，分别并行计算出参与8个扰码运算的经移位各自对应相位的X序列寄存器相关比特位和参与8个扰码运算的未经移位的Y序列寄存器相关比特位；

C、所述屏蔽模块的计算结果输入到共18个奇偶计算器中，计算出各个屏蔽模块输出结果中1的个数为奇数还是偶数；

D、所述奇偶计算器的计算结果到分别对应输入到模二加法器进行模二加运算，分别生成8个扰码的实部序列和虚部序列。

本发明所提供的一种WCDMA小区搜索中多扰码并行产生器及其多扰码并行产生方法，由于利用一个扰码产生器结合屏蔽值方式并行产生8个扰码序列，通过设定码组中第0个扰码的寄存器初始值，以屏蔽值方式产生该码组8个扰码序列，只需在单个扰码产生器的基础上增加少量的逻辑门，而在总体结构上便可以将8个扰码产生器减少成一个扰码产生器，同时也减少了其他扰码产生器初始化相位的计算和存储，减少了大量的硬件资源。

附图说明

下面通过结合附图对本发明的实现进行详细描述，本发明的上述和其他目的、特性、优点将变得更加清楚，其中

图1是现有技术的宽带码分多址接入(WCDMA)系统中小区搜索中扰码识别的功能架构的示意图；

图2是现有技术的小区搜索中码组8个扰码并行产生模块一般方法的示意图；

图3是本发明的WCDMA小区搜索中多扰码并行产生器中单个扰码产生模块的电路结构示意图；

图4是按照本发明实现的小区搜索中码组包含的8个扰码并行产生模块的示意图；

图5是按照本发明实现的单个扰码产生器结合屏蔽模块方式的多扰码并行产生器的电路示意图；

图6是本发明的WCDMA小区搜索中多扰码并行产生器的屏蔽模块结构示意图。

具体实施方式

下文通过参照附图以及对具体实施方式的描述将对本发明的技术方案做进一步说明：

本发明的WCDMA小区搜索中多扰码并行产生器的核心思想为：根据扰码码组中各主扰码的初始值相位的内在联系，推导出扰码码组中第一个主扰码的寄存器初始值相位和其他主扰码的寄存器初始值相位有一个固定的运算公式，这里暂且称之为屏蔽模块，这个运算关系同时也适用其他对应的任何相位时的寄存器值转换。利用一个扰码产生器结合屏蔽模块方式并行产生8个扰码序列，以屏蔽方式产生8个扰码序列，只需在单个扰码产生器的基础上增加少量的逻辑门。便可以将8个扰码产生器减少成一个扰码产生器，同时也减少了其他扰码产生器初始化相位的计算和存储，将节约大量的硬件资源。

本发明的多扰码并行产生器如图5所示包括如下模块：X序列计算模块、Y序列计算模块、八对X屏蔽模块、一对Y屏蔽模块、奇偶计算器A～R、模二加法器AC～AQ、模二加法器BC～BQ。

所述X序列计算模块包含存放X序列初始相位值的寄存器，通过预置扰码码组中第0个扰码的寄存器初始相位值，可以产生指定相位的X序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述Y序列计算模块包含存放Y序列初始相位值的寄存器，通过预置扰码码组中第0个扰码的寄存器初始相位值，可以产生指定相位的Y序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述屏蔽模块根据扰码码组中各主扰码的寄存器初始值相位的内在联系，扰码码组中第0个主扰码的寄存器初始值相位和其他主扰码的寄存器初始值相位分别有一个固定的逻辑运算公式，屏蔽模块就是实现这个逻辑关系，8个扰码总共对应18屏蔽模块，每个屏蔽模块对应固定的逻辑运算值，称之为屏蔽值，通过屏蔽模块利用屏蔽值对X、Y序列计算模块的输出的18比特寄存器值做屏蔽操作，并行计算出参与扰码组中第0～7个扰码共8个扰码运算的X、Y序列寄存器相关比特位。

奇偶计算器A～R：该部分模块计算上述的多个屏蔽模块的16比特数据结果中1的个数，并判断个数是偶数还是奇数；

模二加法器AC～AQ：该部分模块通过对奇偶计算器A～R的输出结果对应的I路做模二加，计算出扰码的实部序列；

模二加法器BC～BQ：该部分模块通过对奇偶计算器A～R的输出结果对应的Q路做模二加，计算出扰码的虚部序列。

本发明多扰码并行产生器的工作流程如下：

首先确定多扰码并行产生器中对应扰码组中第0个扰码的X序列计算模块中寄存器初始值和Y序列计算模块中的寄存器的初始值，通过各自的本原多项式进行自反馈运算，同时输出各自寄存器的值。

然后X、Y序列计算模块的寄存器值分别输入到八对X屏蔽模块、一对Y屏蔽模块，分别并行计算出参与8个扰码运算的经移位各自对应相位的X序列寄存器相关比特位和参与8个扰码运算的未经移位的Y序列寄存器相关比特位。

接着，屏蔽模块的计算结果输入到奇偶计算器A到奇偶计算器R共18个奇偶计算器中，计算出各个屏蔽模块输出结果中1的个数为奇数还是偶数。

最后，奇偶计算器A到R的计算结果到分别对应输入到模二加法器AC到模二加法器AQ，其中奇偶计算器B输出作为模二加法器BD到模二加法器BR的输入之一，而奇偶计算器C、D到Q、R分别作为模二加法器AC、BD到AQ、BR的另外一个输入，这样模二加法器AC、BD到AQ、BR对输入做模二加生成8个扰码的序列，模二加法器AC到模二加法器AQ分别生成8个扰码的实部序列SI0到SI7，模二加法器BC到模二加法器BQ分别生成8个扰码的虚部序列SQ0到SQ7。

本发明WCDMA小区搜索中多扰码并行产生器中，所述扰码序列通过合成两个Gold码实序列为复序列而得到。Gold码是通过将两个不同m-序列二进制模二加，通过两个18阶的生成多项式生成两个二进制的m序列，这两个m序列的38400个码片按位模2相加构成两个实序列。结果序列组成Gold序列集片段。扰码每10ms的无线帧重复一次，令x和y各为两个m序列，x序列由本原多项式1+X⁷+X¹⁸生成，y序列由本原多项式1+X⁵+X⁷+X¹⁰+X¹⁸生成。

依赖于所选的扰码序号n的Gold码实序列序列记为z_n。此外，令x(i)、y(i)和z_n(i)分别表示序列x、y和z_n的第i个符号。

m序列的x和y序列构建方法如下：

初始条件：

-x由x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0构成。

-y(0)＝y(1)＝...＝y(16)＝y(17)＝1。

后续符号的递归定义：

-x(i+18)＝(x(i+7)+x(i))，i＝0，...，2¹⁸-20。                          (1.0)

-y(i+18)＝(y(i+10)+y(i+7)+y(i+5)+y(i))，i＝0，...，2¹⁸-20。           (1.1)

第n个Gold码序列z_n，n＝0，1，2，...，2¹⁸-2，定义为：

-z_n(i)＝x((i+n)mod(2¹⁸-1))+y(i)，i＝0，...，2¹⁸-2。                 (1.2)

其中i可视为离散时间变量，n为移位值，不同的n表示不同的扰码号，

由公

式1.2可知该gold码组是循环移位n次的x序列加上y序列的和。

第n个复扰码序列S_dl，n定义为：

-S_dl，n(i)＝Z_n(i)+jZ_n((i+131072)模(2¹⁸-1))，i＝0，1，...，38399。   (1.3)

对于不同的扰码序列，对应相位的y序列的值总是固定的，只是对应相位的x序列的值发生了改变。而相对循环移位n次的x序列可以通过将屏蔽函数作用于生成x序列的移位寄存器的值的逻辑运算获得。因此，通过屏蔽模块改变不同相位的x序列来实现一个扰码产生器结合屏蔽函数并行生成多个扰码。

如图3所示是本发明单个扰码产生模块的电路结构示意图。模块310包含存放m序列初始相位值的寄存器，通过预置不同的寄存器初始相位值，可以产生指定相位的扰码序列。18位比特的寄存器311通过1.1的反馈递归公式产生y序列，18位比特的寄存器312通过1.0的反馈递归公式产生x序列，总屏蔽模块320包含四个屏蔽值，每一个屏蔽值是一个18比特位的参数值，屏蔽值比特位和寄存器值的比特位一一对应.，通过对应比特位按位相与操作即可实现屏蔽功能，即抽出屏蔽函数中为1的位置所对应的寄存器的值，其中屏蔽模块321、322作用于寄存器311，寄存器值通过屏蔽模块321得到y序列，和对应的x序列加产生扰码复序列的实部序列，寄存器值通过屏蔽模块322得到移位131072的y序列，和对应的x序列相加产生扰码复序列的虚部序列。屏蔽模块323、324作用于寄存器312，寄存器值通过屏蔽模块323得到x序列，和对应的y序列相加用于产生扰码复序列的实部序列，寄存器值通过屏蔽模块324得到移位131072相位的x序列，和对应的y序列相加产生扰码复序列的虚部序列。自身模二加模块330实现对各屏蔽模块运算后的18比特数据做18比特自身模二加操作，产生二元序列值，它包括多比特异或模块331、332、333、334，分别产生y序列和x序列，如多比特异或模块331对y序列寄存器值经过屏蔽模块321屏蔽的运算结果的各比特位做模二加，获得y序列。多比特异或模块332对y序列寄存器值经过屏蔽模块322屏蔽的运算结果的各比特位做模二加，获得移位131072相位的y序列。多比特异或模块331的单比特输出结果和多比特异或模块333的单比特输出结果经过多比特异或模块342异或操作得到扰码的实部序列，多比特异或模块332的单比特输出结果和多比特异或模块334的单比特输出结果经过多比特异或模块341异或操作操作得到扰码的虚部序列。该扰码序列寄存器输出以避免硬件逻辑导致的长时间路径。

图4是按照本发明实现的小区搜索中码组包含的8个扰码并行产生模块的示意图，提出一种更优化的的多扰码并行产生器，在图2的基础上将码组所有扰码初始相位模块220和8组扰码产生器组成扰码产生模块230利用一个单个扰码产生器结合屏蔽模块方式的多扰码并行产生器410替换，410的具体设计如图5所示。

图5是按照本发明实现的单个扰码产生器结合屏蔽模块方式的多扰码并行产生器的电路示意图，包括如下模块：X序列计算模块、Y序列计算模块、八对X屏蔽模块、一对Y屏蔽模块、奇偶计算器A～R、模二加法器AC～AQ、模二加法器BC～BQ。

所述屏蔽模块对于不同的扰码序列，对应相位的y序列的值对不同扰码总是固定的，只是对应相位的x序列的值发生了改变。而相对循环移位n次的x序列的寄存器的值可以通过将对应的逻辑值作用于生成x序列的寄存器的值的逻辑运算获得。根据扰码码组中各主扰码的寄存器初始值相位的内在联系，推导出扰码码组中第0个主扰码的寄存器初始值相位和其他主扰码的寄存器初始值相位分别有一个固定的运算公式，这里暂且称之为屏蔽模块，8个扰码总共对应8对屏蔽模块，每个屏蔽模块对应着每个固定的18比特的逻辑值，这个值即为屏蔽值，因此，通过屏蔽模块利用该屏蔽值对X序列计算模块的输出的18比特寄存器值做屏蔽操作，从而得到不同相位的x序列寄存器值来实现一个扰码产生器结合屏蔽值并行生成多个扰码。它包括八对X屏蔽模块、一对Y屏蔽模块：X屏蔽模块I0和X屏蔽模块Q0对应扰码组中第0个扰码中的X序列寄存器输出值，经过屏蔽模块操作，相当于取出参与扰码0运算的未经移位的X序列寄存器相关比特位。X屏蔽模块I7和X屏蔽模块Q7对应扰码组中第7个扰码中的X序列寄存器输出值，经过屏蔽模块操作，相当于取出参与扰码7运算的经移位112相位的X序列寄存器相关比特位。中间省略的部分表示扰码1到扰码6，都是相对于扰码0的不同相位差对应不同屏蔽值，原理和和扰码7的屏蔽模块操作一样。Y屏蔽模块I0和Y屏蔽模块Q0对应扰码组中8个扰码中的Y序列寄存器输出值，经过屏蔽模块操作，相当于取出参与8个扰码运算的未经移位的Y序列寄存器相关比特位。

本专利多扰码并行产生器的详细工作流程如下：

首先确定多扰码并行产生器中的X序列计算模块中寄存器的初始相位值，该值对应主扰码组的第0个扰码对应的不同相位的寄存器初始值，以及确定Y序列计算模块中不同相位的寄存器的初始值，根据各自的本原多项式进行自反馈运算，同时输出X序列计算模块寄存器的值512和Y序列计算模块寄存器的值511。

X序列计算模块寄存器的值512分别输入到八对X屏蔽模块：X屏蔽模块I0和X屏蔽模块Q0以及X屏蔽模块I7和X屏蔽模块Q7，经过各屏蔽模块操作，并行算出分别参与8个扰码运算的经移位各自对应相位的X序列寄存器相关比特位。Y序列计算模块中寄存器的值511分别输入到一对Y屏蔽模块，Y屏蔽模块I0和Y屏蔽模块Q0对应扰码组中8个扰码中的Y序列寄存器输出值，经过屏蔽模块操作，算出参与8个扰码运算的未经移位的Y序列寄存器相关比特位。

八对X屏蔽模块和一对Y屏蔽模块的计算结果输入到奇偶计算器A到奇偶计算器R共18个奇偶计算器中，计算出18比特数据1的个数为奇数还是偶数，其中奇偶计算器A和B对应Y序列，它参与后面8个扰码得运算，A和B分别对应后面的实部和虚部计算，16个奇偶计算器C到R对应X序列，其中奇偶计算器C和D计算扰码0的屏蔽操作数据，分别对应后面的实部和虚部计算，模二加法器Q和R对应扰码7，分别对应后面的实部和虚部计算，其中省略的为扰码1到扰码6。

奇偶计算器A到奇偶计算器R共18个奇偶计算器的计算结果，其中奇偶计算器A输出作为模二加法器AC到模二加法器AQ的输入之一，其中奇偶计算器B输出作为模二加法器BD到模二加法器BR的输入之一，而模二加法器C、D到Q、R分别作为模二加法器AC、BD到AQ、BR的另外一个输入，这样模二加法器AC、BD到AQ、BR对输入做模二加生成8个扰码的序列，模二加法器AC到模二加法器AQ分别生成8个扰码的实部序列SI0到SI7，模二加法器BC到模二加法器BQ分别生成8个扰码的虚部序列SQ0到SQ7，其中SI0+jSQ0就是扰码0的复序列，SI7+jSQ7就是扰码7的复序列，因此通过该扰码产生器并行生成了8个扰码。

在工程实现上为避免硬件逻辑导致的长时间路径，对8个扰码序列以寄存器输出。

如图6所示是本发明的屏蔽模块结构示意图，序列计算模块寄存器值输入到对应屏蔽模块，和屏蔽值按位相与，挑选出需要参与扰码后续计算的相关比特位，再将计算数据的各比特位做异或运算，得到结果1表示数据中1的个数是奇数，0表示是偶数。

尽管本发明是参照小区搜索扰码识别某码组8个扰码并行产生的情况来描述，但本领域的技术人员在不脱离所附权利要求限定的本发明的精神和范围的条件下，可以对其进行形式和细节的各种修改，而所有这些修改，都应属于本发明的所附权利要求的保护范围。

Claims (4)

1、一种WCDMA小区搜索中多扰码并行产生器，其特征在于，包括如下模块：X序列计算模块、Y序列计算模块、八对X屏蔽模块、一对Y屏蔽模块、对应的数个奇偶计算器、以及对应的多个模二加法器；

所述X序列计算模块包含存放X序列初始相位值的寄存器，用于通过预置扰码码组中第0个扰码的寄存器初始相位值，产生指定相位的X序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述Y序列计算模块包含存放Y序列初始相位值的寄存器，用于通过预置扰码码组中第0个扰码的寄存器初始相位值，可以产生指定相位的Y序列，同时寄存器经过反馈递归公式得到序列指定相位的寄存器值，并输出该相位的寄存器值；

所述屏蔽模块用于根据扰码码组中各主扰码的寄存器初始值相位的内在联系，实现扰码码组中第0个主扰码的寄存器初始值相位和其他主扰码的寄存器初始值相位之间的固定的逻辑运算公式；

所述奇偶计算器用于计算上述的多个屏蔽模块的16比特数据结果中1的个数，并判断个数是偶数还是奇数；

所述模二加法器用于通过对奇偶计算器的输出结果对应的I路和Q路做模二加，计算出扰码的实部和虚部序列。

2、根据权利要求1所述的并行产生器，其特征在于，所述屏蔽模块包括18个，分别对应8个扰码，每个屏蔽模块对应固定的逻辑运算值，即屏蔽值，通过屏蔽模块利用屏蔽值对所述X、Y序列计算模块的输出的18比特寄存器值做屏蔽操作，并行计算出参与扰码组中第0～7个扰码共8个扰码运算的X、Y序列寄存器相关比特位。

3、根据权利要求2所述的并行产生器，其特征在于，所述屏蔽模块的结构设置为对应的序列计算模块寄存器值输入到对应屏蔽模块，和屏蔽值按位相与，挑选出需要参与扰码后续计算的相关比特位，再将计算数据的各比特位做异或运算，得到结果1表示数据中1的个数是奇数，0表示是偶数。

4、一种WCDMA小区搜索中多扰码并行产生方法，其包括以下步骤：

A、确定多扰码并行产生器中对应扰码组中第0个扰码的X序列计算模块中寄存器初始值和Y序列计算模块中的寄存器的初始值，通过各自的本原多项式进行自反馈运算，同时输出各自寄存器的值；

B、所述X、Y序列计算模块的寄存器值分别输入到八对X屏蔽模块、一对Y屏蔽模块，分别并行计算出参与8个扰码运算的经移位各自对应相位的X序列寄存器相关比特位和参与8个扰码运算的未经移位的Y序列寄存器相关比特位；

C、所述屏蔽模块的计算结果输入到共18个奇偶计算器中，计算出各个屏蔽模块输出结果中1的个数为奇数还是偶数；

D、所述奇偶计算器的计算结果到分别对应输入到模二加法器进行模二加运算，分别生成8个扰码的实部序列和虚部序列。

Images