[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1976015A - 半导体器件及其制造方法和半导体晶片 - Google Patents

半导体器件及其制造方法和半导体晶片 Download PDF

Info

Publication number
CN1976015A
CN1976015A CNA2006101610310A CN200610161031A CN1976015A CN 1976015 A CN1976015 A CN 1976015A CN A2006101610310 A CNA2006101610310 A CN A2006101610310A CN 200610161031 A CN200610161031 A CN 200610161031A CN 1976015 A CN1976015 A CN 1976015A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor device
termination electrode
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101610310A
Other languages
English (en)
Other versions
CN100472769C (zh
Inventor
伊藤睦祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1976015A publication Critical patent/CN1976015A/zh
Application granted granted Critical
Publication of CN100472769C publication Critical patent/CN100472769C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件，包括：半导体芯片；在暴露所述半导体芯片的端电极的至少一部分的情况下覆盖所述半导体芯片的第一绝缘层；在所述第一绝缘层上形成的第二绝缘层；以及将所述半导体芯片的端电极经由所述第二绝缘层引出到与外部电路相连接的位置的重配线层；其中单独在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域中提供与所述端电极相连接的用于电镀的底层，并且所述重配线层的至少一部分是由在所述底层上形成的电镀层形成的。

Description

半导体器件及其制造方法和半导体晶片
技术领域
本发明涉及半导体器件及其制造方法，还涉及其上连续布置有半导体芯片的半导体晶片。更具体而言，本发明涉及适于晶片级芯片规模封装的半导体器件及其制造方法。
背景技术
迄今为止，用于半导体芯片的封装主要是这样的封装，其中个体的切割后半导体芯片被安装在引线框上，通过例如引线接合(wire bonding)法在其端电极处电连接到引线框，并且用绝缘树脂密封。但是，近年来，为了便于携带，包括便携式蜂窝电话在内的便携式小型电子设备已经被做得体积小重量轻。因此，需要用于这些设备的小型轻薄半导体器件。为了有效地满足这一要求，近年来，被称为晶片级芯片规模封装的半导体封装已被很多制造商频繁地用于半导体器件。
利用芯片规模封装，用于在与外部电路连接的位置处引出半导体芯片的端电极的重配线层和用于在引出位置处与外部电路进行外部连接的电极被形成在与半导体芯片具有基本相同的大小并且例如使用绝缘树脂密封的区域中。这实现了在安装衬底上的高密度安装。
在芯片规模封装中，通过在其上适当位置上布置有多个半导体芯片的半导体晶片的有源面上形成绝缘树脂层、通过绝缘树脂层形成重配线层和用于外部连接的电极，以及将半导体晶片切割为个体芯片规模封装，实现了晶片级芯片规模封装(晶片级CSP)。这种制造方法实现了对形成在半导体晶片上的若干个半导体芯片的集中处理，因此可以是非常合理的芯片规模封装制造方法，从而人们已经注意到这是一种提高芯片规模封装的量产率和以低成本提供芯片规模封装的方法。
图5是示出了其上连续布置有多个半导体芯片的半导体晶片的平面图，图6A到6G分别是示出了JP-A-2001-521288(第15到20页，图2)(此后称为专利文献1)中描述的晶片级CSP的制造步骤的概要截面图。应当注意，图6A到6G都是图5的线9A-9A指示的位置处的截面。参考图5到6G，说明了现有技术中典型晶片级CSP的制造步骤。
最初，如图6A所示，提供要被处理为晶片级CSP的衬底1。多个半导体芯片30被连续布置在衬底1上，除了端电极2以外，衬底1的表面被保护膜(晶片钝化层)3覆盖。如图5的平面图所示，衬底1是例如直径为8英寸、厚度为725μm的具有定向平面或凹槽的硅晶片，并且多个半导体芯片30连续布置在表面附近。当衬底1被沿着划线40切割时，个体半导体芯片30被分割为块。
接下来，如图6B所示，形成第一钝化层101。用于第一钝化层101的材料包括苯并环丁烯(BCB)树脂或聚酰亚胺树脂。通过诸如旋涂等涂敷方法形成绝缘树脂层，并通过光刻和蚀刻对绝缘树脂层图案化，以便形成端电极2通过其而暴露的开口107。
如图6C所示，通过溅射在衬底1的整个表面上形成由铝/镍-钒/铜(Al/NiV/Cu)或钛/镍-钒/铜(Ti/NiV/Cu)的堆叠结构制作的金属层102。
然后，如图6D所示，通过光刻和蚀刻对金属层102图案化，以形成重配线层103和凸块(bump pad)104。
接下来，如图6E所示，形成第二钝化层105。用于第二钝化层105的材料包括苯并环丁烯(BCB)树脂或聚酰亚胺树脂，通过诸如旋涂等涂敷方法形成绝缘树脂层，接着通过光刻和蚀刻进行图案化，以便形成焊盘凸块104通过其而暴露的开口。第二钝化膜105还充当阻焊膜。
如图6F所示，形成与焊盘凸块104连接的焊料球106。
如图6G所示，衬底1沿着划线被切割为多个块，以便最终提供每个晶片级CSP 100。
虽然在上述示例中通过溅射形成金属层102，但是日本专利早期公开No.2004-214501(第7到9页，图2到4)(此后称为专利文献3)中示出了通过结合电解电镀方法形成这种金属层的示例。
图7A到7G分别是示出了在组合使用电解电镀方法的情形下晶片级CSP 110的制造步骤的实例的截面图。应当注意，图6A和6B所示的步骤与上述情形相同，这里省略对其的描述。参考图7A到7G说明了晶片级CSP 110的制造程序。应当注意，彼此形状略有不同而在本发明的原理看来具有基本相同的功能的部分在这里和下文中由相同的标号标示。
以与图6A和6B相同的方式，衬底1被形成为其上具有第一钝化层101和用于暴露端电极2的开107。接下来，如图7A所示，由单层镍(Ni)或铬(Cr)或多层钛/铜(Ti/Cu)制作的晶种金属层111通过溅射被整个形成在衬底上。
接下来，如图7B所示，通过利用光刻的图案化，形成用于电镀的抗蚀掩膜112，该抗蚀掩膜112具有与要被连续制作的重配线层114和焊盘凸块115的图案相对应的图案。
如图7C所示，使用晶种金属层111作为晶种层，使用电镀抗蚀掩膜12作为掩膜，通过电解电镀方法形成电解镀铜层113。
如图7D所示，在通过溶解移除电镀抗蚀掩膜112之后，通过蚀刻移除下面形成的晶种金属层111，以便完成重配线层114和焊盘凸块115。
接下来，如图7E到7G所示，第二钝化层105和焊料球106被形成，然后以与图6E到6G相同的方式被切割为个体块的晶片级CSP 110，以便完成晶片级CSP 110的制造。
在上述晶片级CSP 100和CSP 110的制造方法中，使用了制造半导体的晶片工艺中使用的较昂贵的制造装置。例如，金属层102和晶种金属层111分别是使用溅射装置形成的，第一钝化层101和第二钝化层105分别是使用旋涂器形成的。用于第一钝化层101和第二钝化层105的材料包括由BCB、聚酰亚胺等制作的液体树脂，它们是被用作为制造半导体的较昂贵的材料。最后，晶片级CSP 100和110变得成本很高，因此不能令人满意地表现出晶片级CSP可以实现的低成本特征。
至于高频集成电路(IC)芯片，随着第一钝化层101变厚，高频特性进一步增加，因此优选地将第一钝化层101形成为厚度为大约40μm。但是，就此而言，如果第一钝化层101由诸如BCB、聚酰亚胺等液体树脂形成，则很难形成厚度不小于大约10μm的树脂层。因此，用于高频的芯片存在问题，因为高频特性由于第一钝化层101的厚度不足而下降。
在绝缘树脂层和重配线层被交替堆叠多次以形成多层重配线层的情形中，当绝缘树脂层由液体树脂形成时，重配线层造成的不规则有可能导致层数增加而导致制造产量严重下降的问题。
另一方面，根据日本专利早期公开No.2004-101850(第5页，图1)(此后称为专利文献2)，提出了由光敏树脂和无机填料制作的光敏有机和无机化合物材料，以及使用该光敏有机和无机化合物材料的半导体器件。在该专利文献中，示出了通过绝缘树脂片的层压而形成用于形成重配线层的绝缘树脂层。
根据该方法，其中混合了无机填料的光敏树脂溶液被涂敷在很薄的铜箔上，然后该溶液被蒸发，以允许光敏树脂层被半固化，从而提供涂敷有光敏树脂层的铜箔(RCC：涂敷有树脂的铜)。接下来，通过使用辊压层压机(roll laminator)，RCC和干膜电镀抗蚀层被层压到已经包含有半导体芯片的半导体晶片的表面。然后，通过光刻来图案化干膜镀膜，以形成形状对应于重配线层等的电镀抗蚀掩膜，然后在无掩膜的开口处的铜箔上形成其中堆叠有铜层/镍层/金层的电解电镀层。
接下来，电镀抗蚀掩膜被移除，然后使用金层作为掩膜来蚀刻铜箔，以与电解电镀层相同的图案来图案化铜箔，从而完成重配线层和焊盘凸块。接下来，通过光刻对已经移除了RCC的铜箔的区域中的光敏树脂层进行图案化，以形成暴露半导体晶片的端电极的开口。然后，其余光敏树脂层被彻底硬化，以完成绝缘树脂层。端电极和重配线层通过引线接合电连接。
在专利文献2中说明，该发明的效果在于由于光敏有机和无机化合物材料包含无机填料，而其热膨胀系数稍不同于衬底的热膨胀系数，因此不存在由于温度的改变而导致绝缘树脂层中出现裂缝的问题，因此可以提供非常可靠的半导体器件。
此外，因为使用涂敷有半固化光敏树脂层的铜箔(RCC)形成绝缘树脂层和重配线层，因此不会出现如专利文献1显示出的使用诸如BCB或聚酰亚胺等液体树脂所导致的问题。
但是，在专利文献2中，仅示出了用于在半导体芯片的端电极和重配线层之间电连接的方法的引线接合方法的实例。引线接合方法是这样的方法，其中连接是被逐个制作的，因此产量有限。因此，该方法不适用于试图将晶片作为一个整体集中处理的制作晶片级CSP的方法。此外，该方法具有这样的问题，其中线路部分变得很庞大，因此导致所得到的封装的厚度很大，并且在图案化之后，在移除未通过显影清除掉的树脂的过程中，由铝制作的端电极在性质方面会有所改变，从而增加了引线接合部分的不良率。
在专利文献3中建议了方便地使用层压铜箔粘着片作为制作用于高频通信领域的扇入(fan-in)类型的晶片级CSP的高频屏蔽层的示例。在此情形下，用于形成重配线层的绝缘树脂层独立于光敏液体树脂形成。
图8是示出了专利文献3所示的晶片级CSP 120的结构的截面图。如图8所示，利用晶片级CSP 120，半导体芯片30被包含在诸如硅晶片等衬底1中，其中端电极2被形成为从保护膜(钝化膜)3暴露。
对于晶片级CSP 120的制作而言，附着有铜箔的粘着片被热压在衬底1的有源面一侧上，以形成层压铜箔粘着层121。层压铜箔粘着片由薄粘着层122和铜箔123制作，并事先已在对应于端电极2的位置形成了具有直径大约100μm的开口。接下来，在包括开口的层压铜箔粘着层121的整个表面上形成由聚酰亚胺制作的光敏树脂层124，然后通过光刻在光敏树脂层124中形成到达端电极2和粘着层122的连接孔。使用聚酰亚胺树脂、环氧树脂、聚苯并双恶唑(PBO)树脂、BCB树脂等作为光敏树脂层124的材料。
然后，以与已经参考图7A到7G说明的相同的方式，形成重配线层126等。更具体而言，通过溅射在光敏树脂层124表面和连接孔内壁表面上形成由镍(Ni)或铬(Cr)制作的晶种金属层(未示出)，然后通过光刻进行图案化以形成具有对应于要被制作的重配线层126和凸块127、129的形状的图案的抗蚀掩膜(未示出)。通过电解电镀方法，在晶种金属层上未覆盖抗蚀掩膜的部分形成构成引出线125、128、重配线层126和凸块127、129的电解镀铜层。接下来，在通过溶解移除抗蚀掩膜之后，通过蚀刻移除下面布置的晶种金属层，以完成引出线125和128、重配线层126和焊盘凸块127和129。
接下来，当在整个表面上形成绝缘树脂层之后，执行光刻进行图案化以便单独暴露焊盘凸块127和129，然后形成也充当焊接抗蚀层的表面涂层。接着，焊料球131被形成为分别与焊盘凸块127和129接触，以完成晶片级CSP 120的制作。
在专利文献3中说明了使用层压铜箔粘着片产生以下效果。即，因为层压铜箔粘着片的铜箔123作为接地层被留在半导体芯片30和重配线层126之间，因此属于高频电流的来自印刷电路板的电磁波被铜箔123中断，从而防止在半导体芯片30的电路中出现噪声。此外，层压铜箔粘着片的粘着层122在半硬化条件下被压制，因此与涂敷光敏树脂溶液以形成绝缘树脂层的情形相比，体积缩减要小得多。因此，作为结果，在晶片之间产生的应力小得多，而且没有基于晶片变形的问题。由于粘着层122的成本比光敏树脂层低得多，因此可以廉价地制作所得到的晶片级CSP120。
但是，在上述专利文献中，没有提出和建议通过层压铜箔粘着片形成晶片级CSP 120的重配线层和用于形成重配线层的绝缘树脂层。更具体而言，用于形成重配线层的光敏树脂层124是使用诸如聚酰亚胺等光敏液体树脂单独形成的。因此，与前述专利文献1的晶片级CSP 100一样，所得到的晶片级CSP 120变得成本很高，并且伴随有以下问题：没有充分利用晶片级CSP的特征；以及在重配线层被形成为多层时，增加的层数导致产量严重下降。
虽然说明了层压铜箔粘着片已通过在对应于端电极2的位置钻孔而被事先形成为具有直径大约100μm的开口，但是有个问题是在不阻碍生产率和产量的情况下，通过钻孔是否能够精确地形成大量微小开口。
发明内容
如前所述，制造晶片级CSP的方法被认为是非常好的芯片规模封装制造方法，因为连续布置在半导体晶片上的多个半导体芯片可以被集中处理。
但是，如上所述，现有技术中的晶片级CSP制造方法没有充分利用晶片级CSP的可降低成本的特征，因为使用了半导体制造工艺中使用的昂贵的制造装置和材料，并且在其他领域开发的制造方法被原样地使用，例如结合使用引线接合方法。
此外，以与在分割为个体块之后进行封装的现有技术半导体芯片相同的方式形成个体半导体芯片，而没有在假设封装步骤时对半导体芯片进行预处理的想法。例如，在将半导体芯片的端电极暴露给外界的同时执行封装步骤，在此情况下端电极容易在封装步骤中劣化，而在封装步骤中采用的手段容易受限于现有技术。
在本领域的环境中，希望提供充分利用晶片级芯片规模封装的可以降低成本的特征的半导体器件及其制造方法。
还希望提供其中连续布置有封装后的半导体芯片的半导体晶片。
根据本发明的一个实施例，一种半导体器件包括半导体芯片和在暴露所述半导体芯片的端电极的至少一部分的情况下覆盖所述半导体芯片的第一绝缘层。该半导体器件还包括在所述第一绝缘层上形成的第二绝缘层，以及将所述半导体芯片的端电极经由所述第二绝缘层引出到与外部电路相连接的位置的重配线层。该半导体器件还包括单独在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域中提供的与所述端电极相连接的用于电镀的底层。此外，所述重配线层的至少一部分是由在所述底层上形成的电镀层形成的。
根据本发明的另一实施例，提供了一种用于制造上述半导体器件的方法，该方法包括以下步骤：提供连续具有多个半导体芯片的半导体晶片；形成在暴露每个半导体芯片的端电极的至少一部分的状态下覆盖个体半导体芯片的第一绝缘层；以及集中针对在所述半导体晶片上形成的多个半导体芯片，在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域中形成与所述端电极相连接的用于电镀的底层。用于制造该半导体器件的方法还包括以下步骤：在所述第一绝缘层上形成第二绝缘层；在所述第二绝缘层中形成开口以暴露所述端电极；从所述开口到所述第二绝缘层之上形成重配线层，所述重配线层的至少一部分通过电镀方法形成，从而提供连续布置在所述半导体晶片上的多个半导体器件；以及将所述多个半导体器件分割成块，每块包含至少一个半导体器件。
根据本发明的另一实施例，还提供了其上连续布置有多个上述类型的半导体器件的半导体晶片。
根据本发明的实施例的半导体器件，假设至少重配线层的一部分由电镀层形成，则连接到端电极的用于电镀的底层被在端电极的存在区域或覆盖从存在区域到第一绝缘层之上的区域中提供。提供底层使得连接到端电极的重配线层的至少一部分可以通过电镀被容易地可靠地形成。最后，本发明的半导体器件可以被便宜地制造，因为可以在不凭借昂贵的溅射装置的情况下，以高产量通过简单的设备形成重配线层。
用于电镀的底层可以由充当端电极的保护层的的材料形成。在此情形下，用用于电镀的底层保护端电极，所以，当形成开口以暴露端电极时，可以使用诸如照射激光束、蚀刻等方法。在包括开口形成步骤的形成重配线层的步骤中，防止了端电极的性质改变和劣化，因此本发明的半导体器件可以以高制造产量被制造。
根据本发明实施例的制造半导体器件的方法是具有制造本发明的半导体器件所必需的步骤的方法，并且能够以高制造产量制造器件。
具体而言，执行以下步骤：提供连续具有多个半导体芯片的半导体晶片；形成在暴露每个半导体芯片的端电极的至少一部分的状态下覆盖个体半导体芯片的第一绝缘层；集中针对在所述半导体晶片上形成的多个半导体芯片，在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域中形成与所述端电极相连接的用于电镀的底层。此外，还执行以下步骤：在所述第一绝缘层上形成第二绝缘层；在所述第二绝缘层中形成开口以暴露所述端电极；从所述开口到所述第二绝缘层之上形成重配线层，从而可以几种制造多个半导体芯片，以实现高生产率、高质量稳定性和低制造成本。
本发明的半导体晶片是通过使其上布置的多个半导体芯片经历集中封装而获得的中间产品，将其分割为个体芯片块使得可以以很好的生产率获得多个半导体器件。
结合附图，从以下描述中可以清楚本发明的上述和其他特征以及优点，附图通过示例示出了本发明的优选实施例。
附图说明
图1A和1B分别是示出了根据本发明实施例1的晶片级CSP的结构的平面图和截面图；
图2A到2L分别是示出了本发明实施例1的晶片级CSP的制造步骤的截面图；
图3A到3C分别是示出了本发明实施例1的修改的晶片级CSP的制造过程的一部分的截面图；
图4A到4G分别是示出了本发明实施例2的晶片级CSP的制造步骤的截面图；
图5是示出了具有连续布置在其上的多个半导体芯片的的半导体晶片的平面图；
图6A到6G分别是专利文献1所述的晶片级CSP的制造步骤；
图7A到7G分别是示出了与电解电镀方法结合的其中形成有重配线层的晶片级CSP的制造步骤的截面图；以及
图8是示出了专利文献3所示的晶片级CSP的结构的截面图。
具体实施方式
在根据本发明的半导体器件及其制造方法中，用于电镀的底层由单层或堆叠的多层构成，所述底层与端电极的接触部分优选地通过无电镀(electroless plating)方法形成。例如，在由电离倾向小于端电极的金属的金属制作的层通过利用电离倾向的差异被沉积为接触部分时，金属层自对齐地相对于端电极形成。这不需要任何图案化步骤，从而简单可靠地形成了接触部分。
例如，在端电极由铝制作时，形成接触部分的金属应当优选地是具有小的电离倾向的金属，例如锌。由锌制作的接触部分可以通过对构成端电极的铝锌化处理来形成。
另外，优选地，用于电镀的底层由单层或堆叠的多层构成，其中其最上部分由高熔点金属层制作。为了这样做，当通过例如激光束照射形成开口时，最上部分的高熔点金属层对激光束的照射所造成的高温有抵抗力，并且可以保护用于电镀的底层的下层和端电极。这种高熔点金属的类型不限，并且应当优选地具有高的光反射率和对电镀层金属具有好的粘着性。
例如，当电镀层金属是铜时，优选地，由高熔点金属制作的层是由镍制作的层，其中后一种层的至少一部分是通过无电镀由镍形成的。作为铜层的底层，镍层是很好的，并且可以通过使用锌化处理形成的锌层作为晶种层进行无电镀而形成。这允许类似于锌那样的相对于端电极的可靠的自对齐形成。因此，不需要图案化步骤，从而简化了制造工艺。
根据锌化处理和镍的无电镀，镀镍层可以最终被牢靠地、坚固地和自对齐地在端电极上形成。
电镀层的至少一部分应当优选地是通过无电镀方法形成的无电镀层。无电镀层可以在不借助诸如气相沉积装置等大规模装置的情况下被形成。
虽然无电镀层可以被用作为电镀的单层，但是无电镀层也可以被提供为晶种层，在晶种层上，通过电解电镀方法形成的电解电镀层被堆叠，以提供组合的电镀层。
优选地，绝缘树脂片被层压到第一绝缘层的表面，以便形成第二绝缘层。以此方式，第二绝缘层可在不使用诸如旋涂器等较昂贵的制造装置也不使用诸如一般被用作为半导体材料的BCB、聚酰亚胺等较昂贵的液体树脂材料的情况下，由诸如环氧树脂等便宜的材料形成。
可以形成在厚度方面具有很高的准确度的绝缘层。当绝缘树脂层中的树脂层的厚度变化时，第二绝缘层的厚度可以很容易地变化。此外，因为第二绝缘层可以很容易地被形成为厚度大于等于10μm(例如在使用液体树脂时很难获得的40μm)，因此半导体芯片的高频特性不会被第二绝缘层阻碍。
绝缘树脂片的绝缘树脂层在半固化条件下被压制，因此，相比于涂敷树脂溶液以形成绝缘树脂层的情形，体积缩减要小得多。因此，晶片之间造成的应力变得小得多，并且没有基于晶片扭曲的问题。
当绝缘树脂层和重配线层被交替堆叠多次以形成多层重配线层时，利用半固化的绝缘树脂层，重配线层导致的不规则被可靠地平整。这允许比在将液体树脂用于平整的情形下更容易以更高的产量制造多层。
此外，附着有铜箔的绝缘树脂片可以被用作为绝缘树脂片。在此情形下，铜箔层被图案化，它的一部分可以被用作为重配线层的一部分。如果铜箔层太厚，则通过在整个表面上蚀刻来减小厚度，然后进行图案化以便被用作为重配线层的一部分。铜箔层可以被用作为辅助，以便允许在形成第二绝缘层过程中容易进行处理，并且可以在形成第二绝缘层之后被移除。
可以通过照射激光束形成开口。根据激光束的照射，照射位置在光学上逐步改变，于是可以高效地形成大量开口。所使用的激光束就其波长而言并不严格，当需要准确地形成作为开口的微孔时，优选地使用适于微加工的短波长UV激光束。
根据本发明实施例的半导体晶片是用于制造前述半导体器件的中间产品，并且优选地被分割为半导体器件的最终块。这允许以很好的生产率生产大量半导体器件。
接下来，参考附图描述本发明的优选实施例。
实施例1
在实施例1中，分别主要作为根据本发明实施例的半导体器件和制造半导体器件的方法的实例描述晶片级CSP及其制造方法。
图1A和图1B分别是平面图和截面图，其中部分以透视图示出了晶片级CSP 10的有源面一侧。应当注意，图1B是沿图1A中的线1B-1B的截面，两端部分都被示出，但是省略了中间部分。
如图1A所示，对于晶片级CSP 10，用于将半导体芯片的端电极2引出到与外部电路的连接位置的重配线层13和充当用于在引出位置与外部电路进行外部连接的电极的焊料球16被形成在与半导体芯片具有基本相同的大小的区域中，并且还被充当焊接抗蚀层15的绝缘树脂密封，从而完成封装。这实现了安装衬底上的高密度安装。
应当注意，在图1A的情形下，端电极2被布置在半导体芯片的左侧和右侧外围部分，焊料球16位于垂直叠加在半导体芯片的有源区域中的中央部分。布置并不限于以上形式，例如，端电极2可以被布置在半导体芯片的上方和下方和左侧和右侧的外围部分。
如图1B所示，至于晶片级CSP 10，半导体芯片30被包含在诸如硅晶片等衬底1中，半导体芯片30的端电极2被形成为从由第一绝缘层制作的保护膜3暴露。
端电极2被形成其上具有由锌(Zn)层4和镍(Ni)层5制作的用于电镀的底层，并且重配线层13被形成为与用于电镀的底层相连接。充当接触部分的锌层4确保到端电极2的铝(Al)层的可靠粘着，并且作为用于电镀的底层的最上部分的镀镍层5确保到重配线层13的铜(Cu)的可靠粘着。以此方式，端电极2可靠地与重配线层13连接，并且被引出到与外部电路连接的位置。在该连接部分的重配线层13被形成为具有凸块，在此处，要被连接到外部电路的焊料球16被形成为连接到此。
穿孔过充当第二绝缘层的绝缘树脂层7形成重配线层13。绝缘树脂层7以由构成涂敷有树脂的铜箔(RCC)的半固化绝缘树脂片的形式附着到衬底1，并且可以在不使用诸如旋涂器等较昂贵的制造装置也不使用诸如被用作为半导体材料的BCB、聚酰亚胺等较昂贵的液体树脂材料的情况下，由诸如环氧树脂等便宜的材料形成。
可以形成具有高度准确的厚度的绝缘树脂层7，在绝缘树脂层7之下，当绝缘树脂片中的树脂层的厚度变化时，绝缘树脂层7的厚度可以很容易地改变。因为绝缘树脂层7可以很容易地被形成为厚度大于等于10μm(例如在使用半导体制造工艺中常用的液体树脂时很难获得的40μm)，因此半导体芯片的高频特性不会被绝缘树脂层7阻碍。
绝缘树脂片的绝缘树脂层在半固化条件下被压制，因此，相比于涂敷树脂溶液以形成绝缘树脂层的情形，体积缩减要小得多。因此，这使得衬底1(晶片)之间造成的应力变得小得多，并且没有基于衬底1(晶片)扭曲的问题。
图2A到2L分别是示出了晶片级CSP 10的制造步骤的截面图。应当注意，在以下步骤中的大部分步骤中，可以有效地应用在现有技术的有机材料衬底制造工艺中使用的便宜的材料和简单的制造装置，从而可以以低成本制造晶片级CSP 10。
[步骤1]晶片提供
最初，如图2A所示，要作为其中已经包含了LSI(大规模集成电路)的基于本发明的晶片级CSP(WL-CSP)处理的晶片被提供作为衬底1。该晶片例如是具有如图5所示的定向平面或凹槽并且具有8英寸直径和725μm厚度的半导体晶片。例如，高频响应器件被形成为LSI。
衬底1被形成为在其表面上具有由铝层制作的端电极2和保护层3。在步骤2到11，在其上形成重配线层13，并且安装用于外部连接的焊料球16。
[步骤2]对端电极2锌化处理
如图2B所示，通过锌化处理，在端电极2的铝层上形成厚度大约0.3μm的锌层4。该锌化处理是这样的：其中铝等被浸入包含电离倾向较小的锌的阳离子的溶液中，表面附近的铝被氧化和溶解掉以还原锌离子，从而沉积金属锌(见日本专利早期公开No.2003-13246)。该处理是一种无电镀。
更具体而言，用用于表面脱脂的稀硫酸处理端电极2的表面。接下来，将端电极2浸入其中溶解有锌离子(Zn2+)的锌化处理溶液，以形成锌层4。然后，用稀硫酸处理表面，以从其移除氧化铝，然后通过再次浸入锌化处理溶液以可靠地形成质量好的锌层4。
利用常被用作为半导体芯片30的端电极2的材料的铝，镀镍层5不能被直接沉积在上面。通过锌化处理去除铝表面的氧，从而镀镍层5可以牢靠地形成在锌层4上。
[步骤3]端电极2上的无电镀
如图2C所示，通过无电镀方法，在其上已形成有锌层4的端电极2上形成厚度大约5μm的镀镍层5。镀镍层5被提供作为用于电镀的底层的最上部分，并且能够在形成接合到端电极2的镀铜层11时提高电镀粘着度。镀镍层5还充当隔离层，其防止铜从镀铜层11扩散。此外，当在绝缘树脂层7中连续形成开口9以便在其处暴露端电极2时，镀镍层5还充当保护层，从而防止端电极2的性质改变或劣化。
如上所述，锌化处理和无电镀镍最终使得镀镍层5可靠地、牢靠地形成在端电极2上。由于这种用于电镀的底层已经被事先形成，因此可以通过电镀很便宜地形成重配线层，这是本发明的特征之一。此外，锌层4和镀镍层5分别被自对齐地形成，从而不需要图案化步骤，并且可以简化制造过程。
应当注意，形成用于电镀的底层的方法并不限于电镀方法。例如，根据溅射方法，隔离层和充当到铝的粘着层的铬(Cr)层可以分别形成，在其上形成充当到电镀金属的粘着层的镍层。如果在通过溅射方法形成端电极2的铝层之后立即被执行，则可以最容易地执行使用溅射方法的底层形成过程。此外，通过在形成保护层3之后使用金属掩膜，可以形成用于电镀的底层，从而覆盖端电极2及其附近。
[步骤4]涂敷有树脂的铜箔(RCC)6的层压
接下来，如图2D所示，涂敷有树脂的铜箔(RCC)6被层压在衬底1的有源面上。对于RCC 6，例如使用Mitsui Mining & Smelting Co.，Ltd制造的RCC(产品名：MRG 200)，并且以与现有技术中对有机材料衬底的层压相同的方式，通过使用层压机来层压RCC 6。层压条件与在有机材料衬底上的层压条件一致。根据这个步骤，形成了例如由环氧树脂和12μm厚铜箔层8制作的40μm厚绝缘树脂层7。
在以上实例中，假设LSI是高频器件，示出绝缘树脂层7很厚的情形。通常，RCC 6的绝缘树脂层7可以更薄，并且厚度宜为例如20μm。
在实施例1中，虽然仅需要RCC 6的绝缘树脂层7作为层间绝缘层，但是困难在于薄绝缘树脂层7是被单独处理的，因此使用了易于处理的RCC 6。因此，在后续步骤5移除铜箔层8。移除铜箔层8是有益的，因为可以准确地形成开口9。如果可能，可以使用干膜抗蚀层(DFR)代替RCC 6。
例如，在希望重配线层13很厚时(例如在电源器件的情形下)，铜箔层8的部分或全部被留作为重配线层13的一部分。这将在后面的实施例2中描述。
[步骤5]铜箔层8的移除
接下来，如图2E所示，通过蚀刻整个移除铜箔层8。以在有机材料衬底的制造方法中通常执行的方式，利用氯化铁(FeCl3)的盐酸水溶液，通过氧化移除铜箔层8。
[步骤6]开口9的形成
如图2F所示，通过照射UV激光束50，在绝缘树脂层7中形成用于将端电极2引出到外部的开口9。开口9具有例如大约直径30μm的大小，并且穿透到在端电极2上部形成的镍层5。然后，执行污迹移除步骤(未示出)，为了清理，移除留在开口9内的树脂残余。
虽然UV激光束50可以很容易地穿透绝缘树脂层7，但是该束不太可能被镍层5吸收，并且大部分从镍层5被反射。以此方式，当通过照射激光束形成开口9时，镍层5反射大部分激光束，并且抵抗照射激光束导致的高温，从而保护了作为用于电镀的底层的下层的锌层4和形成端电极2的铝层。在后续的污迹移除步骤中，镍层5还防止诸如端电极2的铝层等金属由于接触化学药品或溶剂而在性质上有所改变或劣化。
UV激光束50的波长很短，因此适于微加工。对于UV激光器件而言，基本上使用在现有技术的有机材料衬底制造方法中采用的装置。25kHz等频率的脉冲处理(burst processing)技术被用于此目的，其中为了提高位置准确度，识别定位标记图像和固定衬底(晶片)1的方法被改善。
形成开口9的方式不是严格的，但是本发明的特征在于不管以任意方法形成开口，都用用于电镀的底层保护端电极。例如，当绝缘树脂层7由光敏材料制作时，开口9可以简单地通过光刻形成。
[步骤7]镀铜层11的形成
接下来，如图2G所示，通过电镀方法将镀铜(Cu)层11整个形成在晶片上。对于电镀来说，首先以在现有技术中制造有机材料衬底的方法中通常执行的方式通过无电镀形成底层，然后通过电解电镀方法进行电解电镀以形成电解镀铜层，例如具有厚度约10μm的镀铜层11。端电极2通过该镀铜层11被电连接到表层。
[步骤8]干抗蚀膜的层压和图案化
如图2H所示，干膜抗蚀层(DFR)作为蚀刻抗蚀层被层压在镀铜层11的整个表面上，以形成具有厚度例如大约15μm的光刻胶层。对于DFR而言，例如使用现有技术中有机材料衬底的制造方法中常用的DFR，并且用于在有机材料衬底上层压的层压机被用于层压。层压条件与现有技术中在有机材料衬底上的层压条件一致。然后，光刻胶层被暴露给光，并且被显影以形成具有与重配线层13和凸块14的形状相对应的图案的抗蚀掩膜12。
[步骤9]镀铜层11的图案化
接下来，如图2I所示，通过蚀刻，通过抗蚀掩膜12对镀铜层镀铜层11图案化，以形成重配线层13和凸块14。然后，通过未示出的步骤移除抗蚀掩膜12。
以此方式，形成了将半导体芯片的端电极2引出到与外部电路连接的位置的重配线层13和焊盘凸块14，在焊盘凸块14上提供有焊料球16，焊料球16被用作为用于在引出位置与外部电路连接的外部连接的电极。
因此，当使用诸如RCC、DFR等绝缘树脂片形成绝缘树脂层7时，可以在不使用诸如旋涂器等较昂贵的制造装置也不使用诸如BCB、聚酰亚胺等较昂贵的液体树脂材料的情况下，由诸如环氧树脂等便宜的材料形成绝缘树脂层7。
此外，可以形成具有高度准确的厚度的绝缘树脂层7。当绝缘树脂片中的树脂层的厚度变化时，绝缘树脂层7的厚度可以很容易地改变。另外，因为绝缘树脂层7可以很容易地被形成为厚度大于等于10μm(例如在使用半导体制造工艺中常用的液体树脂时很难获得的40μm)，因此半导体芯片的高频特性不会被绝缘树脂层7阻碍。
绝缘树脂片的绝缘树脂层在半固化条件下被压制，因此，相比于涂敷树脂溶液以形成绝缘树脂层的情形，体积缩减要小得多。因此，这使得晶片之间造成的应力变得小得多，并且没有基于晶片扭曲的问题。
由于实施例中的重配线层是单层，因此重配线层的形成步骤已如上所述地完成。当重配线层被形成为多层时，仅仅重复包括步骤4到9的一系列步骤。在多层情形下，当使用诸如RCC、DFR等绝缘树脂片形成绝缘树脂层时，绝缘树脂层的厚度保持恒定，通过半固化绝缘树脂层的动作，重配线层13造成的不规则被可靠地平整。当与使用半导体制造工艺中采用的液体树脂进行平整的情形相比较时，可以以更高的制造产量更容易地形成多层配线。
[步骤10]焊接抗蚀层15的形成
接下来，如图2J所示，形成焊接抗蚀层15以覆盖焊盘凸块14以外的部分。更具体而言，当在包括划线的整个表面上形成抗蚀材料层之后，通过曝光和显影执行图案化，以形成允许焊盘凸块14被单独暴露的焊接抗蚀层15。在焊接抗蚀层15中提供的开口大小是直径约40μm。所使用的焊接抗蚀层材料例如是Solder Resist PSR-4000(Taiyo Ink Mfg.Co.，Ltd.的商品名)。用于制造衬底的焊接抗蚀层的原用途是作为厚膜，因此，可以很容易地形成厚的绝缘膜。
[步骤11]焊料球16的安装
接下来，如图2K所示，在BGA(球栅阵列)制作工艺中使用的焊料球安装机被用来根据已知的常用方法印刷焊剂。在个体焊盘14上放置用于焊料球的材料，焊料球材料被回流以形成焊料球16，然后清理和移除焊剂。
[步骤12]切割为个体块
衬底(晶片)1(未示出)经历薄化和沿划线切割的步骤，以获得通过最终电测量的好质量的个体晶片级CSP块。
图3A到3C分别是示出了基于实施例1的修改的晶片级CSP 10的制造工艺的一部分的截面图。该修改利用剥离(lift-off)技术形成重配线层13和焊盘凸块14。图3A到3C的截面图分别示出了在与图2A到2C的截面图相同位置处看到的截面图。
根据前述步骤1到6，提供了图2F所示的工作块。接下来，如图3A所示，通过光刻执行图案化，以形成具有与重配线层13和凸块14的图案相对应的图案的抗蚀掩膜17。
然后，如图3B所示，以与图2G相同的方式在整个表面上形成镀铜层18。
如图3C所示，通过溶解移除抗蚀掩膜17和其上沉积的镀铜层18，以单独留下作为重配线层13和焊盘凸块14的镀铜层18，从而形成重配线层13和焊盘凸块14。
接下来，通过前述步骤10到12形成晶片级CSP 10。
如上所述，根据本实施例的晶片级CSP 10，假设重配线层13由电镀层形成，并且提供了连接到端电极2的底层4、5。由于执行了上述这种预处理，因此可以容易地、可靠地和便宜地形成连接到端电极2的重配线层13。
由于连续布置在诸如半导体晶片等衬底1上的多个半导体芯片被集中封装，因此这种集中封装允许实现高生产率、稳定的质量和低制造成本。
实施例2
在实施例2中，作为根据本发明实施例的半导体器件和半导体器件制造方法的实例示出了晶片级CSP 20及其制造方法。
实施例2的不同之处在于RCC 6的铜箔层8被用作为重配线层的一部分。其他与实施例1相同，因此可以不再复述，而是将重点放在差别上。
图4A到4G分别是示出了基于实施例2的制造晶片级CSP 20的步骤的截面图。应当注意，这些截面图分别是在与图2A到2L的截面图相同位置处看到的截面图。
如图2A到2D所示执行步骤1到4，以提供图2D所示的工作块。
在留下铜箔层8时，通过照射UV激光束50在绝缘树脂层7和铜箔层8中形成将端电极2引出到外部的开口21，如图4A所示。开口21被形成为具有例如直径30μm的大小，并且穿透到在端电极2的上部形成的镍层5。然后，根据污迹移除步骤(未示出)移除和清除留在开口21中的树脂残余等。
如果铜箔层8太厚，则在步骤4完成之后使用氯化铁水溶液执行整个表面上的蚀刻，以减小铜箔层8的厚度，然后进行上述步骤。
在两种情形下，当在留下铜箔层8的同时通过照射激光束形成开口21时，铜箔表面被氧化和发黑，以便在照射之前转变为黑色。这允许激光束50的吸收效率被提高，因此，激光功率有效地作用于表面，从而确保较短的处理时间和稳定的处理。
接下来，如图4B所示，以与图2G相同的方式形成镀铜层22。
如图4C到4G所示，以与图2H到2L相同的方式将铜箔8和堆叠在箔8上的电镀层22图案化，以形成重配线层23和焊盘凸块24。接下来，焊料球16被安装为与焊盘凸块24相连接，然后被分割为个体块，从而完成晶片级CSP 20。
根据实施例2，铜箔层8被用作为重配线层23的一部分，从而重配线层23的厚度可以被增加，以缩小重配线层23的阻抗。这适于其中低阻抗很重要的信号线、要通过大电流的信号线和电源线的形成。其他与实施例1相同，因此，不言而喻，在从这些实施例得到的共同特征的方面，可以获得与实施例1相同的优点。
从前面可以很清楚地看出，提供了充分利用能够实现低制造成本的晶片级芯片空间封装的特征的根据本发明实施例的半导体器件及其制造方法以及半导体晶片，因此对制造小型轻薄低成本的便携式小型电子设备作出了贡献。
已经基于本发明实施例说明了本发明，这些实施例不应当被理解为限制本发明。在不脱离本发明的精神的情况下可以作出很多变型和替换。
本发明包含与2005年12月2日向日本专利局提交的日本专利申请JP2005-348854有关的主题，该申请的全部内容通过引用而被包含于此。

Claims (19)

1.一种半导体器件，包括：
半导体芯片；
在暴露所述半导体芯片的端电极的至少一部分的情况下覆盖所述半导体芯片的第一绝缘层；
在所述第一绝缘层上形成的第二绝缘层；以及
将所述半导体芯片的端电极经由所述第二绝缘层引出到与外部电路相连接的位置的重配线层；
其中单独在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域提供与所述端电极相连接的用于电镀的底层，并且
所述重配线层的至少一部分是由在所述底层上形成的电镀层形成的。
2.根据权利要求1所述的半导体器件，其中所述用于电镀的底层是由单层或堆叠的多层构成的，并且与所述端电极的接触部分是通过无电镀方法形成的。
3.根据权利要求2所述的半导体器件，其中所述接触部分是由锌化处理层制作的。
4.根据权利要求1所述的半导体器件，其中所述用于电镀的底层是由单层或堆叠的多层构成的，层的最上部分是由高熔点金属制作的。
5.根据权利要求4所述的半导体器件，其中所述由高熔点金属制作的层是镍层。
6.根据权利要求1所述的半导体器件，其中所述电镀层的至少一部分是通过无电镀方法形成的无电镀层。
7.根据权利要求1所述的半导体器件，其中所述第二绝缘层由层压绝缘树脂层制作。
8.根据权利要求7所述的半导体器件，其中所使用的所述绝缘树脂层是层压有铜箔层的绝缘树脂层，并且所述铜箔层的一部分被用作为所述重配线层的一部分。
9.一种半导体晶片包括：
多个在权利要求1到8中任意一个定义的并在所述半导体晶片上连续布置的半导体器件。
10.根据权利要求9所述的半导体晶片，其中所述多个半导体器件被分割为块，每块包含至少一个半导体器件。
11.一种用于制造在权利要求1中定义的类型的半导体器件的方法，该方法包括以下步骤：
提供连续具有多个半导体芯片的半导体晶片；
形成在暴露每个半导体芯片的端电极的至少一部分的状态下覆盖个体半导体芯片的第一绝缘层；
集中针对在所述半导体晶片上形成的多个半导体芯片，在所述端电极的存在区域或在覆盖从所述存在区域到所述第一绝缘层之上的区域中形成与所述端电极相连接的用于电镀的底层；
在所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层中形成开口以暴露所述端电极；
从所述开口到所述第二绝缘层之上形成重配线层，所述重配线层的至少一部分通过电镀方法形成，从而提供连续布置在所述半导体晶片上的多个半导体器件；以及
将所述多个半导体器件分割成块，每块包含至少一个半导体器件。
12.根据权利要求11所述的用于制造半导体器件的方法，其中所述用于电镀的底层被形成为单层或多层，所述用于电镀的底层与所述端电极的接触部分通过无电镀方法形成。
13.根据权利要求12所述的用于制造半导体器件的方法，其中通过对构成所述端电极的金属层进行锌化处理形成所述接触部分。
14.根据权利要求11所述的用于制造半导体器件的方法，其中所述底层被形成为单层或堆叠的多层，所述底层的上部由高熔点金属制作的层形成。
15.根据权利要求14所述的用于制造半导体器件的方法，其中由所述高熔点金属制作的层的至少一部分通过无电镀镍形成。
16.根据权利要求11所述的用于制造半导体器件的方法，其中所述电镀层的至少一部分通过无电镀形成。
17.根据权利要求11所述的用于制造半导体器件的方法，其中绝缘树脂片被层压在所述第一绝缘层的表面上，以形成所述第二绝缘层。
18.根据权利要求17所述的用于制造半导体器件的方法，其中所使用的所述绝缘树脂片是附着有铜箔层的绝缘树脂片，所述铜箔层的至少一部分被用作为所述重配线层的一部分。
19.根据权利要求11所述的用于制造半导体器件的方法，其中所述开口通过照射激光束形成。
CNB2006101610310A 2005-12-02 2006-12-04 半导体器件及其制造方法和半导体晶片 Expired - Fee Related CN100472769C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005348854A JP4428337B2 (ja) 2005-12-02 2005-12-02 半導体装置の製造方法
JP2005348854 2005-12-02

Publications (2)

Publication Number Publication Date
CN1976015A true CN1976015A (zh) 2007-06-06
CN100472769C CN100472769C (zh) 2009-03-25

Family

ID=38117835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101610310A Expired - Fee Related CN100472769C (zh) 2005-12-02 2006-12-04 半导体器件及其制造方法和半导体晶片

Country Status (4)

Country Link
US (1) US20070126030A1 (zh)
JP (1) JP4428337B2 (zh)
KR (1) KR20070058349A (zh)
CN (1) CN100472769C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107113963A (zh) * 2014-12-19 2017-08-29 麦伦·沃克 用以改善集成电路封装的自我对位及焊锡性的辐条式焊垫
CN117715405A (zh) * 2024-02-01 2024-03-15 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片系统

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4305674B2 (ja) * 2007-01-19 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
KR100979852B1 (ko) * 2008-04-30 2010-09-02 앰코 테크놀로지 코리아 주식회사 반도체 장치
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP5157980B2 (ja) * 2009-03-18 2013-03-06 住友ベークライト株式会社 半導体素子封止体の製造方法および半導体パッケージの製造方法
CN102484101A (zh) 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101718011B1 (ko) 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2013093453A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
KR20130054769A (ko) * 2011-11-17 2013-05-27 삼성전기주식회사 반도체 패키지 및 이를 포함하는 반도체 패키지 모듈
CN103364594A (zh) * 2013-06-26 2013-10-23 上海华力微电子有限公司 应用于原子力纳米探针测试的样品及其制作方法
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
JP5780350B2 (ja) 2013-11-14 2015-09-16 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
JP6329059B2 (ja) 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
USD816135S1 (en) 2014-12-19 2018-04-24 Myron Walker Spoked solder pad
KR102103628B1 (ko) * 2014-12-19 2020-04-23 마이론 워커 집적 회로 패키지들의 납땜성 및 자기-정렬을 개선하기 위한 스포크드 땜납 패드
JP6411279B2 (ja) * 2015-05-11 2018-10-24 東京エレクトロン株式会社 めっき処理方法および記憶媒体
TW201821280A (zh) 2016-09-30 2018-06-16 日商富士軟片股份有限公司 積層體以及半導體元件的製造方法
JP6808829B2 (ja) 2017-05-31 2021-01-06 富士フイルム株式会社 感光性樹脂組成物、ポリマー前駆体、硬化膜、積層体、硬化膜の製造方法および半導体デバイス
US11343918B2 (en) * 2017-12-20 2022-05-24 Sumitomo Electric Industries, Ltd. Method of making printed circuit board and laminated structure
EP3859447A4 (en) 2018-09-28 2021-11-17 FUJIFILM Corporation LIGHT SENSITIVE RESIN COMPOSITION, HARDENED FILM, LAMINATE, METHOD FOR MANUFACTURING THE HARDENED FILM AND SEMICONDUCTIVE COMPONENT
CN113383273B (zh) 2018-12-05 2023-11-14 富士胶片株式会社 感光性树脂组合物、图案形成方法、固化膜、层叠体及器件
EP3893054A4 (en) 2018-12-05 2022-01-05 FUJIFILM Corporation PATTERN MAKING METHOD, LIGHT SENSITIVE RESIN COMPOSITION, CURED FILM, LAMINATE AND DEVICE
KR102647598B1 (ko) 2019-03-15 2024-03-14 후지필름 가부시키가이샤 경화성 수지 조성물, 경화막, 적층체, 경화막의 제조 방법, 반도체 디바이스, 및, 폴리머 전구체
KR20210017524A (ko) 2019-08-08 2021-02-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
EP4063953A4 (en) 2019-11-21 2023-05-31 FUJIFILM Corporation PATTERN FORMING METHOD, PHOTOCURABLE RESIN COMPOSITION, LAMINATE BODY MANUFACTURING METHOD AND ELECTRONIC DEVICE MANUFACTURING METHOD
TW202248755A (zh) 2021-03-22 2022-12-16 日商富士軟片股份有限公司 負型感光性樹脂組成物、硬化物、積層體、硬化物的製造方法以及半導體元件
JP7259141B1 (ja) 2021-08-31 2023-04-17 富士フイルム株式会社 硬化物の製造方法、積層体の製造方法、及び、半導体デバイスの製造方法、並びに、処理液
KR20240129216A (ko) 2022-02-24 2024-08-27 후지필름 가부시키가이샤 수지 조성물, 경화물, 적층체, 경화물의 제조 방법, 적층체의 제조 방법, 반도체 디바이스의 제조 방법, 및, 반도체 디바이스
KR20240156619A (ko) 2022-03-29 2024-10-30 후지필름 가부시키가이샤 수지 조성물, 경화물, 적층체, 경화물의 제조 방법, 적층체의 제조 방법, 반도체 디바이스의 제조 방법, 및, 반도체 디바이스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107113963A (zh) * 2014-12-19 2017-08-29 麦伦·沃克 用以改善集成电路封装的自我对位及焊锡性的辐条式焊垫
CN117715405A (zh) * 2024-02-01 2024-03-15 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片系统
CN117715405B (zh) * 2024-02-01 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片系统

Also Published As

Publication number Publication date
US20070126030A1 (en) 2007-06-07
JP4428337B2 (ja) 2010-03-10
JP2007157879A (ja) 2007-06-21
CN100472769C (zh) 2009-03-25
KR20070058349A (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1197136C (zh) 引线框架和引线框架的制造方法
CN1645604A (zh) 半导体装置及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1381070A (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1574257A (zh) 半导体装置及其制造方法
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1784775A (zh) 在集成电路基板上选择性地形成凸起的方法及相关的结构
CN1633705A (zh) 半导体装置及其制造方法
CN1434498A (zh) 倒装片型半导体器件及其制造方法
TW201209976A (en) Semiconductor device and method for making same
CN1333570A (zh) 光元件及其制造方法和电子装置
CN1387239A (zh) 电路板,半导体装置制造方法,及电镀系统
CN1233205C (zh) 电路装置的制造方法
CN1266752C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20131204