[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1788336A - 隔离膜的形成方法及电极膜的形成方法 - Google Patents

隔离膜的形成方法及电极膜的形成方法 Download PDF

Info

Publication number
CN1788336A
CN1788336A CNA2005800004317A CN200580000431A CN1788336A CN 1788336 A CN1788336 A CN 1788336A CN A2005800004317 A CNA2005800004317 A CN A2005800004317A CN 200580000431 A CN200580000431 A CN 200580000431A CN 1788336 A CN1788336 A CN 1788336A
Authority
CN
China
Prior art keywords
mentioned
film
gas
tungsten
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800004317A
Other languages
English (en)
Other versions
CN100370585C (zh
Inventor
加藤伸幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN1788336A publication Critical patent/CN1788336A/zh
Application granted granted Critical
Publication of CN100370585C publication Critical patent/CN100370585C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

在本发明中，形成氮化钨膜21后，形成硅化钨膜22，从而形成隔离膜20，在隔离膜20的表面硅化钨膜22露出，电极膜25’与该硅化钨膜22密合而形成。构成电极膜25’的导电材料与硅化钨膜22中的硅原子化学性结合，因此隔离膜20与电极膜25’的密合性高，电极膜25’难从隔离膜20剥离，另外，在退火化时难引起电极膜25’的凝聚。

Description

隔离膜的形成方法及电极膜的形成方法
技术领域
本发明涉及成膜方法，特别涉及形成半导体装置的隔离膜的方法。
背景技术
一直以来作为在采取双重机械结构的器件上作成电极膜和插头的方法，有在器件表面形成隔离膜，在隔离膜表面形成导电膜，用导电膜填埋器件上的沟槽后采用CMP(Chemical Mechanical Polishing)法研磨导电膜，分离残存在沟槽内的导电膜从而得到电极膜的方法。
作为隔离膜的构成材料，使用氮化钨或氮化钽。构成Cu布线用的导电膜的导电材料，并不是与隔离膜的构成材料化学性性结合，由于隔离膜与导电膜(特别是Cu)的密合性低，因此在形成导电膜后的CMP工序中有时在导电膜和隔离膜的界面发生剥离，导电膜从器件剥离。
专利文献1：特开2001-23930号公报
专利文献2：特开平11-54459号公报
专利文献3：专利第3415207号公报
专利文献4：特开平6-89873号公报
专利文献5：特开2000-212749号公报
专利文献6：特开2001-319930号公报
专利文献7：特开平7-252660号公报
发明内容
本发明是为解决上述现有技术的不良情况而创作的，其目的是形成与电极膜的密合性高的隔离膜。
为解决上述课题，本发明是将处理对象物置于真空气氛中，在上述处理对象物表面形成隔离膜的隔离膜形成方法，其具有在上述处理对象物表面形成氮化钨膜的氮化钨膜形成工序、和在上述氮化钨膜表面形成硅化钨膜的硅化钨膜形成工序。上述硅化钨膜形成工序具有向上述真空气氛中供给含有钨化合物气体的含钨气体后，从上述真空气氛排出上述含钨气体的钨供给工序；和向上述真空气氛中供给含有硅化合物气体的含硅气体后，从上述真空气氛排出上述含硅气体的硅供给工序。
本发明是隔离膜的形成方法，上述硅化钨膜形成工序交替地进行上述钨供给工序和上述硅供给工序。
本发明是隔离膜的形成方法，上述氮化钨膜形成工序具有：向上述真空气氛中供给含有钨化合物的气体的第一原料气体后，从上述真空气氛排出上述第一原料气体的第一原料气体供给工序；向上述真空气氛中供给还原上述钨化合物的还原气体后，从上述真空气氛排出上述还原气体的还原工序；向上述真空气氛中供给含有钨化合物的气体的第二原料气体后，从上述真空气氛排出上述第二原料气体的第二原料气体供给工序；向上述真空气氛中供给在化学结构中含有氮、并与钨反应生成氮化钨的氮化气体后，从上述真空气氛排出上述氮化气体的氮化工序。
本发明是隔离膜的形成方法，其具有：使上述第一原料气体工序和上述还原工序的任1工序在先、另一工序在后，连续进行上述第一原料气体供给工序和上述还原工序，析出钨化合物的还原物的还原物析出工序；和使上述第二原料气体工序和上述氮化气体工序的任1工序在先、另一工序在后，连续进行上述第二原料气体供给工序和上述氮工序，析出氮化钨的氮化钨析出工序；交替地反复进行上述还原物析出工序和上述氮化钨析出工序。
本发明是隔离膜的形成方法，是在相同真空槽内进行上述氮化钨膜形成工序、和上述硅化钨膜形成工序的隔离膜的形成方法。
一种电极膜的形成方法，其为将处理对象物置于真空气氛中，在上述处理对象物表面形成隔离膜后，在上述隔离膜表面形成电极膜的电极膜的形成方法。上述隔离膜的形成工序具有在上述处理对象物表面形成氮化钨膜的氮化钨膜形成工序、和在上述氮化钨膜表面形成硅化钨膜的硅化钨膜形成工序；上述硅化钨膜的形成工序具有向上述真空气氛中供给含有钨化合物气体的含钨气体后，从上述真空气氛排出上述含钨气体的钨供给工序、和向上述真空气氛中供给含有硅化合物气体的含硅气体后，从上述真空气氛排出上述含硅气体的硅供给工序；上述电极膜的形成工序是在上述隔离膜的表面配置以铜为主成分的导电层的电极膜形成方法。
本发明是电极膜的形成方法，是溅射以铜为主成分的导电材料，在上述隔离膜表面配置以铜为主成分的上述导电层的电极膜的形成方法。
发明效果
含有硅原子的硅化钨膜与氮化钨、钨单质等其他隔离膜材料相比，与构成电极膜的导电材料的密合性高，因此电极膜难从隔离膜上被剥离。
附图说明
图1所示为一例用于隔离膜成膜的成膜装置的剖面图。
图2所示为一例用于电极膜成膜的溅射装置的剖面图。
图3(a)～(d)是说明电极膜形成工序的前半部分的剖面图。
图4(e)、(f)是说明电极膜形成工序的后半部分的剖面图。
图5(a)～(g)是说明氮化钨膜形成工序的放大剖面图。
图6(a)～(c)是说明硅化钨膜形成工序的放大剖面图。
图7是表示在实施例5中形成的硅化钨膜进行AES分析的结果的曲线图。
图8是表示在实施例6中形成的硅化钨膜进行AES分析的结果的曲线图。
图9是表示在实施例4中形成的隔离膜进行AES分析的结果的曲线图。
图10是表示在比较例6中形成的隔离膜进行AES分析的结果的曲线图。
图11是用于说明在剥离试验中设置的伤痕部分和判定区域的平面图。
图12(a)～(e)是用于说明剥离试验的评价分的图。
图13是在200℃加热实施例2的电极膜时的电子显微镜照片。
图14是在250℃加热实施例2的电极膜时的电子显微镜照片。
图15是在300℃加热实施例2的电极膜时的电子显微镜照片。
图16是在300℃加热实施例3的电极膜时的电子显微镜照片。
图17是在200℃加热比较例2的电极膜时的电子显微镜照片。
图18是在250℃加热比较例2的电极膜时的电子显微镜照片。
图19是在300℃加热比较例2的电极膜时的电子显微镜照片。
图20是在200℃加热比较例3的电极膜时的电子显微镜照片。
图21是在250℃加热比较例3的电极膜时的电子显微镜照片。
图22是在300℃加热比较例3的电极膜时的电子显微镜照片。
图23是在200℃加热比较例4的电极膜时的电子显微镜照片。
图24是在250℃加热比较例4的电极膜时的电子显微镜照片。
图25是在300℃加热比较例4的电极膜时的电子显微镜照片。
图26是在200℃加热比较例5的电极膜时的电子显微镜照片。
图27是在250℃加热比较例5的电极膜时的电子显微镜照片。
图28是在300℃加热比较例5的电极膜时的电子显微镜照片。
符号说明
1…成膜装置；2…真空槽；5…气体供给系统；11…半导体衬底；12…第一电极膜；13…处理衬底；15…处理对象物；16…绝缘膜；17…沟槽；18…孔；19…绝缘性薄膜；20…隔离膜；21…氮化钨膜；22…硅化钨膜；25’…第二电极膜；50…溅射装置
具体实施方式
图3(a)的符号15表示本发明中使用的处理对象物，该处理对象物15有处理衬底13。处理衬底13具有为硅衬底的半导体衬底11，在半导体衬底11的表面形成了为氧化硅膜的绝缘性薄膜19。
在处理衬底13的形成了绝缘性薄膜19的一侧的面上配置数片图形化为细长的第一电极膜12，在处理衬底13的配置了第一电极膜12的一侧的面上形成了绝缘膜16。在绝缘膜16表面形成数条比绝缘膜16的膜厚浅的沟槽17，在各沟槽17的底面绝缘膜16露出。
各沟槽17为细长，其位置与第一电极膜12交叉，沟槽17与第一电极膜12交叉的区域之中，在规定区域的沟槽17的底面形成孔18，在孔18的底面第一电极膜12的表面露出。
为在该处理对象物15上形成隔离膜和电极膜，首先向未图示出的处理装置内部搬入处理对象物15，在该处理装置内部形成真空气氛后，向该处理装置内部供给清洗气，使得发生清洗气的等离子体，则附着于处理对象物15上的有机物被等离子体分解、去除，在孔18的底面上，净化的第一电极膜12表面露出(前处理工序)。
图1的符号1表示成膜装置，成膜装置1有真空槽2。在真空槽2上连接着真空排气系统9，起动真空排气系统9，在真空槽2内部形成规定压力的真空气氛。
在真空槽2内部配置着衬底座7，继续真空排气并在维持该真空气氛原封不动的状态下，将前处理工序后的处理对象物15搬入到真空槽2内部，使之保持在衬底座7上，将处理对象物15配置在真空气氛中。
衬底座7有未图示出的加热装置，衬底座7通过加热装置被预先加热，因此当使处理对象物15保持在衬底座7上时，通过热传导使得处理对象物15升温。在与处理对象物15相向的真空槽2的壁面安装着喷头3，在真空槽2外部配置气体供给系统5，喷头3与气体供给系统5连接。
在喷头3的与处理对象物15相向的面上设置数个喷出孔4，处理对象物15升温至规定的成膜温度时，一边维持该温度，一边从气体供给系统5向喷头3供给由钨化合物气体组成的第一原料气体，供给到喷头3的内部的第一原料气体从各喷出孔4喷出到真空槽2内部。
处理对象物15在形成了绝缘膜16的面朝向喷头3的状态下，被保持在衬底座7上，第一原料气体从各喷出孔4喷吹到处理对象物15的形成了绝缘膜16的面上。
在供给第一原料气体的同时继续真空排气，在处理对象物15的配置了绝缘膜16的一侧的面上露出的表面、即绝缘膜16的表面，沟槽17的内壁，孔18的内壁，和在孔18底面露出的第一电极膜12表面上吸附构成第一原料气体的钨化合物分子，形成第一原料气体的分子层。
供给规定时间的第一原料气体后，将处理对象物15维持在成膜温度的状态下，一边继续真空排气一边停止供给第一原料气体，第一原料气体被排出，真空槽2内部的压力降低(第一原料气体工序)。
从真空槽2内部排出第一原料气体时，钨化合物分子的一部分从第一原料气体的分子层脱离，但残留的分子以被处理对象物15吸附的状态残留，其分子层被维持。
图5(a)所示为刚刚进行了第一原料气体供给工序之后的、处理对象物15的配置了绝缘膜16的一侧的表面(在此为绝缘膜16表面)的放大剖面图，该图的符号31表示第一原料气体的分子层。
在此，构成第一原料气体的钨化合物的气体是WF6气体(六氟化钨)，第一原料气体的分子层31由该钨化合物分子的单分子层、或者重叠了2个以上钨化合物分子的多分子层构成。
然后，将处理对象物15维持在成膜温度的状态下，一边继续真空排气一边从气体供给系统5向真空槽2内部供给由还原性化合物的气体组成的还原气体，提高配置了处理对象物15的真空气氛的压力，在第一原料气体的分子层31表面上吸附有构成还原气体的还原性化合物的分子，形成还原气体的分子层。
供给规定时间的还原气体后，将处理对象物15维持在成膜温度的状态下，一边继续真空排气一边停止供给还原气体，还原气体被排出，真空槽2内部的压力降低。
从真空槽2内部排出还原气体时，还原性化合物分子的一部分从还原气体的分子层脱离，但残留的分子以被第一原料气体的分子层31表面吸附的状态残留，其分子层被维持。
图5(b)的符号32表示维持在第一原料气体的分子层31表面的还原气体的分子层，该分子层32由还原性化合物分子的单分子层、或者重叠了2个以上还原性化合物分子的多分子层构成。
在此，构成还原气体的还原性化合物是单硅烷(SiH4)，如果在形成了还原气体的分子层32的状态下将处理对象物15维持在成膜温度，则进行第一原料气体的分子层31的钨化合物分子与还原气体的分子层32的还原性化合物分子发生反应而被还原的还原反应，为硅化钨(WSix；x为任意的整数)的钨化合物的还原物析出，如图5(c)所示，形成还原物的膜35(还原工序)。
然后，一边继续真空排气一边从气体供给系统5供给由钨化合物的气体组成的第二原料气体，提高真空槽2内部的压力，在还原物的膜35表面上吸附有构成第二原料气体的钨化合物的分子，形成第二原料气体的分子层。
供给规定时间的第二原料气体后，将处理对象物15维持在成膜温度的状态下，一边继续真空排气一边停止供给第二原料气体，第二原料气体被排出，真空槽2内部的压力降低。
在排出第二原料气体时，钨化合物分子的一部分从第二原料气体的分子层脱离，但残留的分子以被还原物的膜35吸附的状态残留，其分子层被维持。
图5(d)的符号33表示残留在还原物的膜35表面的第二原料气体的分子层，该分子层33由钨化合物分子(在此为WF6)的单分子层或者重叠了2个以上钨化合物的多分子层构成。
在该状态下将处理对象物15维持在成膜温度放置时，则进行构成第二原料气体的分子层33的钨化合物、与构成还原物的膜35的硅化钨的反应，硅化钨中的硅与钨化合物的氟结合，变成氟代硅烷，从还原物的膜35脱离到真空槽2内部并被排出，同时，硅化钨的钨、和钨化合物的钨在处理对象物15表面析出，如图5(e)所示形成了钨的原子层36(第二原料气体供给工序)。
然后，将处理对象物15维持在成膜温度的状态下，一边继续真空排气一边从气体供给系统5向真空槽2内部供给使钨氮化的氮化合物的气体(氮化气体)，提高真空槽2内部的压力，在原子层36的表面吸附有氮化合物的分子，形成氮化气体的分子层。
供给规定时间的氮化气体后，将处理对象物15的温度维持在成膜温度的状态下，一边继续真空排气一边停止供给氮化气体，氮化气体被排出，真空槽2内部的压力降低。
在排出氮化气体时，氮化合物分子的一部分从氮化气体的分子层脱离，但残留的分子以被原子层36吸附的状态残留，其分子层被维持。
图5(f)的符号34表示在原子层36表面残留的氮化合物分子的分子层，该分子层34由氮化合物分子(在此为NH3)的单分子层或者重叠了2个以上氮化合物分子的多分子层构成。
在形成了氮化合物分子的分子层34的状态下将处理对象物15维持在成膜温度，则原子层36的钨原子被氮化合物氮化，如图5(g)所示，形成氮化钨膜21。
供给规定时间的氮化气体后，一边继续真空排气一边停止供给氮化气体，氮化气体被排出，真空槽2内部的压力降低(氮化工序)。
当由第一原料气体供给工序、和还原工序构成还原物析出工序，由第二原料气体供给工序、和氮化工序构成氮化钨析出工序时，如果交替地反复进行还原物析出工序和氮化钨析出工序，则氮化钨膜成长，形成膜厚厚的氮化钨膜21。
图3(b)表示重复钨析出工序和氮化钨析出工序，使得氮化钨膜21达到规定膜厚后的状态。如上述，第一原料气体的钨化合物分子吸附在绝缘膜16的表面、沟槽17的内壁、孔18的内壁、和在孔18底面露出的第一电极膜`12的表面上，由于在各个表面发生钨化合物分子与还原性化合物反应、生成还原物的反应，该还原物与第二原料气体的钨化合物反应、析出钨原子的反应，和钨原子与氮化合物反应、生成氮化钨的反应，因此氮化钨膜21在绝缘膜16的表面、沟槽17的内壁、孔18的内壁、和在孔18底面露出的第一电极膜`12的表面上连续地形成。
在形成了氮化钨膜21的状态下继续真空排气，从真空槽2内部排出第一、第二原料气体、还原气体、氮化气体的时候，一边继续真空排气，一边从气体供给系统5供给由钨化合物组成的含钨气体，提高真空槽2内部的压力，则钨化合物的分子吸附在氮化钨膜21的表面上，形成含钨气体的分子层。
供给规定时间的含钨气体后，一边继续真空排气，一边停止供给含钨气体，含钨气体被排出，真空槽2内部的压力降低。
此时，钨化合物分子的一部分从含钨气体的分子层脱离，但与上述的第一原料气体供给工序同样，残留的分子以被氮化钨膜21吸附的状态残留，其分子层残留(钨供给工序)。
图6(a)的符号41表示残留在氮化钨膜21表面的含钨气体分子层。在此，含钨气体由与上述的第一、第二原料气体相同的气体(WF6气体)构成，含钨气体的分子层41由钨化合物分子的单分子层、或者重叠了2个以上钨化合物分子的多分子层构成。
然后，一边继续真空排气，一边供给由硅化合物气体组成的含硅气体，提高真空槽2内部的压力，在含钨气体的分子层41表面吸附有含硅气体的硅化合物分子，形成含硅气体的分子层。
供给规定时间的含硅气体后，一边继续真空排气，一边停止供给含硅气体，含硅气体被排出，真空槽2内部的压力降低。此时，硅化合物分子的一部分从含硅气体的分子层脱离，但残留的分子以被含钨气体的分子层41吸附的状态残留，分子层被维持(硅供给工序)。
图6(b)的符号42表示残留在含钨气体的分子层41表面的含硅气体的分子层。在此，含硅气体由与上述的还原气体相同的气体(SiHx4气体)构成，含硅气体的分子层42由硅化合物分子的单分子层、或者重叠了2个以上硅化合物分子的多分子层构成。
在形成了含硅气体的分子层42的状态下将处理对象物15维持在成膜温度，含钨气体的钨化合物与含硅气体的分子层42的硅化合物反应而被还原，如图6(c)所示，在氮化钨膜21的表面上形成由WSix(x为1以上的整数)组成的硅化钨膜22。
不供给氮化气体，并只交替地反复进行钨供给工序、硅供给工序，，则钨不被氮化，硅化钨膜22成长。
图3(c)表示反复进行钨供给工序和硅供给工序直到成长出所要求膜厚的硅化钨膜22之后的状态。该图的符号20表示由氮化钨膜21和硅化钨膜22构成的隔离膜。
如上述，氮化钨膜21在绝缘膜16的表面、沟槽17的内壁、孔18的内壁、和在孔18底面露出的第一电极膜`12的表面上连续地形成，由于形成的硅化钨膜22覆盖了氮化钨膜21的表面全部，因此硅化钨膜22在绝缘膜16的表面上、沟槽17的内壁上、孔18的内壁上、和在孔18底面露出的第一电极膜`12的表面上连续地形成
图2的符号50表示溅射装置，此溅射装置50有真空槽51。起动连接在真空槽51上的真空排气系统58，在真空槽51内部形成真空气氛后，一边维持该真空气氛一边将形成了隔离膜20的状态的处理对象物15搬入溅射装置50的真空槽51内部，保持在衬底座52上。
接着，一边继续真空排气，一边从溅射气体供给系统57供给溅射气体，在真空槽51内部形成规定压力的溅射气氛。在真空槽51内部在与保持在衬底座52上的处理对象物15相向的位置上配置着由导电材料(在此为Cu)组成的靶55，起动电源56，对靶55外加电压，靶55被溅射，放出溅射粒子。
处理对象物15在形成了隔离膜20的面朝向靶55的状态下被保持在衬底座52上，从靶55放出的溅射粒子附着在隔离膜20的表面，如图3(d)所示，在隔离膜20的表面形成由导电材料组成的第一导电层26。
由于第一导电层26不被分割而在绝缘膜16的表面上、沟槽17的内壁上、孔18的内壁上、和在位于孔18底面上的隔离膜20的表面上连续地形成，因此对第一导电层26的一部分外加电压时，就在第一导电层26全体上外加了相同极性的电压。
因此，将形成了第一导电层26的状态的处理对象物15浸渍在电镀液中，对浸渍在电镀液中的电极外加正电压，对第一导电层26外加负电压，电镀液中的金属离子(在此为Cu离子)向第一导电层26表面泳动，在第一导电层26表面析出金属，成长出第二导电层。
继续对第一导电层26外加电压，第二导电层成长，如图4(e)所示，孔18和沟槽17变成被第二导电层27填充的状态。图4(e)的符号25表示由第一导电层26和第二导电层27组成的导电膜。
采用电镀法成长的第二导电层27的致密性低，有时产生被称为微孔的微细孔隙，微孔成为增加电极膜的电阻的原因。
将形成了导电膜25的状态的处理对象物15从电镀液提升出后，配置在加热装置内部。加热装置的内部通过在真空排气的同时供给退火气体，维持在预先规定的压力，一边继续真空排气和退火气体的供给，一边将处理对象物加热至200℃以上，则导电膜25被烧成，微孔消失(退火化处理)。
通常，如导电膜25那样的金属膜与氮化钨膜的密合性低，当在氮化钨膜21表面直接形成导电膜25时，有时在退火化时导电膜25的金属凝聚，导电膜25的膜质降低，或导电膜25从氮化钨膜21剥离。
特别是在用铜形成导电膜25的情况下，有时与氮化钨膜的密合性发生问题。在用铜形成导电膜25时，优选密合性好的隔离膜。
在本发明中，在氮化钨膜21的表面形成了硅化钨膜22后，在硅化钨膜22的表面形成导电膜25，通过硅化钨膜22中的Si与导电膜25中的金属(在此为铜)化学性结合，硅化钨膜22和导电膜25的密合性变得非常高。因此，在退火化时不引起导电膜25的金属凝聚。
接下来，抛光处理对象物15的形成了导电膜25的一侧的面，直到绝缘膜16的表面露出为止，将位于绝缘膜16上的导电膜25和隔离膜20去除，但位于各沟槽17和各孔18内部的导电膜25及隔离膜20未被去除而残留(抛光工序)。因此，残留在各沟槽17内部的导电膜25相互分离，得到图4(f)所示的半导体装置10。
图4(f)的符号25’表示由相互分离的导电膜25组成的第二电极膜。由于导电膜25和隔离膜20的密合性高，因此在抛光工序时，不发生导电膜25的剥离，因此第二电极膜25’不产生缺损。在第二电极膜25’与绝缘膜16之间配置着隔离膜20，因此在绝缘膜16中不会注入构成第二电极膜25’的金属。
如上述，沟槽17的底面之中，在孔18以外的部分上配置着绝缘膜16，因此在孔18以外的部分上，第二电极膜25’通过绝缘膜16从第一电极膜12绝缘，但在孔18所处位置的部分未配置绝缘膜16，孔18内部在抛光工序中被分离的第二导电膜26’填充着，因此在孔18所处位置的部分上，第一、第二电极膜12、25’相互连接着。
在第一电极膜12和半导体衬底11之间配置着绝缘性薄膜19，但绝缘性薄膜19中设置着连接与半导体衬底11的内部电路和第一电极膜12相连接的接触孔，第一电极膜12和半导体衬底11的内部电路电连接。因此，如果将第二电极膜25’连接在外部电路上，则在半导体衬底11和外部电路之间能够进行电信号的输入输出。
实施例
<实施例1>
将上述的第一原料气体供给工序、还原工序、第二原料气体供给工序、氮化工序按记载的顺序各进行1次，作为1次的第一成膜工序；将钨供给、硅供给工序按记载的顺序各进行1次，作为第二成膜工序，将绝缘膜16未被图形化状态的硅衬底(覆盖衬底)作为处理对象物15使用，进行17次第一成膜工序，形成氮化钨膜21后，进行2次第二成膜工序，形成硅化钨膜22，在绝缘膜16表面形成了隔离膜20后，在隔离膜20的表面采用溅射法形成膜厚400nm的铜膜，从而形成了电极膜。
在此，第一、第二原料气体、含钨气体使用相同气体(WF6气体)，将各气体的流量定为5sccm。还原气体和含硅气体使用相同气体(SiH4气体)，将各气体的流量定为50sccm。氮化气体(NH3气体)的流量定为11sccm。
17次的第一成膜工序之中，最初的5次将第一、第二原料气体的导入时间定为5秒钟、将排气时间定为2秒钟，将还原气体的导入时间定为10秒钟、将排气时间定为10秒钟；在接续15次的第一成膜工序中，将第一、第二原料气体的排气时间定为10秒钟，除此以外使各导入、排气时间与最初5次的成膜工序相同。第二成膜工序将含钨气体的导入时间定为5秒钟、将排气时间定为10秒钟，将含硅气体的导入时间定为10秒钟、将排气时间定为10秒钟。
<比较例1>
使用与上述实施例1相同处理对象物，不进行第二成膜工序，进行19次第一成膜工序，形成由氮化钨膜组成的隔离膜后，在与实施例1相同的条件下在隔离膜的表面形成电极膜。
在此，各气体的种类和流量与实施例1相同，19次的第一成膜工序之中，最初的5次将第一、第二原料气体的导入时间定为5秒钟、将排气时间定为2秒钟，将还原气体的导入时间定为10秒钟、将排气时间定为10秒钟，将氮化气体的导入时间定为20秒钟、将排气时间定为10秒钟；在接续、的14次中将第一、第二原料气体的排气时间定为10秒钟，除此以外使各导入、排气时间与最初5次的第一成膜工序相同。
对于在上述实施例1、2中形成的隔离膜进行了下面所示的剥离试验。
[剥离试验]
在电极膜表面用金刚石笔划出格状的伤痕，如图11所示，在9个部位设置了具有4个被伤痕包围的正方形判定区域62的伤痕部分61后，在电极膜的表面粘贴透明胶带，剥离，观察电极膜表面。
在判定区域62，将完全看不到电极膜的剥离的情况评价为4分(图12(a))，将沿着直线状的伤痕看到剥离的情况评价为3分(图12(b))，将在判定区域62的角部分看到剥离的情况评价为2分(图12(c))，将1个判定区域62全部剥离的情况评价为1分(图12(d))，将4个剥离区域62全部剥离的情况评价为0分(图12(e))，求出了9个部位的伤痕部分61的评价分的总分。评价分越大，表示铜膜(电极膜)与隔离膜的密合性越高，在9个部位的伤痕部分完全看不到剥离时，评价分的总分为36分。
对于在实施例1、比较例1中形成的电极膜进行此剥离试验，结果实施例1的电极膜未看到剥离，评价分的总分是36分，与此相比，比较例1的电极膜的评价分的总分是27分。对比较例1的电极膜观察了剥离部位，结果可知在剥离部位上露出氮化钨膜，在氮化钨膜和电极膜的界面发生了剥离。
<实施例2>
将处理对象物15暴露于由NH3气体构成的等离子体气体中，进行了前处理。将第一原料气体供给工序、还原工序、第二原料气体供给工序、氮化工序按记载的顺序各进行1次，作为1次的第一成膜工序；将含钨气体和含硅气体按记载的顺序各进行1次，作为第二成膜工序。进行16次第一工序，形成氮化钨膜后，进行4次第二工序，形成硅化钨膜22，从而形成了由氮化钨膜21和硅化钨膜22组成的隔离膜20。而且，采用溅射法在隔离膜20表面形成膜厚10nm的铜膜，从而形成了由铜构成的电极膜。
<实施例3>
在与实施例2相同的条件下进行处理对象物15的前处理，在绝缘膜16表面采用溅射法形成了氮化钨膜21后，在该氮化钨膜21的表面采用与实施例2相同的条件形成硅化钨膜22，形成了由氮化钨膜21和硅化钨膜22组成的隔离膜20后，在与实施例2相同的条件下形成电极膜。
<比较例2>
在不进行第二成膜工序、进行20次上述第一成膜工序的前处理后的绝缘膜16的表面上，形成由氮化钨膜组成的隔离膜后，在该隔离膜表面上采用与实施例2相同的条件形成电极膜。
<比较例3>
将处理对象物15在氢气气氛中加热，退火化处理后，采用SIS(SelfIonize Suputter自电离溅射)法在绝缘膜16表面形成膜厚7.5nm的TaN膜，之后在该TaN膜表面形成膜厚7.5nm的Ta膜，形成由Ta膜和TaN膜组成的隔离膜后，在该隔离膜表面采用与实施例2相同的条件形成电极膜。
<比较例4、5>
在与比较例3相同的条件下退火化处理处理对象物15，采用溅射法在绝缘膜16表面形成了由钨或氮化钨组成的隔离膜后，在各隔离膜表面上采用与实施例2相同的条件形成了电极膜。
在上述实施例2、比较例2～4中形成的隔离膜的表面上采用溅射法形成膜厚10nm的Cu膜，从而形成了由Cu构成的电极膜。将形成了电极膜的状态的各处理对象物15配置在加热装置内部。一边将加热装置内部进行真空排气，一边供给为H2气与N2气的混合气体(H2：50％)的退火气体、将加热装置内部的压力维持在13.3Pa，一边将各处理对象物15在200℃、250℃、300℃的各加热温度下进行了电极膜的退火化。图13～图28表示出退火化处理后的电极膜的表面(中央部分)的电子显微镜照片。
图13～图15是将在实施例2中成膜的电极膜在200℃、250℃、300℃下进行了退火化时的电子显微镜照片，电极膜的表面未看到铜的凝聚，即使是加热至300℃时，也是平坦的原样状态。另外，图16是将在实施例3中成膜的电极膜在300℃下进行了退火化时的电子显微镜照片，此情况下在电极膜上也未看到铜的凝聚。
图17～图19是将在比较例2中成膜的电极膜在200℃、250℃、300℃下进行了退火化时的电子显微镜照片，加热温度为250℃以上时，确认了电极膜的凝聚。由此可知，即使是反复进行还原物析出工序和氮化钨析出工序形成氮化钨膜时，如果不形成硅化钨膜，则隔离膜与电极膜的密合性差。
图20～图22是将在比较例3中成膜的电极膜在200℃、250℃、300℃下进行了退火化时的电子显微镜照片，代替氮化钨膜和硅化钨膜、形成了Ta膜和TaN膜时，在加热温度为250℃以上时也发生了电极膜的凝聚。
另外，图23～图25是将在比较例4中成膜的电极膜在200℃、250℃、300℃下进行了退火化时的电子显微镜照片，另外，图26～图28是将在比较例5中成膜的电极膜在200℃、250℃、300℃下进行了退火化的情况，可知比较例4、5当加热温度变高时也发生电极膜的凝聚，特别在形成了由钨膜构成的隔离膜的比较例4中在250℃发生凝聚，可知钨与氮化钨相比，与电极膜(铜膜)的密合性低。
与比较例4相比，在隔离膜表面形成了硅化钨膜的实施例2、3对电极膜的密合性格外高被推测是因为，硅化钨膜中的硅与电极膜的构成材料(例如Cu)反应的缘故。
<实施例4>
使用与在实施例1中使用的相同的处理对象物15，进行46次上述第一成膜工序，在绝缘膜16表面形成了氮化钨膜21后，进行8次上述第二成膜工序，在氮化钨膜21的表面形成硅化钨膜22，从而得到隔离膜20。
在此，各成膜工序的气体的种类和各气体的流量与实施例1相同，第一、第二原料气体、含钨气体的导入时间定为5秒钟、排气时间定为10秒钟，还原气体和含硅气体的导入时间定为10秒钟、排气时间定为10秒钟，氮化气体的导入时间定为20秒钟、排气时间定为10秒钟。
<比较例6>
使用与在实施例1中使用的相同的处理对象物15，不进行第二成膜工序，只反复进行50次第一成膜工序，得到由氮化钨膜构成的隔离膜。在此，各气体的种类与实施例1相同。另外，第一、第二原料气体的流量定为6.9sccm，还原气体的流量定为112sccm，氮化气体的流量定为11sccm，各气体的导入时间和排气时间分别定为15秒钟。
图9、图10是表示将在比较例4、比较例6中成膜的隔离膜进行了AES(Auger Electron Spectroscopy)分析的结果的曲线图。图9、图10的纵坐标表示原子浓度(％)，横坐标表示溅射时间(分)，溅射时间越长，表示距隔离膜20表面的深度越深。
由图9可知，在实施例4中成膜的隔离膜，从表面到相当于溅射时间s的深度，钨(W)、硅(Si)的原子浓度变高，通过交替地供给含钨气体和含硅气体，在钨较多地析出的同时，在含硅气体的还原反应时没有反应的未反应硅残留在处理对象物15上，形成了硅化钨膜22。
另外可知，当距表面的深度超过相当于溅射时间s的深度时，氮(N)的浓度变高，相反钨和硅的原子浓度变低，在硅化钨膜22之下形成了氮化钨膜。
如图10所示，可知在比较例6中成膜的隔离膜，从表面到直到绝缘膜16露出为止的深度(溅射时间约13分)Si的原子浓度非常低，在反复进行还原物析出工序和氮化钨析出工序时，Si原子在还原反应之时脱离，在膜中未残留Si原子。
<实施例5、6>
在与实施例1～4中使用的相同的处理对象物15的绝缘膜16表面上，各进行1次钨供给工序和硅供给工序，形成硅化钨膜22(实施例5)。另外，与此区别，对与实施例5相同的处理对象物按记载的顺序各进行1次钨供给工序、硅供给工序、钨供给工序，形成硅化钨膜(实施例6)。
图7、8是表示对在实施例5、6中形成的硅化钨膜进行了AES分析的结果的曲线图。比较图7、9明确可知，实施例6与实施例5相比，钨的原子浓度高，如果增加钨供给工序数，则形成钨的原子浓度高的硅化钨膜。
因此，通过改变钨供给工序、硅供给工序的数量，能够将硅化钨膜中含有的硅浓度和钨浓度调整到所要求的值。
以上说明了作为半导体衬底11使用硅衬底的情况，但本发明不限定于此，可使用镓砷衬底等种种半导体衬底。构成第二电极膜25’的导电材料，只要是与硅化钨膜的密合性高的导电材料即可，并不限定于铜。
以上说明了为形成第一导电层26而使用溅射法的情况，但本发明不限定于此，可使用蒸镀法、CVD法(Chemical Vaopr Deposition化学气相沉积)等种种成膜方法。
氮化钨膜的成膜方法并不特别限定，如上述，也能够使用溅射法等，但如实施例1、2那样反复进行还原物析出工序和氮化钨析出工序而形成氮化钨膜的方法，由于能够在相同的真空槽内进行形成硅化钨膜的工序，因此成膜工序简易，制造成本也廉价。
形成电极膜后进行退火化时，适合于本申请发明的加热温度是200℃以上，更优选是250℃以上。
以上说明了用相同气体构成第一、第二原料气体和含钨气体的情况，但本发明不限定于此，第一、第二原料气体和含钨气体也可以使用相互不同种类的气体，这3种气体之中，还可以用相同种类的气体构成2种气体，用不同种类的气体构成剩余的一种气体，但如果用相同种类的气体构成第一、第二原料气体和含钨气体，则在第一、第二原料气体供给工序和钨供给工序的各工序中可从相同的气体瓶供给气体，因此装置结构变得简单。
作为在第一、第二原料气体和含钨气体中使用的钨化合物的气体，除了六氟化钨气体、六氯化钨(WCl6)气体之类的卤化钨气体之外，还有WOF2、WOF4、WOCl2和WOCl4之类的氧卤化钨气体，W(OC2H5)5、和W(OC2H5)6之类的有机金属化合物的气体，W(CO)5、和W(CO)6之类的羰化钨气体等。
另外，第一、第二原料气体和含钨气体可以用1种钨化合物的气体构成，也能够混合2种以上的钨化合物的气体而使用。
另外，向真空槽内供给第一、第二原料气体和含钨气体时，如果一起供给Ar气之类的稀释气体，则通过用稀释气体稀释第一、第二原料气体和含钨气体，能够控制吸附在处理对象物上的量。
另外，在供给还原气体、氮化气体及含硅气体时也可通过一起供给氩气之类的稀释气体，控制各气体的浓度、调整吸附在处理对象物上的量。
另外，作为与还原气体一起添加的气体供给氧气时，有提高析出的钨与衬底的密合性的效果。
还原气体或含硅气体并不限定于单硅烷(SiH4)气体，只要是还原钨化合物，还能够使用例如二硅烷气体(Si2H6)、二氯硅烷气体(SiH2Cl2)。
氮化气体并不限定于氨气，只要是氮化钨的气体，还能够使用例如肼气体(N2H4)、肼中的氢被取代成CxHy(x、y表示任意的整数)的肼衍生物的气体。
在前处理工序中使用的清洗气的种类也不限定于氨气，根据目的，还可选择氩气等种种气体。另外，如果在衬底座7上设置转轴，一边通过转轴在水平面内旋转处理对象物15一边进行各成膜工序，则能够在处理对象物15的表面形成膜厚均匀的氮化钨膜。
供给各气体时的到达压力不特别限定，根据成膜目的，优选设为10-2Pa以上小于102Pa、更优选数Pa以下的范围。
以上说明了在第一、第二原料气体供给工序、还原工序、氮化工序、钨供给工序和硅供给工序中将处理对象物15的温度维持在相同的温度的情况，但本发明不限定于此，也可在各工序中改变处理对象物15的温度，但其加热温度优选是200℃以上350℃以下。
以上说明了分别在相同真空槽2的内部进行第一、第二气体供给工序、还原工序、氮化工序、钨供给工序和硅供给工序的情况，但本发明不限定于此，也可在不同的真空槽内部进行各工序。
将第一原料气体供给工序、还原工序、第二原料气体供给工序和氮化工序作为1次的循环，将该循环反复进行多次进行成膜时，第一、第二原料气体、还原气体和氮化气体可以在全部的循环中分别使用相同的气体，还可以在每个循环中分别改变第一、第二原料气体、还原气体和氮化气体的种类。
另外，将钨供给工序和硅供给工序作为1次的循环，将该循环反复进行多次进行硅化钨膜成膜时，含钨气体和含硅气体可以在全部的循环中分别使用相同的气体，还可以在每个循环中改变各气体的种类。
另外，没有必要使第一原料气体供给工序的数量、还原工序的数量、第二原料气体供给工序的数量和氮化工序的数量在各循环中相同。
以上说明了还原物析出工序在第一原料气体工序之后进行还原工序的情况，但本发明并不限定于此，也可以在还原工序中使还原气体吸附在处理对象物15表面上后，使在第一原料气体供给工序中吸附于处理对象物15表面的还原气体与第一原料气体相接触，从而析出还原物。
另外，氮化钨形成工序也并不限定于在第二原料气体供给工序之后进行氮化工序的情况，首先在氮化工序中使氮化气体吸附在处理对象物15上后，使在第二原料气体供给工序中吸附于处理对象物15的氮化气体与第二原料气体相接触，从而析出氮化钨。另外，按记载的顺序反复进行氮化钨析出工序和还原物析出工序，也能够形成氮化钨膜21。
以上对停止了第一、第二原料气体、还原气体、氮化气体、含钨气体、含硅气体的各气体的供给后，将真空槽2内部进行真空排气的情况进行了说明，但本发明并不限定于此，也能够在停止各气体的供给后，一边继续真空排气，一边向真空槽2供给清除气体，通过清除气体从真空槽2内部压排出气体。本发明中使用的清除气体的种类不特别限定，但优选不与第一、第二原料气体、含钨气体、钨、氮化钨、硅化钨及在处理对象物表面露出的半导体或金属反应的气体，例如可使用氮、氩、氦等惰性气体。
另外，在供给第一、第二原料气体、还原气体、氮化气体、含钨气体、含硅气体的各气体时，也能够将上述的清除气体作为稀释气体一起供给到真空槽2内部。此情况下，在停止第一、第二原料气体、还原气体、氮化气体的供给时，不需要停止清除气体的供给。

Claims (7)

1.一种隔离膜的形成方法，是将处理对象物置于真空气氛中，在上述处理对象物表面形成隔离膜的隔离膜形成方法，其具有：
在上述处理对象物表面形成氮化钨膜的氮化钨膜形成工序，和
在上述氮化钨膜表面形成硅化钨膜的硅化钨膜形成工序；
上述硅化钨膜形成工序具有：
向上述真空气氛中供给含有钨化合物气体的含钨气体后，从上述真空气氛排出上述含钨气体的钨供给工序，和
向上述真空气氛中供给含有硅化合物气体的含硅气体后，从上述真空气氛排出上述含硅气体的硅供给工序。
2.如权利要求1所述的隔离膜的形成方法，其中，上述硅化钨膜形成工序交替地进行上述钨供给工序、和上述硅供给工序。
3.如权利要求1或2的任1项所述的隔离膜的形成方法，其中，上述氮化钨膜形成工序具有：
向上述真空气氛中供给含有钨化合物的气体的第一原料气体后，从上述真空气氛排出上述第一原料气体的第一原料气体供给工序，
向上述真空气氛中供给还原上述钨化合物的还原气体后，从上述真空气氛排出上述还原气体的还原工序，
向上述真空气氛中供给含有钨化合物的气体的第二原料气体后，从上述真空气氛排出上述第二原料气体的第二原料气体供给工序，和
向上述真空气氛中供给在化学结构中含有氮、并与钨反应生成氮化钨的氮化气体后，从上述真空气氛排出上述氮化气体的氮化工序。
4.如权利要求3所述的隔离膜的形成方法，其具有：
使上述第一原料气体工序和上述还原工序的任1工序在先、另一工序在后，连续进行上述第一原料气体供给工序和上述还原工序，析出钨化合物的还原物的还原物析出工序，和
使上述第二原料气体工序和上述氮化气体工序的任1工序在先、另一工序在后，连续进行上述第二原料气体供给工序和上述氮工序，析出氮化钨的氮化钨析出工序；
交替地反复进行上述还原物析出工序、和上述氮化钨析出工序。
5.如权利要求1所述的隔离膜的形成方法，其中，在相同真空槽内进行上述氮化钨膜形成工序、和上述硅化钨膜形成工序。
6.一种电极膜的形成方法，是将处理对象物置于真空气氛中，在上述处理对象物表面形成隔离膜后，在上述隔离膜表面形成电极膜的电极膜形成方法，
上述隔离膜的形成工序具有在上述处理对象物表面形成氮化钨膜的氮化钨膜形成工序、和在上述氮化钨膜表面形成硅化钨膜的硅化钨膜形成工序；
上述硅化钨膜形成工序具有向上述真空气氛中供给含有钨化合物气体的含钨气体后，从上述真空气氛排出上述含钨气体的钨供给工序、和向上述真空气氛中供给含有硅化合物气体的含硅气体后，从上述真空气氛排出上述含硅气体的硅供给工序；
上述电极膜的形成工序在上述隔离膜的表面配置以铜为主成分的导电层。
7.如权利要求6所述的电极膜的形成方法，其中，溅射以铜为主成分的导电材料，在上述隔离膜表面配置以铜为主成分的上述导电层。
CNB2005800004317A 2004-04-12 2005-04-07 隔离膜的形成方法及电极膜的形成方法 Expired - Fee Related CN100370585C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP116379/2004 2004-04-12
JP2004116379 2004-04-12

Publications (2)

Publication Number Publication Date
CN1788336A true CN1788336A (zh) 2006-06-14
CN100370585C CN100370585C (zh) 2008-02-20

Family

ID=35150246

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800004317A Expired - Fee Related CN100370585C (zh) 2004-04-12 2005-04-07 隔离膜的形成方法及电极膜的形成方法

Country Status (6)

Country Link
US (1) US7419904B2 (zh)
JP (1) JP4974676B2 (zh)
KR (1) KR101178743B1 (zh)
CN (1) CN100370585C (zh)
TW (1) TWI383426B (zh)
WO (1) WO2005101473A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211892B (zh) * 2006-12-28 2011-11-09 海力士半导体有限公司 半导体器件的多层金属布线及其形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
KR100760920B1 (ko) * 2006-07-25 2007-09-21 동부일렉트로닉스 주식회사 반도체 집적회로 소자에서 구리 배선을 형성하는 방법
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US20100267230A1 (en) * 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
WO2012049823A1 (ja) * 2010-10-15 2012-04-19 株式会社アルバック 半導体装置の製造方法および半導体装置
US8865594B2 (en) * 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
JP2013122970A (ja) * 2011-12-09 2013-06-20 Ulvac Japan Ltd 配線構造の形成方法
WO2013148880A1 (en) 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10121671B2 (en) * 2015-08-28 2018-11-06 Applied Materials, Inc. Methods of depositing metal films using metal oxyhalide precursors
KR20200032756A (ko) 2017-08-14 2020-03-26 램 리써치 코포레이션 3차원 수직 nand 워드라인을 위한 금속 충진 프로세스
JP7036832B2 (ja) 2017-09-25 2022-03-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
WO2019213604A1 (en) 2018-05-03 2019-11-07 Lam Research Corporation Method of depositing tungsten and other metals in 3d nand structures
WO2019213338A1 (en) 2018-05-04 2019-11-07 Applied Materials, Inc. Deposition of metal films
JP2022513479A (ja) 2018-12-14 2022-02-08 ラム リサーチ コーポレーション ３ｄ ｎａｎｄ構造上の原子層堆積
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
JP2022544931A (ja) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション タングステン堆積
JP7295749B2 (ja) * 2019-09-13 2023-06-21 キオクシア株式会社 半導体装置の製造方法
JP7547732B2 (ja) * 2020-01-23 2024-09-10 Ｔｏｐｐａｎホールディングス株式会社 ガスバリア性積層体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415207B2 (ja) 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
JPH07252660A (ja) 1994-01-19 1995-10-03 Rikagaku Kenkyusho 薄膜の製造方法およびその製造装置
JPH0845878A (ja) * 1994-08-02 1996-02-16 Sony Corp 半導体装置の製造方法
JP4097747B2 (ja) 1997-08-07 2008-06-11 株式会社アルバック バリア膜形成方法
JPH11102909A (ja) * 1997-09-29 1999-04-13 Sony Corp 銅合金配線の形成方法
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2000212749A (ja) 1999-01-22 2000-08-02 Ulvac Japan Ltd 薄膜形成装置、及び窒化タングステン薄膜製造方法
JP3938450B2 (ja) 1999-07-06 2007-06-27 株式会社アルバック バリア膜製造方法
JP4817210B2 (ja) * 2000-01-06 2011-11-16 東京エレクトロン株式会社 成膜装置および成膜方法
JP4331414B2 (ja) 2000-03-02 2009-09-16 東京エレクトロン株式会社 半導体装置の製造方法
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6428859B1 (en) * 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6660126B2 (en) * 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US20020132473A1 (en) * 2001-03-13 2002-09-19 Applied Materials ,Inc. Integrated barrier layer structure for copper contact level metallization
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6656835B2 (en) * 2001-06-21 2003-12-02 Micron Technology, Inc. Process for low temperature atomic layer deposition of Rh
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
CN1270362C (zh) * 2002-09-18 2006-08-16 上海宏力半导体制造有限公司 形成自行对准金属硅化物的方法
US20040238876A1 (en) * 2003-05-29 2004-12-02 Sunpil Youn Semiconductor structure having low resistance and method of manufacturing same
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211892B (zh) * 2006-12-28 2011-11-09 海力士半导体有限公司 半导体器件的多层金属布线及其形成方法

Also Published As

Publication number Publication date
WO2005101473A1 (ja) 2005-10-27
US7419904B2 (en) 2008-09-02
KR20060127731A (ko) 2006-12-13
TW200537571A (en) 2005-11-16
CN100370585C (zh) 2008-02-20
TWI383426B (zh) 2013-01-21
JPWO2005101473A1 (ja) 2008-03-06
JP4974676B2 (ja) 2012-07-11
US20060264038A1 (en) 2006-11-23
KR101178743B1 (ko) 2012-09-07

Similar Documents

Publication Publication Date Title
CN1788336A (zh) 隔离膜的形成方法及电极膜的形成方法
CN1777694A (zh) 利用等离子体cvd的成膜方法以及装置
CN1271701C (zh) 有孔内部部件的涂覆方法及有孔内部部件
CN1848407A (zh) 半导体器件的制造方法以及半导体器件
CN1777693A (zh) 成膜方法
CN1191614C (zh) 在原子层沉积过程中使寄生化学气相沉积最小化的装置和原理
CN1732287A (zh) 氮化钨膜的成膜方法
US20140116470A1 (en) Method of decontamination of process chamber after in-situ chamber clean
CN101048853A (zh) 用于膜形成的前驱体和用于形成含钌膜的方法
CN1502120A (zh) 被处理体的处理方法及处理装置
CN1144274C (zh) 半导体器件制造设备和半导体器件制造方法
CN1110844C (zh) 阻挡层的形成方法
CN1292431A (zh) 利用原子层沉积法形成薄膜的方法
CN1185694C (zh) 在基体上形成膜的方法和装置
CN1879203A (zh) 半导体装置的制造方法及衬底处理装置
CN1266308C (zh) 半导体处理用的成膜方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1565046A (zh) 具有使用氟气的清洗装置的cvd设备以及在cvd设备中使用氟气的清洗方法
CN1610486A (zh) 制造布线电路板的方法
CN1871696A (zh) 绝缘膜的形成方法及其形成系统、半导体装置的制造方法
CN1579010A (zh) Cvd设备以及使用所述cvd设备清洗所述cvd设备的方法
CN1579011A (zh) Cvd设备以及使用cvd设备清洗cvd设备的方法
CN1745459A (zh) 半导体装置
CN1836317A (zh) 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20210407