CN1556476A - 一种实现pci总线与cpu总线之间转换的方法 - Google Patents

Abstract

本发明涉及一种实现总线之间转换的方法，具体是一种利用PCI配置命令，实现PCI总线访问CPU总线的方法。通过配置访问中地址期的寄存器号作为CPU总线的读写操作地址信息，对PCI配置读和配置写操作及初始化设备选择信号作出响应，根据地址期的总线命令译码产生读写信号，利用设备号产生片选信号来实现将PCI总线的信息“翻译”到CPU总线。与现有技术相比实现简单，所需资源极少，不需要将子卡作为一个完整的PCI设备进行处理，不需要为子卡分配地址空间，除了配置命令，子卡不响应任何PCI操作，减小了系统的工作负担，同时对可编程器件的要求也很少，利用一片较小的CPLD即可实现。

Description

一种实现PCI总线与CPU总线之间转换的方法

技术领域

本发明涉及一种实现总线之间转换的方法，具体涉及通讯或计算机系统中PCI总线与CPU总线之间的转换，具体是一种利用PCI配置命令，实现PCI总线访问CPU总线的方法。

背景技术

在许多计算机系统或通讯系统中，子卡或接口板与CPU之间只有PCI总线接口，但子卡或接口板上又有基于CPU总线访问的芯片需要进行读写操作，按以往的做法是利用可编程器件构造一个总线转换器，将基于CPU总线访问芯片的地址空间映射到PCI总线的memory空间或IO空间，然后由CPU作为initiator(PCI操作的发起方)通过PCI的memory读或memory写操作进行访问。该总线转换器需要作为一个完整的PCI设备进行处理，它必须实现以下功能：

设备识别号的实现：必须要虚拟DeviceID(设备号)、VendorID(制造商识别号)、RevisionID(版本号)等字段作为设备识别号，这样驱动程序才可以确定PCI总线上存在什么样的可用设备。

要实现一个可读写的基地址寄存器用于分配地址空间，同时要能够实现对PCI配置读写的响应。

由于是虚拟了一个完整的PCI从设备，根据不同的驱动软件，还应该在配置空间中实现状态和命令字段，以便于系统软件确定当前可用PCI设备的状态信息。

要能够对PCI总线的memory读或memory写操作进行正确的地址译码，并作出的响应。

要能够将基于CPU总线访问的寄存器映射到PCI地址空间。

CPU为了对子卡进行访问需要以下操作：

PCI总线初始化期间对子卡上的总线转换器进行配置，分配地址空间。

CPU作为initiator通过PCI的memory读或memory写操作进行访问。

综上所述，基于这种传统思路的设计方案不但复杂而且需要很大的资源空间。

发明内容

本发明的目的在于提供一种实现总线之间转换的方法，特别是一种利用PCI配置命令，实现PCI总线访问CPU总线的方法。以克服现有技术中实现方法过于复杂的缺点，解决现有实现方案消耗资源太多的技术问题。

本发明是这样实现的：

一种实现PCI总线与CPU总线之间转换的方法，至少包括如下步骤：

初始化步骤，用于配置访问中地址期的寄存器号作为CPU总线的读写操作地址信息；

设备选择步骤，用于对PCI配置读和配置写操作作出响应，对初始化设备选择信号作出响应；

数据传输步骤，根据地址期的总线命令译码产生读写信号；

数据锁存步骤，利用设备号产生片选信号。

所述初始化步骤中：

通过总线转换模块只实现一个寄存器的制造商识别号，并将其设为全1，用16进制表示为FFFF，根据PCI规范，如果制造商识别号为FFFF，则驱动软件在扫描PCI设备时将认为该设备号处没有PCI设备，所有对PCI设备的操作都将略过。

所述设备选择步骤中：

如果要对子卡上芯片的某个寄存器进行访问，直接由驱动程序发出一个PCI配置读或写的命令，驱动PCI总线。

所述数据传输步骤中：

由PCI操作的发起方主动发起PCI操作，在地址期，利用寄存器号及保留位作为CPU总线的地址信息，利用PCI总线的命令字段作为CPU总线读写操作的指示，在数据期，利用数据总线的高16位来传输CPU总线的数据。

所述数据传输步骤中：

地址期总线的总线号、功能号、配置访问类型都必在PCI操作的地址期进行全译码。

所述数据传输步骤中：

在PCI总线的数据期，利用CPU总线访问从设备的数据传输响应信号作为产生PCI总线操作中从设备响应信号的激励，即只有当数据传输响应信号有效以后，才产生PCI总线操作中从设备的响应信号，否则PCI总线处于等待状态，用于保证不会出现误操作。

所述数据锁存步骤中：

是利用PCI总线操作中从设备响应信号的延迟作为CPU总线的操作响应信号，以满足慢速CPU总线操作的时序要求。

所述PCI总线操作中从设备响应信号的延迟是利用PCI规范中的重试机制，即由从设备发出停止信号，在超过一定的限定时间而没有数据响应PCI总线操作中从设备响应信号以后，从设备发出停止信号，主设备撤销PCI总线操作，在下一次总线仲裁到来以后再对同一地址进行相同的操作。

一种实现PCI总线与CPU总线之间转换的方法，包括如下步骤：

第一步骤，通过总线转换模块只实现一个寄存器的制造商识别号，并将其设为全1，用16进制表示为FFFF，根据PCI规范，如果制造商识别号为FFFF，则驱动软件在扫描PCI设备时将认为该设备号处没有PCI设备，所有对PCI设备的操作都将略过。

第二步骤，将PCI总线在数据期的定义分为两个部分，低16位只在地址为00时有意义，且值为ffff，高16位作为从CPU总线锁存到的数据，或者是将要写到CPU总线的数据值，避免总线产生冲突；

第三步骤，将总线转换模块的设备选择信号连接至某一根可用作设备选择的PCI总线的AD线上，在地址期，一旦总线转换器译码到总线命令为配置读或写，将根据设备选择信号进行判断以发出设备响应信号；

第四步骤，如果要对子卡上芯片的某个寄存器进行访问，直接由驱动程序发出一个PCI配置读或写的命令，驱动PCI总线；

第五步骤，基于CPU总线的访问是异步操作，无论读还是写操作都必须等待芯片的数据传输响应信号有效才能开始PCI的数据期，利用数据传输响应信号作为PCI总线操作中从设备响应信号的激励，PCI总线操作中从设备的响应信号维持一个PCI时钟周期有效，之后撤消；

第六步骤，设备响应信号在紧接着地址期的下一个时钟周期有效，说明从设备已响应，PCI总线处于等待状态；

第七步骤，利用PCI规范中的重试机制，即由从设备发出停止信号，在超过一定的限定时间而没有数据响应PCI总线操作中从设备响应信号以后，从设备发出停止信号，主设备撤销PCI总线操作，在下一次总线仲裁到来以后再对同一地址进行相同的操作。

本发明提出了一种利用PCI的配置命令实现PCI总线访问CPU总线的方法，与现有技术相比实现简单，所需资源极少，大大减少了系统的复杂度。不需要将子卡作为一个完整的PCI设备进行处理，不需要为子卡分配地址空间，除了配置命令，子卡不响应任何PCI操作，减小了系统的工作负担，同时对可编程器件的要求也很少，利用一片较小的CPLD即可实现。

附图说明

图1给出的是以motorola方式进行CPU总线操作的时序图；

图2给出的是PCI配置访问在地址期的格式图；

图3给出的是总线转换模块与外部连接的示意图；

图4给出的是本发明所述方法的状态转换流程图。

具体实施方式

本发明的基本思想是：将PCI总线的信息“翻译”到CPU总线，具体思路如下：

将该PCI设备的制造商识别号(VendorID)号设为全1，用16进制表示时为FFFF，按PCI总线规范约定，在PCI总线初始化阶段将略过该PCI设备。

除PCI配置读和配置写操作以外，对其它所有PCI操作都不作响应，不需要设定基地址寄存器，只对IDSEL(初始化设备选择信号)作出响应。

Initiator主动发起PCI操作，在地址期，利用寄存器号及保留位作为CPU总线的地址信息，利用PCI总线的命令字段作为CPU总线读写操作的指示。在数据期利用数据总线的高16位来传输CPU总线的数据。

利用TRDY(PCI总线操作中从设备的响应信号)的延迟作为CPU总线的操作响应信号，以满足慢速CPU总线操作的时序要求。

本发明提供一种利用PCI配置命令完成PCI总线访问CPU总线的方法：

1、配置访问中地址期的寄存器号作为CPU总线的读写操作地址信息，如果地址宽度超过6位，则可以利用保留位的最高几位作为高位的地址位；

2、根据地址期的PCI总线命令译码产生读写信号；

3、利用设备号产生片选信号：

在PCI总线的数据期，利用CPU总线访问从设备的DTA(数据传输响应信号)作为产生PCI从设备trdy信号的激励，即只有当DTA有效以后才产生trdy，否则PCI总线处于等待状态，这样可保证不会出现误操作。

PCI总线的配置操作是一种比较特殊的PCI操作，在地址期，总线命令(CBE#[3:0])为“1010(读)”或“1011(写)”，此时总线上的32位数据所包含的意义如图2所示，最低两位表示配置操作的类型；第2至第7位表示配置操作的寄存器号，我们用这个寄存器号作为CPU总线的地址信息。

以下结合附图对本发明作进一步详细说明：

图1示出了motorola方式CPU总线操作的时序图。CPU总线要完成读写操作，必须要DS(data strobe，数据选择)、CS#(chip select，片选，#表示低电平有效)、R/W(读写信号)以及数据线上的DTA#(dataacknowledgment，数据响应信号)、地址线上的ADDRESS(地址信号，A0-A6共7根地址线)等信号同时有效，同时，作为一个CPU总线访问的从设备还将输出一个响应信号DTA(数据传输响应)。数据总线分为读和写两种形式，其中“D0-D7 READ”表示读操作时的数据总线；“D0-D7WRITE”表示写操作时的数据总线。VALID DATA表示数据的有效期。

图2中：最低两位表示配置操作的类型；第2至第7位表示配置操作的寄存器号，我们用这个寄存器号作为CPU总线的地址信息，保留位可以用作高位的地址信息。

图3中：CPU总线访问主设备与总线转换模块之间通过PCI总线连接，CPU总线访问从设备与总线转换模块之间通过CPU总线连接。其中，AD[31:0]为PCI总线的数据与地址总线；C/BE[3:0]#为PCI总线命令/字节有效信号(#表示低电平有效)；FRAME#为帧周期信号；IRDY#为主设备准备好信号；IDSEL为初始化设备选择信号；TRDY为PCI操作中从设备的响应信号，表示从设备的数据已准备好；DELSEL为PCI操作中从设备的响应信号，表示从设备已经响应；PLD为可编程逻辑器件。

图4中：整个流程由复位开始，所有状态机处于初始化状态(401)，总线转换模块经过译码后进入设备选择状态(402)，紧接着总线转换进入数据传输状态(403)，一旦从设备的DTA信号有效(404)，就进入数据锁存状态(405)，同时置TRDY为有效，一次PCI总线操作结束，重新进入初始化状态(401)。

实现技术方案的具体描述如下：

1、总线转换模块只实现一个寄存器VendorID，并将VendorID设为FFFF，根据PCI规范，如果VendorID为FFFF，则驱动软件在扫描PCI设备时将认为该设备号处没有PCI设备，所有对PCI设备的操作都将略过。

2、由于VendorID的寄存器地址为00，为了不使总线上产生冲突，PCI总线在数据期的定义分为两个部分，低16位只在地址为00时有意义，且值为ffff，高16位作为从CPU总线锁存到的数据，或者是将要写到CPU总线的数据值。

3、将总线转换模块的IDSEL连接至某一根可用作设备选择的PCI总线AD线上，在地址期，一旦总线转换器译码到总线命令为配置读或写，将根据IDSEL进行判断以发出设备响应信号。

4、如果要对子卡上芯片的某个寄存器进行访问，直接由驱动程序发出一个PCI配置读或写的命令，驱动PCI总线。操作系统有不同函数调用，在VxWorks下PCI配置读写的命令为：

配置读：

PciConfigInLong(BusNumber，DeviceNumber，Function，RegAddr，Paddr)；

配置写：

PciConfigOutLong(BusNumber，DeviceNumber，Function，RegAddr，Data)；

其中BusNumber用来指示总线号；DeviceNumber用来指示设备号，如果子卡上IDSEL与PADn连在一起，则DeviceNumber就应设为n；Function指示功能号；Paddr为数据读出以后存放的地址；Data为将要写入的数据；RegAddr的低两位按0类配置访问或1类配置访问设为00或01，RegAddr高6位用来指示将要访问的寄存器地址。总线号、功能号、配置访问类型都必在PCI操作的地址期进行全译码，这样才可以通过PCI桥对本发明所述技术方案进行扩展。

5、基于CPU总线的访问一般都是异步操作，无论读还是写操作都必须等待芯片的DTA响应信号有效才能开始PCI的数据期，因此在本发明中利用DTA信号作为TRDY的激励，TRDY维持一个PCI时钟周期有效，之后撤消。

作为设备响应信号，DEVSEL(设备选择信号)在紧接着地址期的下一个时钟周期有效，说明从设备已响应，但由于此时TRDY处于无效状态，所以PCI总线处于一种等待状态，按PCI总线规范，这个等待状态可以任意长，但如果芯片的响应时间特别长，将会响应PCI总线的效率，在这种情况下，可以利用PCI规范中的重试机制，即由从设备发出STOP信号，在超过一定的限定时间而没有数据响应TRDY以后，从设备发出STOP信号，主设备撤销PCI总线操作，在下一次总线仲裁到来以后再对同一地址进行相同的操作。

Claims (9)

1、一种实现PCI总线与CPU总线之间转换的方法，至少包括如下步骤：

初始化步骤，用于配置访问中地址期的寄存器号作为CPU总线的读写操作地址信息；

设备选择步骤，用于对PCI配置读和配置写操作作出响应，对初始化设备选择信号作出响应；

数据传输步骤，根据地址期的总线命令译码产生读写信号；

数据锁存步骤，利用设备号产生片选信号。

2、如权利要求1所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述初始化步骤中：

通过总线转换模块只实现一个寄存器的制造商识别号，并将其设为全1。

3、如权利要求1所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述设备选择步骤中：

如果要对子卡上芯片的某个寄存器进行访问，直接由驱动程序发出一个PCI配置读或写的命令，驱动PCI总线。

4、如权利要求1所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述数据传输步骤中：

由PCI操作的发起方主动发起PCI操作，在地址期，利用寄存器号及保留位作为CPU总线的地址信息，利用PCI总线的命令字段作为CPU总线读写操作的指示，在数据期，利用数据总线的高16位来传输CPU总线的数据。

5、如权利要求1所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述数据传输步骤中：

地址期总线的总线号、功能号、配置访问类型都必在PCI操作的地址期进行全译码。

6、如权利要求4或5所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述数据传输步骤中：

在PCI总线的数据期，利用CPU总线访问从设备的数据传输响应信号作为产生PCI总线操作中从设备响应信号的激励，即只有当数据传输响应信号有效以后，才产生PCI总线操作中从设备的响应信号，否则PCI总线处于等待状态，用于保证不会出现误操作。

7、如权利要求1所述实现PCI总线与CPU总线之间转换的方法，其特征在于所述数据锁存步骤中：

是利用PCI总线操作中从设备响应信号的延迟作为CPU总线的操作响应信号，以满足慢速CPU总线操作的时序要求。

8、如权利要求7所述实现PCI总线与CPU总线之间转换的方法，其特征在于：

所述PCI总线操作中从设备响应信号的延迟是利用PCI规范中的重试机制，即由从设备发出停止信号，在超过一定的限定时间而没有数据响应PCI总线操作中从设备响应信号以后，从设备发出停止信号，主设备撤销PCI总线操作，在下一次总线仲裁到来以后再对同一地址进行相同的操作。

9、一种实现PCI总线与CPU总线之间转换的方法，包括如下步骤：

第一步骤，通过总线转换模块只实现一个寄存器的制造商识别号，并将其设为全1。

第二步骤，将PCI总线在数据期的定义分为两个部分，低16位只在地址为00时有意义，且值为ffff，高16位作为从CPU总线锁存到的数据，或者是将要写到CPU总线的数据值，避免总线产生冲突；

第三步骤，将总线转换模块的设备选择信号连接至某一根可用作设备选择的PCI总线的AD线上，在地址期，一旦总线转换器译码到总线命令为配置读或写，将根据设备选择信号进行判断以发出设备响应信号；

第四步骤，如果要对子卡上芯片的某个寄存器进行访问，直接由驱动程序发出一个PCI配置读或写的命令，驱动PCI总线；

第五步骤，基于CPU总线的访问是异步操作，无论读还是写操作都必须等待芯片的数据传输响应信号有效才能开始PCI的数据期，利用数据传输响应信号作为PCI总线操作中从设备响应信号的激励，PCI总线操作中从设备的响应信号维持一个PCI时钟周期有效，之后撤消；

第六步骤，设备响应信号在紧接着地址期的下一个时钟周期有效，说明从设备已响应，PCI总线处于等待状态；

第七步骤，利用PCI规范中的重试机制，即由从设备发出停止信号，在超过一定的限定时间而没有数据响应PCI总线操作中从设备响应信号以后，从设备发出停止信号，主设备撤销PCI总线操作，在下一次总线仲裁到来以后再对同一地址进行相同的操作。

Images