[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1428852A - 半导体装置及其制法 - Google Patents

半导体装置及其制法 Download PDF

Info

Publication number
CN1428852A
CN1428852A CN01144815A CN01144815A CN1428852A CN 1428852 A CN1428852 A CN 1428852A CN 01144815 A CN01144815 A CN 01144815A CN 01144815 A CN01144815 A CN 01144815A CN 1428852 A CN1428852 A CN 1428852A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
electronic component
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01144815A
Other languages
English (en)
Other versions
CN1216423C (zh
Inventor
廖致钦
普翰屏
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN011448156A priority Critical patent/CN1216423C/zh
Publication of CN1428852A publication Critical patent/CN1428852A/zh
Application granted granted Critical
Publication of CN1216423C publication Critical patent/CN1216423C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

一种半导体装置及其制法，是由预先将电子元件电性接置于第一基板上，又将此第一基板接置于半导体芯片或第二基板上，并在半导体芯片接置于第二基板上后，电性连接第一基板、第二基板与芯片，其后再经过模压、植球及切单等工艺即可完成，可有效避免焊线短路，且无须改变基板设计、无须使用细微间隙电路图案布局以及成本昂贵的电子元件整合板的具电子元件的半导体装置。

Description

半导体装置及其制法
技术领域
本发明涉及一种半导体装置及其制法，尤指一种整合有如无源元件的电子元件的半导体装置及其制法。
背景技术
一般半导体装置为提升其性能，常加入有例如无源元件的电子元件于半导体装置中。例如美国专利第5,264,730号、第5,311,405号、第5,811,880号、第5,825,628号，以及第6,316,828号等，即揭示有在焊球网格阵列(BGA)封装件的基板上设置无源元件，以增进封装件整体电性功能的技术内容。
此种具有无源元件的半导体装置的基板配置如图9，最好将例如电阻或电容等无源元件40接置于基板10的接地环(Ground Ring)13与电源环(Power Ring)12上邻近芯片20的位置处，同时以将无源元件40分别置于邻接芯片20的四个角落处为最佳。
但此种基板10的配置形式由于无源元件40的加入，将导致该无源元件40之间的焊线垫(Bond Finger)11的布局间隙P被迫由例如传统的0.150mm缩限成细微间隙(Fine Pitch)的0.125mm，使造成制造成本的大幅增加。
此外，上述无源元件40的设置亦同样会造成基板10的布线为避开无源元件40而使其布线区域及空间皆受到限制，进而影响及基板的整体设计；反之，为顾及基板10上的布线，无源元件40的设置数量及其位置亦同样受到限制，导致半导体装置的性能提升亦产生瓶颈。
再者，若为适应实际需求而必须将无源元件40置于芯片20的角落以外的周缘附近时，则常因有导线30由芯片20的焊垫(Bond Pad)21绕过无源元件40的上方而电性连接至基板10的对应焊线垫11上，使易发生如图10所示导线30触及无源元件40的角缘而造成短路现象，进而影响及打线的良率以及产品的信赖性。此种易产生短路现象的缺点虽可由事先将无源元件40被覆一层绝缘材质加以解决，然而此种工艺上的增加亦会带来生产成本的大幅上扬。
为解决上述诸多问题，美国专利第5,670,824号虽提供了一种将无源元件整合在一板材上，又将其置于芯片下方的结构，但此种整合型的无源元件板由于无法使用传统的电阻或电容等无源元件，导致其造价十分昂贵，故难以符合市场需求，而无法进行大量生产。
此外，中国台湾专利申请第89121891号虽亦提出如图11所示的将无源元件40直接电性连接于芯片40上的结构，但此种结构须预先在芯片20上形成无源元件40的黏接垫22，并在此黏接垫22上进行焊块底部金属化工艺(Under Bumping Metalization)，以与无源元件40的焊药(Solder Paste)电性连接，而导致工艺复杂化，并造成制造成本的大幅增加。
该专利另提出一种如图12所示的直接将无源元件40黏置于芯片20上，再将该无源元件40以导线42、43分别电性连接至基板10上的电源环12与接地环13的结构，然而此种结构的无源元件40的接触端(Terminal)因表面不够平整，而难以利用传统封装工艺的焊线机进行焊线，同时，其接触端若未进行镀金处理，即亦无法进行焊线。因此，此种结构亦因难以在现有设备与工艺架构下进行量产之故，而无法切合市场的需求。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，基板无需使用细微间隙的焊线垫布局，而可降低生产成本。
本发明的另一目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，基板的布线设计以及电子元件的设置数量与位置皆无须受限。
本发明的另一目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，不会产生导线触及电子元件而造成短路现象。
本发明的另一目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，无须使用昂贵的整合型电子元件板，而可有效节省制造费用。
本发明的另一目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，无须事先在芯片上设置电子元件的黏接垫，亦无须在该黏接垫上施加焊块底部金属化的工艺，而可简化制造过程并降低成本。
本发明的另一目的在于提供一种半导体装置及其制法，其可在加设例如无源元件的电子元件时，不会有难以利用现有焊线设备在电子元件上进行焊线的困扰，而可在现有工艺架构下进行量产。
为达成上述目的，本发明的半导体装置包括：具有第一表面与第二表面的电子元件；具有第一表面与第二表面的第一基板，其中，该电子元件的第二表面电性连接于该第一基板的第一表面上；具有第一表面与第二表面的半导体芯片；具有第一表面与第二表面的第二基板，其中，该半导体芯片的第二表面接置于该第二基板的第一表面上，同时该载置有电子元件的第一基板的第二表面接置于由该半导体芯片与该第二基板所形成的结构上，例如接置于该半导体芯片的第一表面上，或该第二基板的第一表面上，或其它适当位置处；电性连接该半导体芯片的第一表面、该第一基板的第一表面、以及该第二基板的第一表面的多条导线；被覆该电子元件、该第一基板、该半导体芯片、以及该导线于该第二基板的第一表面上的封装胶体；以及植于该第二基板的第二表面上的多个焊球。
本发明的半导体装置的制法则包括下列步骤：准备分别具有第一表面及第二表面的第一基板、电子元件、半导体芯片、以及第二基板；将电子元件的第二表面电性连接至该第一基板的第一表面上；接置半导体芯片的第二表面于第二基板的第一表面上；将该载有电子元件的第一基板的第二表面接置于由该半导体芯片与第二基板所形成的结构上，例如接置于该半导体芯片的第一表面上，或该第二基板的第一表面上，或其它适当位置处；焊上多条导线，使该半导体芯片的第一表面、该第一基板的第一表面、以及该第二基板的第一表面之间可形成电性连接状态；将该电子元件、该第一基板、该半导体芯片、及该导线以封装胶体被覆于该第二基板的第一表面上；以及在该第二基板的第二表面上植上焊球。
上述半导体装置及其制法亦可运用于使用导线架的半导体装置上，其中，该载有电子元件的第一基板的第二表面接置于半导体芯片的第一表面上。
由上述本发明的半导体装置及其制法，人们在欲由加设例如电阻或电容等无源元件的电子元件于半导体装置上以提升其性能时，将无须再改变基板或芯片的设计，即径可利用既有的零组件、原材料、工艺、技术、以及机器设备等软、硬件设施来制作载置有电子元件的基板后，再将的设置于半导体装置的封装结构中，便可在成本远较现有技术更为低廉，但产品良率为提升的状况下，得立即获致强化半导体装置的电性功能的效果。
附图说明
以下结合附图详细说明本发明的实施例，但本发明的可实施范围并非仅局限于实施例的内容。
图1A及1B是分别显示可用于本发明的第一基板的主视图及俯视图；
图2A及2B是分别显示本发明的电子元件电性连接于第一基板上的主视图及俯视图；
图3A及3B是分别显示本发明的半导体芯片接置于第二基板上的主视图及俯视图；
图4A及4B是分别显示本发明的载有电子元件的第一基板接置于半导体芯片上并完成打线的主视图及俯视图；
图5是显示本发明的完成模压及植球的半导体装置的主视图；
图6A及6B是分别显示本发明的打线方式的其它实施例的示意图；
图7是显示本发明的另一实施例的示意图；
图8A是显示本发明的又一实施例尚未进行模压工艺的结构俯视图；
图8B是显示图8A的实施例完成模压及植球的示意图；
图9是显示现有具有无源元件的半导体装置的基板配置示意图；
图10是显示现有具有无源元件的半导体装置的导线短路示意图；
图11是显示另一现有具有无源元件的半导体装置的结构示意图；
图12是显示又一现有具有无源元件的半导体装置的结构示意图。
图中符号说明：
10、10′基板、第二基板      11、52  电源焊线垫
12      电源环              13      接地环
14、14′、22、44、56                第一表面
100     芯片座              20      半导体芯片、芯片
21      焊垫                22      黏接垫
23、45、57                          第二表面
30、31、32、32′、33、34′、42、43  导线
40      无源元件            41      电子元件
50      第一基板            53      接地焊线垫
54      电源焊垫            55      接地焊垫
60、60′封装胶体            70      多个焊球
70′    多个导脚
具体实施方式
本发明的半导体装置如图5所示，包括电子元件41、第一基板50、半导体芯片20、第二基板10、多条导线30、31、32、33、34、封装胶体60、以及多个焊球70。
其中，该电子元件41具有第一表面44及第二表面45，同时该电子元件41可为例如电阻或电容等无源元件或其它适合的电子元件。该电子元件41的第二表面45通过例如回熔焊接(Reflow)等现有方式焊设于第一基板50的第一表面56上，使得电性连接于形成在该第一表面56上的电源焊垫54及接地焊垫55。
该半导体芯片20亦具有第一表面22及第二表面23，且其第二表面23以例如黏着等现有方式接置于第二基板10的第一表面14上。该载置有电子元件41的第一基板50可选择以其第二表面57由例如黏着等现有方式接置于该半导体芯片20的第一表面22上。
多条例如金线(Gold Wire)等导电的导线30、31、32、33、34则分别焊接并使电性连接于该半导体芯片20的第一表面22、该第一基板50的第一表面56、以及该第二基板10的第一表面14之间，其中，如图4B及图5所示，导线30电性连接半导体芯片20的第一表面22上所形成的焊垫21中的信号垫(Signal Pad)至第二基板10的第一表面14上所形成的信号焊线垫(Signal Finger)11上，导线31则电性连接半导体芯片20的第一表面22上所形成的焊垫21中的电源垫(Power Pad)至第一基板50的第一表面56上所形成与该电源焊垫54电性连接的电源焊线垫(Power Finger)52上，而导线32则电性连接该第一基板50的第一表面56上所形成与该电源焊线垫52并联的另一电源焊线垫52至第二基板10的第一表面14上所形成的电源环12。
同样地，导线33电性连接半导体芯片20的第一表面22上所形成的焊垫21中的接地垫(Ground Pad)至第一基板50的第一表面56上所形成与该接地焊垫55电性连接的接地焊线垫(Ground Finger)53上，而导线34则电性连接该第一基板50的第一表面56上所形成与该接地焊线垫53并联的另一接地焊线垫53至第二基板10的第一表面14上所形成的接地环13。
具保护作用的封装胶体60则被覆该电子元件41、第一基板50、半导体芯片20、以及导线30、31、32、33、34于该第二基板10的第一表面14上。该第二基板10的第二表面15上则植有可令本发明的半导体装置与外界电性连接的多个焊球(Solder Ball)70。
上述载有电子元件41的第一基板50亦得如图8A及图8B所示，选择接置于第二基板10′的第一表面14′上，以降低该半导体装置的整体高度。其中，由分别焊接于半导体芯片20的第一表面22、第二基板10′的第一表面14′、以及第一基板50的第一表面56之间的多条导线30、35、36，即可达到电性连接半导体芯片20、第二基板10′、以及第一基板50(电子元件41)的目的。
此外，上述第一基板50、半导体芯片20、以及第二基板10之间的导线连接方式亦可选择如图6A所示的方式，即将原图5的导线32及34，分别改由自该半导体芯片20的第一表面22上所形成的焊垫21中的电源垫电性连接至第二基板10的第一表面14上所形成的电源环12上的导线32′，及自该半导体芯片20的第一表面22上所形成的焊垫21中的接地垫电性连接至第二基板10的第一表面14上所形成的接地环13上的导线34′加以取代，将仍可达到同等的效果。
又，上述第一基板50、半导体芯片20、以及第二基板10之间的导线连接方式亦得选用如图6B所示的型式，亦即将原图5的导线31及33，分别改由如图6A所示的导线32′及34′加以取代，亦将可达到相等的效果。
上述图8A图及图8B所示的实施例中的导线的连接方式亦得参酌例如图6A或图6B的形态进行等效变更，其细节将不再予以赘述。
再者，本发明的技术思想亦得运用于使用导线架的半导体装置上，如图7所示。其中，该载置有电子元件41的第一基板50以其第二表面57由例如黏着等现有方式接置于半导体芯片20的第一表面22上，而该半导体芯片20则以其第二表面23由例如黏着等现有方式接置于芯片座100上。多条导线30、31、32、33、34则分别焊接并使电性连接于该半导体芯片20的第一表面22、第一基板50的第一表面、以及配置于半导体芯片20周缘的多个导脚70′的内端之间。具保护作用的封装胶体60′被覆住该电子元件41、第一基板50、半导体芯片20、芯片座100、多条导线30、31、32、33、34、以及多个导脚70′的内侧部份。此外，该导线亦可采用前述如图6A或图6B的等效连接方式，而仍得达到相同的效果。
如图5所示本发明的半导体装置的制法，包括下列各步骤。
首先，准备一具有第一表面56及第二表面57的第一基板50，如图1A及图1B所示。其中，该第一基板50的第一表面56上形成有多个电源焊线垫52、接地焊线垫53、电源焊垫54、以及接地焊垫55，同时该电源焊线垫52及接地焊线垫53分别以并联成对的方式与电源焊垫54及接地焊垫55形成电性连接状态。
次将例如电阻或电容等无源元件的电子元件41的第二表面45以例如回熔焊接等现有方式焊设于第一基板50的第一表面56上，如图2A及图2B所示，使得电性连接于形成在该第一表面56上的电源焊垫54及接地焊垫55。
再以例如黏着等现有方式接置半导体芯片20的第二表面23于第二基板10的第一表面14上，如图3A及图3B所示。
再将该载置有电子元件41的第一基板50的第二表面57以例如黏着等现有方式接置于该半导体芯片20的第一表面22上，并焊上多条例如金线(Gold Wire)等导电的导线30、31、32、33、34，如图4A及图4B所示，以令该半导体芯片20的第一表面22、该第一基板50的第一表面56、以及该第二基板10的第一表面14之间形成电性连接状态。该导线30、31、32、33、34的详细连接关系已于前述有关本发明的半导体装置的实施例中予以说明，故于此不再赘述。
接着进行模压步骤，以令具保护作用的封装胶体60被覆该电子元件41、第一基板50、半导体芯片20、以及多条导线30、31、32、33、34于第二基板10的第一表面14上。最后，再于该第二基板10的第二表面15上植设多个例如锡球的焊球70，以令所制成的半导体装置可经由该焊球70与外界进行电性连接，如图5所示。
上述导线的连接方式亦可选用如前所述的如图6A或图6B的形式，仍皆可达成相同的效果。
此外，上述载置有电子元件41的第一基板50亦得如前所述，以如图8B所示的方式接置于第二基板10′的第一表面14′上，以降低半导体装置的整体高度。
再者，上述半导体装置的制法亦得运用于如图7所示的使用导线架的半导体装置的制作。其中，该使用导线架的半导体装置的制法仅须在现有制法中加上接置载有电子元件41的第一基板50于半导体芯片20上的步骤，以及加焊由第一基板50的第一表面56上引出的导线等步骤即可，故在此将不再赘述其细节。
又，上述半导体装置的制法亦得应用于以矩阵形式(Matrix)排列的基板上，以利于进行大量生产的场合。其中，该第一基板50即可预先制成矩阵排列的形式，待电子元件41分别焊设于其对应位置后即予以切单(Singulation)处理，以形成单独的载有电子元件41的第一基板50。同时，该第二基板10亦可同样地制成矩阵排列的形式，以在分别接置半导体芯片20以及上述单独的载有电子元件41的第一基板50，并焊上导线，进行模压，植球后，再加以切单即可完成本发明的半导体装置。
以上所述，仅用以说明本发明的具体实例而已，并非用以限定本发明的可实施范围，举凡本领域技术人员在未脱离本发明所揭示的精神与技术思想下所完成的一切等效改变或修饰，仍皆应由本专利的保护范围所涵盖。

Claims (19)

1.一种半导体装置，包括：
具有第一表面及第二表面的电子元件；
具有第一表面及第二表面的第一基板，该电子元件的第二表面电性连接于该第一基板的第一表面上；
具有第一表面及第二表面的半导体芯片；
具有第一表面及第二表面的第二基板，该半导体芯片的第二表面接置于该第二基板的第一表面上，该载置有该电子元件的第一基板的第二表面则接置于由该半导体芯片与该第二基板所形成的结构上；
电性连接该半导体芯片的第一表面、该第一基板的第一表面、以及该第二基板的第一表面的多条导线；
被覆该电子元件、该第一基板、该半导体芯片、以及该导线于该第二基板的第一表面上的封装胶体；以及
植设于该第二基板的第二表面上的多个焊球。
2.根据权利要求1所述的半导体装置，其特征在于：该载置有该电子元件的第一基板的第二表面接置于该半导体芯片的第一表面上。
3.根据权利要求1所述的半导体装置，其特征在于：该载置有该电子元件的第一基板的第二表面接置于该第二基板的第一表面上。
4.根据权利要求1-3中任一项所述的半导体装置，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该半导体芯片的第一表面、该半导体芯片的第一表面与该第二基板的第一表面、以及该第一基板的第一表面与该第二基板的第一表面的导线。
5.根据权利要求1-3中任一项所述的半导体装置，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该半导体芯片的第一表面、以及该半导体芯片的第一表面与该第二基板的第一表面的导线。
6.根据权利要求1-3中任一项所述的半导体装置，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该第二基板的第一表面、以及该半导体芯片的第一表面与该第二基板的第一表面的导线。
7.根据权利要求1-3中任一项所述的半导体装置，其特征在于：该电子元件为无源元件。
8.根据权利要求1-3中任一项所述的半导体装置，其特征在于：该电子元件是以回熔焊接方式焊设于该第一基板的第一表面上。
9.一种半导体装置的制法，包括下列步骤：
准备分别具有第一表面及第二表面的第一基板、电子元件、半导体芯片、以及第二基板；
将该电子元件的第二表面电性连接至该第一基板的第一表面上；
接置该半导体芯片的第二表面于该第二基板的第一表面上；
将该载置有该电子元件的第一基板的第二表面接置于由该半导体芯片与该第二基板所形成的结构上；
焊上多条导线，使该半导体芯片的第一表面、该第一基板的第一表面、以及该第二基板的第一表面之间形成电性连接状态；
将该电子元件、该第一基板、该半导体芯片、及该导线以封装胶体被覆于该第二基板的第一表面上；以及
在该第二基板的第二表面上植上焊球。
10.根据权利要求9所述半导体装置的制法，其特征在于：该载置有该电子元件的第一基板的第二表面接置于该半导体芯片的第一表面上。
11.根据权利要求9所述半导体装置的制法，其特征在于：该载置有该电子元件的第一基板的第二表面接置于该第二基板的第一表面上。
12.根据权利要求9-11中任一项所述半导体装置的制法，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该半导体芯片的第一表面、该半导体芯片的第一表面与该第二基板的第一表面、以及该第一基板的第一表面与该第二基板的第一表面的导线。
13.根据权利要求9-11中任一项所述的半导体装置的制法，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该半导体芯片的第一表面、以及该半导体芯片的第一表面与该第二基板的第一表面的导线。
14.根据权利要求9-11项中任一项所述的半导体装置的制法，其特征在于：该导线包括分别电性连接该第一基板的第一表面与该第二基板的第一表面、以及该半导体芯片的第一表面与该第二基板的第一表面的导线。
15.根据权利要求9-11项中任一项所述的半导体装置的制法，其特征在于：该电子元件为无源元件。
16.根据权利要求9-11项中任一项所述的半导体装置的制法，其特征在于：该电子元件是以回熔焊接方式焊设于该第一基板的第一表面上。
17.一种半导体装置，包括：
具有第一表面及第二表面的电子元件；
具有第一表面及第二表面的基板，该电子元件的第二表面电性连接于该基板的第一表面上；
具有第一表面及第二表面的半导体芯片，该载置有该电子元件的基板的第二表面接置于该半导体芯片的第一表面上；
供该半导体芯片的第二表面接置的芯片座；
配置于该半导体芯片周缘的多个导脚；
电性连接该半导体芯片的第一表面、该基板的第一表面、以及该导脚内端的多条导线；以及
被覆住该电子元件、该基板、该半导体芯片、该芯片座、该导线、以及该导脚内侧部份的封装胶体。
18.根据权利要求17所述的半导体装置，其特征在于：该电子元件为无源元件。
19.根据权利要求17或18所述的半导体装置，其特征在于：该电子元件是以回熔焊接方式焊设于该基板的第一表面上。
CN011448156A 2001-12-26 2001-12-26 半导体装置及其制法 Expired - Lifetime CN1216423C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN011448156A CN1216423C (zh) 2001-12-26 2001-12-26 半导体装置及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN011448156A CN1216423C (zh) 2001-12-26 2001-12-26 半导体装置及其制法

Publications (2)

Publication Number Publication Date
CN1428852A true CN1428852A (zh) 2003-07-09
CN1216423C CN1216423C (zh) 2005-08-24

Family

ID=4677841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011448156A Expired - Lifetime CN1216423C (zh) 2001-12-26 2001-12-26 半导体装置及其制法

Country Status (1)

Country Link
CN (1) CN1216423C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456464C (zh) * 2005-06-09 2009-01-28 恩益禧电子股份有限公司 半导体装置以及用于制造该半导体装置的方法
CN102344109A (zh) * 2010-08-02 2012-02-08 日月光半导体制造股份有限公司 封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456464C (zh) * 2005-06-09 2009-01-28 恩益禧电子股份有限公司 半导体装置以及用于制造该半导体装置的方法
US7687803B2 (en) 2005-06-09 2010-03-30 Nec Electronics Corporation Semiconductor device and method for manufacturing semiconductor device
CN102344109A (zh) * 2010-08-02 2012-02-08 日月光半导体制造股份有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
CN1216423C (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
CN2664198Y (zh) 多芯片封装结构
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN101540308B (zh) 半导体芯片封装
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN2636411Y (zh) 多芯片封装结构
TW546792B (en) Manufacturing method of multi-chip stack and its package
CN1601736A (zh) 半导体集成电路装置及电子设备
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
TWI234209B (en) BGA semiconductor device with protection of component on ball-planting surface
CN201655787U (zh) 半导体封装结构
CN1228839C (zh) 一种多晶粒封装结构
CN1216423C (zh) 半导体装置及其制法
CN201898130U (zh) 半导体芯片封装结构
CN104008982B (zh) 芯片封装工艺及芯片封装
US20150008594A1 (en) Semiconductor packages
CN104867913A (zh) 多芯片混合集成的三维封装结构及加工方法
US8268671B2 (en) Semiconductor system-in-package and methods for making the same
CN1303685C (zh) 球栅阵列半导体封装件
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
CN2572564Y (zh) 晶粒级封装结构
CN106158778B (zh) 具有侧面接触垫和底部接触垫的集成电路封装
CN1290182C (zh) 倒装封装结构
CN1171294C (zh) 薄型球栅阵列式集成电路封装的制作方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN1808702A (zh) 半导体封装结构及其制法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050824

CX01 Expiry of patent term