[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1442752B - 一种抗蚀图形改进材料 - Google Patents

一种抗蚀图形改进材料 Download PDF

Info

Publication number
CN1442752B
CN1442752B CN031017681A CN03101768A CN1442752B CN 1442752 B CN1442752 B CN 1442752B CN 031017681 A CN031017681 A CN 031017681A CN 03101768 A CN03101768 A CN 03101768A CN 1442752 B CN1442752 B CN 1442752B
Authority
CN
China
Prior art keywords
layer
resist
resist pattern
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN031017681A
Other languages
English (en)
Other versions
CN1442752A (zh
Inventor
野崎耕司
小澤美和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1442752A publication Critical patent/CN1442752A/zh
Application granted granted Critical
Publication of CN1442752B publication Critical patent/CN1442752B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E50/00—Technologies for the production of fuel of non-fossil origin
    • Y02E50/30—Fuel from waste, e.g. synthetic alcohol or diesel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/40—Bio-organic fraction processing; Production of fertilisers from the organic fraction of waste or refuse

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明提出在形成精小图形时减小边缘粗糙度的改进。该目的的取得在构图刻蚀膜之后，在刻蚀膜上形成涂覆膜，以便将刻蚀膜材料和涂覆膜材料在交界面上混合来减小边缘粗糙度。提供一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)一种树脂，和(ii)一种交联剂。根据本发明，提供一种制备图形的方法，包括：形成抗蚀图形；和在抗蚀图的表面上涂覆根据本发明的抗蚀图形改进材料，其中，抗蚀图形改进材料与抗蚀图形在它们之间的界面上混合。

Description

一种抗蚀图形改进材料
相关申请的交叉参考 
本申请是根据2002年3月5日提交的日本专利申请号2002-59429，并且要求其优先权，其全部内容在此引为参考。 
技术领域
本发明涉及一种改进的光致抗蚀图的材料以及使用该材料制备光致抗蚀图的一种方法。本发明特别地涉及通过光照射的光致抗蚀图的表面覆盖层结构的改进，覆盖层和光致抗蚀图表层的混合，以及因此而使抗蚀图的边缘粗糙度减小。这样的抗蚀图被应用于半导体器件，磁传感器，还有各种各样的功能部件，等等。 
背景技术
光照射技术通常高效率用于大规模生产。为了继续提高大规模生产的生产率，要求使用光照射技术来生产制备越来越细小的产品。因此，研究的方向不仅是为了寻找一种比以往的光辐射具有更短波长的远紫外线，而且也在寻找改进掩模图形，光源的形状等等。这就需要发展一种改进的技术，这种技术不仅让用户很容易实现，而且要使继续使用以前的光照射技术能够生产比以往更加细小的抗蚀图成为可能。 
如果使用氟化氪(KrF)受激准分子激光器作为辐射源，它通常应用于半导体器件的最后制造工序，它大约能够实现的最小分辨率图形尺寸为130nm，如果它与一些高级的分辨率技术相结合，它能够实现的最小分辨率图形尺寸将有可能小于130nm。在大规模生产的下一代光照射技术中，一般来说具有比以往更短波长的氟化氩(ArF)受 激准备分子激光源被认为是选择的对象。使用氟化氩(ArF)受激准备分子激光源，它可能实现的图形特征尺寸水平将是70nm到80nm。然而，使用远紫外射线虽然比以往的光辐射具有更短的波长，但是边缘粗糙度不可避免：即，设计越细小的抗蚀图形，就会有越多的抗蚀图形边缘的波动，尽管把这些边缘设计成线形的形式。换句话说，如果用远紫外线作为辐射源对抗蚀图进行光刻，可能会得到细小的抗蚀图形，并且图形具有宽度非常小的线形。然而，随着整个器件尺寸的减小和图形宽度的变窄，图形边缘粗糙度对比于图形的宽度的总量而相应地增大。当前应用于最近一代类型的器件平均具有的粗糙度的数量是正负5％，这是一个非常明显的水平。有必要或首要地去考虑并且建立一种减小这种粗糙度数量的方法。否则，在下一步表面制备工序中将产生图形的短路或者断路。结果，边缘粗糙度严重影响产品的生产，参考图1.，这个问题将给于更详细的解释。见图1。 
图1显示了抗蚀图形在半导体器件制备中间的平面图，图例是传统工序的实物图。图1(a)显示的是根据设计的光刻图的平面图，图1(b)是实际光刻图形的平面图，看得出来它有边缘粗糙度。 
在传统方法中，图形重的斜线形成了一层导电薄膜。在上一步工序中，(没有在图中示出)，导电薄膜覆盖在它的整个表面。然后，形成抗蚀薄膜和用光刻技术形成图形，这是公知的技术。自从在这个工序中产生了边缘粗糙堵，抗蚀图形结果有波形，它本来应该是线形的。可是，这样的抗蚀图形将作为掩模应用。然而，带有边缘粗糙度的这样的抗蚀图形由于保留了所示的斜线部分，因此不适用于精确的刻蚀导电薄膜和图形。导电薄膜的刻蚀图形被明显地波形化如图1(b)所示。最坏的情况是，在图形中产生短路和断路现象。最近，铜丝得到了广泛的应用，特别是在最近的细小的逻辑器件中。然而，如果通过带有边缘粗糙度的抗蚀图形的传递形成图形，将很难去覆盖这种铜线的铜扩散防止薄膜，结果将严重影响紧跟着的下一步光刻工序或者导致器件可靠性的降低。 
发展多种抗蚀材料能够降低边缘粗糙度，到现在为止，边缘粗糙 度问题还没有上升为一个工业问题。然而，最近要求抗蚀图形具有比波长更小的分辨率。同时，要求改进一些其他性能的参数，比如敏感度。这些性能改进也需要妥协于边缘粗糙度的减小。因此，如果要改进其他性能，减小边缘粗糙度将变得更加困难。 
另外，在下一代器件中，光刻意义上的抗蚀图形将要求比以往更加的细更加的小。在这样的应用中，在抗蚀图形中产生边缘粗糙度的比率将会相应地增加，因为抗蚀图形将会越来越小或者越来越细。结果，边缘粗糙度对器件质量的影响将比以往更加严重，特别是在形成抗蚀图形之后的工序中，比如，刻蚀工序或者光刻工序，导致在光刻中产生短路或者在图形中产生断路。 
发明内容
因此，这是一个在本发明中需要解决的问题。那就是在制备细图形的过程中降低边缘粗糙度，仅仅靠改进抗蚀材料很难避免这个问题。问题的解决是通过在形成抗蚀薄膜之后，在抗蚀薄膜上面生成一层覆盖薄膜，这样，在抗蚀薄膜和覆盖薄膜之间的交界面材料发生混合，从而得以减小边缘粗糙度。除了减小边缘粗糙度，同时还有一个目的就是保持或者改善刻蚀阻抗，不仅是使用这样一种抗蚀材料，这种材料应用于借助于具有在深紫外领域的波长的光源，比如，氟化氩(ArF)受激准分子激光源进行的照射，而且还使用借助于比如氟化氪(KrF)受激准分子激光源的光源进行照射的抗蚀材料，这是具有更强刻蚀抗蚀能力的材料。 
本发明提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)一种树脂，和(ii)一种交联剂。 
本发明还提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)一种树脂，和(ii)一种非离子表面活性剂。 
本发明还提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)一种树脂，和(ii)一种交联剂或者 非离子表面活性剂，和(b)一种水溶性芳香族化合物。 
根据本发明的上述抗蚀图形改进材料，进一步包括一种非离子表面活性剂。 
本发明还提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)至少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯，和(ii)一种非离子表面活性剂。 
本发明还提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)至少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯，和(ii)至少一种交联剂，它选自：三聚氰胺衍生物，尿素衍生物，和uril衍生物。 
根据本发明的上述抗蚀图形改进材料，其中水溶性芳香族化合物选自包含以下物质的组中：多元酚，代表性的有间苯二酚，间苯二酚【4】芳烃，连苯三酚，五倍子酸，以及它们的衍生物；芳族羧酸，代表性的有水杨酸，邻苯二甲酸，二羟基苯甲酸，以及它们的衍生物；萘多元醇，代表性的有萘二醇，萘三醇，以及它们的衍生物；和苯甲酮衍生物，代表性的有茜素黄A。 
本发明还提出一种抗蚀图形改进材料，包括：(a)一种水溶性或者碱溶性的成分，包含：(i)至少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯，和(ii)至少一种交联剂，它选自：三聚氰胺衍生物，尿素衍生物，和uril衍生物，(b)一种水溶性芳香族化合物，选自包含以下物质的组中：多元酚，代表性的有间苯二酚，间苯二酚【4】芳烃，连苯三酚，五倍子酸，以及它们的衍生物；芳族羧酸，代表性的有水杨酸，邻苯二甲酸，二羟基苯甲酸，以及它们的衍生物；萘多元醇，代表性的有萘二醇，萘三醇，以及它们的衍生物；和苯甲酮衍生物，代表性的有茜素黄A。 
根据本发明的上述抗蚀图形改进材料，进一步包括：至少一种非离子表面活性剂，选自包含以下物质的组中：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化 物。 
根据本发明的上述抗蚀图形改进材料，进一步包括：至少一种有机溶剂，选自包含以下物质的组中：乙醇，线型酯，环酯，酮，线型醚，以及环醚。 
根据本发明的上述抗蚀图形改进材料，其中在聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯中，包含按重量计的5％到40％的量的聚乙烯醇缩乙醛。 
根据本发明的上述抗蚀图形改进材料，其中水溶性或者碱溶性的成分是水溶性芳香族化合物。 
本发明还提出一种制备图形的方法，包括：形成抗蚀图形；和在抗蚀图形的表面上涂覆根据根据本发明的上述任一项的抗蚀图形改进材料，其中，抗蚀图形改进材料与抗蚀图形在它们之间的界面上混合。 
根据本发明的上述制备图形的方法，其中，混合的量由涂覆的膜的厚度，烘焙温度，和/或烘焙时间来控制，以便减小抗蚀图形边缘粗糙度的量至一个预定的水平。 
根据本发明的上述制备图形的方法，其中，交联的量由涂覆的膜的厚度，烘焙温度，和/或烘焙时间来控制，以便减小抗蚀图形边缘粗糙度的量至一个预定的水平。 
根据本发明的上述制备图形的方法，其中，抗蚀图形的尺寸的变化被控制在10％或更小的范围，边缘粗糙度的量被控制为在图形的尺寸的5％或更小的范围内减小。 
根据本发明的上述制备图形的方法，其中，抗蚀材料选自包含下列物质的组中：酚醛树脂清漆型，PHS型，丙烯酸型，COMA型，脂环族丙烯酸混合型，和它们的氟化的衍生物。 
本发明还提出一种制备半导体器件的方法，包括：(a)形成一个抗蚀图形；(b)用根据本发明的上述任一项的抗蚀图形改进材料涂覆该抗蚀图形，以覆盖抗蚀图形的表面，由此减小抗蚀图形的边缘粗糙度；以及(c)借助干蚀刻构图一个表面预备层，同时使用具有减小了边缘粗糙度的抗蚀图形作为掩模。
本发明还提出一种制备图形的方法，包括：(a)形成一个抗蚀图形；(b)在抗蚀图形上涂覆一种溶液，该溶液包括至少一种表面活性剂，该表面活性剂选自包含以下物质的组中：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物；以及(c)涂覆一种水溶性或者碱溶性的成分，包含：(i)至少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯，和(ii)至少一种交联剂，它选自：三聚氰胺衍生物，尿素衍生物，和uril衍生物。 
根据本发明的上述制备图形的方法，其中，抗蚀图形通过照射ArF受激准分子激光或者波长短于ArF受激准分子激光的波长的激光来形成，并且其中，抗蚀图形改进材料的图形包括一种基本上不透过ArF受激准分子激光的基础树脂。 
根据本发明的上述制备图形的方法，其中，除基础树脂外，抗蚀图形改进材料还包括选自交联剂、水溶性芳香族化合物、溶剂、表面活性剂中的至少其中之一，从而控制抗蚀图形尺寸的变化在10％或者更小的范围内。 
附图说明
图1(a)和(b)所示的是半导体器件制备过程的平面示图，为了指出传统工序中存在的问题。 
图2(第一个)制备过程的剖示图，图解本发明的原理。 
图3(第二个)制备过程的剖示图，图解本发明的原理。 
图4(a)，(b)和(c)(第一个)所示的EEPROM制备方法的剖示图，作为本发明的一个应用。 
图5(d)，(e)和(f)(第二个)所示的EEPROM制备方法的剖示图，作为本发明的一个应用。 
图6(g)，(h)和(i)(第三个)所示的EEPROM制备方法的剖示图，作为本发明的一个应用。
图7(a)和(b)(第四个)所示的EEPROM制备方法的剖示图，作为本发明的一个应用。 
图8(a)，(b)和(c)(第五个)所示的EEPROM制备方法的剖示图，作为本发明的一个应用。 
图9(a)，(b)和(c)所示的EEPROM制备方法的上视平面图，作为本发明的一个应用。 
图10(a)，(b)，(c)和(d)总体所示的是制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图11(第一个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图12(第二个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图13(第三个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图14(第四个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图15(第五个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图16(第六个)所示的制备一种磁头的方法的剖示图，作为一个例子，这种方法是根据本法明的方法使用正型合成抗蚀材料形成抗蚀图形。 
图17所示的是根据从图11到图16的工序制备一种磁头的平面图。
图18所示的是一种磁头(MR磁头)中一个MR单元部分，作为一个例子。 
图19(第一个)所示的图18示出的MR单元部分的制备方法。 
图20(第二个)所示的图18示出的MR单元部分的制备方法。 
图21所示的是连接到一个MR单元的接线端的情况的平面图，它是从第一个抗蚀层和第二个抗蚀层这两个抗蚀层形成的。 
图22所示的是图21中沿50-50和50’-50’两条线的剖面图。 
图23所示的是使用剥离步骤制备的一种MR单元的生成过程示图，这种MR单元应用于MR磁头。 
图24所示的是使用剥离步骤制备的一种MR单元的生成过程示图，这种MR单元应用于MR磁头。 
图25所示的是使用剥离步骤制备的一种MR单元的(第一个)生成过程示图，这种MR单元应用于MR磁头。 
图26所示的是使用研磨工艺制备的一种MR单元的(第二个)生成过程示图，这种MR单元应用于MR磁头。 
图27所示的是HHMT的T栅电极的制备过程图。 
图28(第一个)所示的等离子体显示板的隔壁的制备过程图。 
图29(第二个)所示的等离子体显示板的隔壁的制备过程图。 
图30所示的是等离子体显示板的视图。 
具体实施方式
为了解决上面所描述的问题，这里本发明如下。 
(1)提供了抗蚀图形改进材料，包括： 
(a)一种水溶性或者碱溶性的成分，包含： 
(i)至少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和多乙酸乙烯酯，和 
(ii)至少一种交联剂，它选自：三聚氰胺衍生物，尿素衍生物，和uril衍生物。 
这里抗蚀图形改进材料涂覆盖在抗蚀图形表面上以覆盖它。
(2)提供一种抗蚀图形改进材料，根据(1)中的配方确定，还包括一种水溶性芳香化合物。 
(3)提供一种树脂图形改进材料，根据(1)或(2)中的配方确定，还包括一种表面活性剂，选自包含以下物质的组中：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物。 
(4)提供一种树脂图形改进材料，根据(1)至(3)中的配方确定，还包括一种溶剂，该溶剂不容易溶解在下面放置的形成的抗蚀图形。 
(5)提供了一种减小抗蚀图形边缘粗糙度的方法，其中形成抗蚀图形之后，由(1)到(4)任何一种定义的图形改进材料被涂覆以覆盖抗蚀图形。作为选择，提供一种形成细小图形的方法，它使用减小抗蚀图形边缘粗糙度的方法。作为选择，提供一种小器件的方法，它使用减小抗蚀图形边缘粗糙度的方法。作为选择，提供一种半导体器件的方法，它使用减小抗蚀图形边缘粗糙度的方法。 
(6)提供一种减小边缘粗糙度的方法，包括： 
(a)形成一个抗蚀图 
(b)在抗蚀图上涂覆一种溶液，该溶液包括至少一种表面活性剂，该表面活性剂选自包含以下物质的组中：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物。 
(c)涂覆一种水溶性或者碱溶性的成分，包含： 
(i)少一种树脂，它选自：聚乙烯醇，聚乙烯醇缩乙醛，和 
多乙酸乙烯酯，和 
(ii)至少一种交联剂，它选自：三聚氰胺衍生物，尿素衍生 
物，和uril衍生物。 
(iii)至少一种多酚化合物，选自：类黄酮，儿茶酸，花色素， proantocyanidins，丹宁酸，栎精，异黄酮，以及配醣或者它们的衍生物。 
作为选择，这里提供了一种通过应用减小抗蚀图形的边缘粗糙度的手段来生成抗蚀图形的方法。作为选择，提供一种形成细小图形的方法，它使用减小抗蚀图形边缘粗糙度的方法。作为选择，提供一种小器件的方法，它使用减小抗蚀图形边缘粗糙度的方法。作为选择，提供一种半导体器件的方法，它使用减小抗蚀图形边缘粗糙度的方法 
接下来，对本发明的效果和原理给予说明。 
本发明的发明人曾经热情地研究了上述问题的解决办法。在研究中，本发明的发明人试验了各种各样的配方，调配了各种各样的抗蚀材料的基础树脂，各种保护基团的分子结构，疏水性和亲水性的平衡，等等。最后，本发明的发明人发现了一种通式材料，该材料能够把抗蚀图形的变型范围控制到10％之内或者更小的程度，以及能够把边缘粗糙度降低到不会对制造产生麻烦的水平。 
参考图2和图3，下面说明根据本发明，另外增加水溶性的芳族化合物，减小边缘粗糙度的机制，以及刻蚀抗蚀性能的改善，见图2。 
图2所示是一个抗蚀图形的剖示图，是第一个实施例。在第一个实例中，抗蚀图形的制备是通过在基板的表面形成抗蚀材料的过程中形成的，然后，在包括形成的通孔的基板上旋涂一层根据本发明的减小边缘粗糙度的材料。 
在第一个实施例中，抗蚀图形改进材料包括作为一种基础树脂的聚乙烯醇缩乙醛树脂(KW-3，由Sekisui化学制品有限公司生产)，作为一种交联剂的四甲氧基甲基甘脲，一种非离子表面活性剂，纯净水(去离子水)，以及异丙醇。制作抗蚀图形之后，涂覆根据本发明的抗蚀图形改进材料，然后，进行预烘焙形成一层涂层膜。在图形的交界面之间，抗蚀图形和根据本发明的改进材料发生混合，然后，进行交联烘焙，烘焙温度要比预烘焙温度高，这样使抗蚀图形和改进材料混合部分产生交联。然后在水或者弱碱溶液里显影。弱交联部分或者高可溶性部分被去除，显影形成具有减小粗糙度的精细图形。当抗蚀 图形改进材料还包括水溶性芳族化合物时，则带有水溶性芳族化合物的抗蚀图形改进材料和抗蚀图形互相交联，因此相对于传统的材料来说明显提高刻蚀抗蚀性能，这些传统材料包括：聚乙烯醇，聚乙烯醇缩乙醛，多乙酸乙烯酯。见图3。 
图3显示了抗蚀图形剖示图，用于第二个实施例。在这第二个实施例中，抗蚀图形的制备是通过在基板的表面形成抗蚀材料以形成抗蚀图形，然后，在包括通孔在内的抗蚀图形上旋涂一层减小边缘粗糙度的材料。 
在第二个实施例中，抗蚀图形改进材料包括作为一种基础树脂的聚乙烯醇缩乙醛树脂(KW-3，由Sekisui化学制品有限公司生产)，一种非离子表面活性剂，纯净水(去离子水)，以及异丙醇。形成抗蚀图形之后，涂覆根据本发明的抗蚀图形改进材料，然后，进行预烘焙形成一层涂覆膜。在两图形的交界面之间，抗蚀剂和改进材料发生混合，经过烘焙温度要比预烘焙温度高的烘焙。然后在水或者弱碱溶液里显影。在本发明中，在具有高可溶性的部分，根据本发明的减小边缘粗糙度的改进材料没有渗入，将被去除掉，这样显影形成具有减小粗糙度的精细图形。 
关于本发明有用的抗蚀材料，优选地应用KrF受激准分子激光器照射的抗蚀材料，应用ArF受激准分子激光器照射的脂环族型抗蚀材料。脂环族型抗蚀材料可以包括用于ArF受激准分子激光光刻的抗蚀材料，比如在侧链上有一个adamantyl基团的丙烯酸型抗蚀材料，COMA型抗蚀材料，混合型(脂环族丙烯酸型和COMA型的共聚物)抗蚀材料，环烯型抗蚀材料，等等。然而，在本发明中使用的抗蚀材料不限于此。酚醛树脂清漆(Novolak)型抗蚀材料，PHS型化学放大抗蚀材料，(优选地由电子束或者EUV光源照射，)干链分解型非光学放大抗蚀材料象PMMA，以上列出的任何一种抗蚀材料被氟化以后用作F2激光光刻的抗蚀材料，在本发明中也可使用。在本发明中，任何一种能进行微细工艺必需的抗蚀材料都能被应用。抗蚀材料的薄膜厚度可以根据要形成的表面和刻蚀条件来设计，在本发明中没有特别的限 制。然而，与通常的情况相同，最好把抗蚀材料的厚度生成0.05到200nm。 
应用于在本发明中的基础树脂可以包括聚乙烯醇，聚乙烯醇缩乙醛，多乙酸乙烯酯，聚丙烯酸，聚烯吡酮，聚乙烯亚胺，聚环氧乙烷，苯乙烯马来酸共聚物，聚乙烯胺树脂，聚烯丙基胺(polyallylamine)，含有呃唑啉基的水溶性树脂，水溶性三聚氰胺树脂，水溶性尿素树脂，醇酸树脂，磺酰胺树脂，以及它们的混合物，等等。 
在第二个实施例中不必要加入交联剂。然而，需要时可以加上交联剂，如果是这样，它可以包括甘脲型交联剂；尿素型交联剂，比如，尿素树脂，烷氧基亚甲基尿素，N-烷氧基亚甲基尿素，环亚乙基脲，环亚乙基脲羧酸，等等；三聚氰胺型交联剂，比如，亚甲基，烷氧基亚甲基三聚氰胺，等等；氨基型交联剂，比如，苯胍胺，只要该交联剂的性能和本发明的要求相符就可以增加到材料里面。 
水溶性芳族化合物可以包括，例如，多酚。详细地说，这样的多酚可优选地包括类黄酮，儿茶酸，花色素，proantocyanidins，丹宁酸，栎精，异黄酮，以及配醣或者它们的衍生物。除了上述多酚以外，可能优选使用多元酚，特别象间苯二酚，间苯二酚【4】芳烃，连苯三酚，五倍子酸，以及它们的衍生物；芳族羧酸中有代表性的有，水杨酸，邻苯二甲酸，二羟基苯甲酸，以及它们的衍生物；萘多元醇中主要有萘二醇，萘三醇，以及它们的衍生物。苯甲酮衍生物主要有茜素黄A。另外，有可能使用各种在工业中被使用的具有芳族基团的水溶性色素的化合物。 
如果抗蚀图形改进材料具有对抗蚀剂的亲和性或者相容性，那就没有必要添加表面活性剂。然而，在以下情况下可以添加：抗蚀图形改进材料具有很小的亲和力或者相容性，没有加入交联剂就最小可能地控制图形尺寸的变化，在提高需要处理的表面的粗糙度减小特性一致性时，在变形的时候，等等。这样的表面活性剂优选地可以从包含非离子表面活性剂的基团中选取，这些基团例如：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物， 山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物，另外，只要使用非离子表面活性剂，可以使用任何不同于这里已经列出的表面活性剂，预计这样的选择以类似于前文提到的方式达到相同的效果。 
除了树脂，交联剂(它对本发明不是基本的)，和水溶性芳族化合物(它对本发明不是基本的)，根据本发明的抗蚀剂图形改进材料至少包括下列组中之一的有机溶液：乙醇，线型酯，环酯，酮，线型醚，以及环醚。如果在本发明中抗蚀图形改进材料没有足够的溶解能力去溶解包含的溶质，或者足够好的边缘粗糙度减小性能，就应该优选加入上述有机溶剂至不会影响抗蚀图形形成的程度。在这种情况下，象乙醇这样的有机溶剂可以包括异丙醇。像线型酯这样的有机溶液可以包括乳酸乙荃(乳酸乙酯)，丙二醇甲醚乙酸酯(PGMEA)。像环酯这样的有机溶液可以包括内酯。特别的是，优选γ-丁内酯。像酮这样的有机溶剂可能包括丙酮，环己酮，庚酮等等。像线型醚这样的有机溶剂可以包括乙二醇二甲基醚等等。而环醚可以包括四氢呋喃、二氧杂环乙烷等等。特别指出的是，最好使用沸点接近80℃到200℃的有机溶剂。通过使用具有在这个沸点范围内的有机溶剂可以得到抗蚀图形的精细绘制。 
【实例测试1(抗蚀图形改进材料的制备)】 
各种抗蚀图形改进材料的制备都是以下表1所示的配方作为依据的。在表1中，圆括号里面的数字是基于根据重量的份数。KW-3是Sekisui化学制品有限公司生产的，它被用作聚乙烯醇缩乙醛树脂，在这里使用到的表面活性剂由Asahi Denka有限公司生产的。纯净水(去离子水)和异丙醇的比例是98.6∶0.4(按重量)，混作主要的溶剂。在表1中，“Uril”表示的是四甲氧基甲基甘脲，“Urea”表示N，N′-二甲氧基甲基二氧甲基环亚乙基脲(N，N′-dimethoxy methyl dimethoxyethyleneurea)，而“Melamine”代表六甲氧基甲基三聚氰胺。 
表1
当涂覆抗蚀图形改进材料形成薄膜的时侯，旋涂是通过以1000rpm的旋转速度旋涂5秒钟然后以3500rpm的旋转速度旋涂5秒钟而得以实现的。在烘焙工序中，样品在85℃的温度条件下加热70秒钟，接着在90℃到100℃的温度条件下加热70秒钟。然后，用纯净水冲洗样品60秒钟，以去除非交联部分。 
【实例测试2(测试抗蚀图形的减小边缘粗糙度)】 
在此使用各种根据实例1制备的抗蚀图形改进材料。在这个实例中，通过使用用于ArF光刻的脂环族抗蚀剂形成150nm空间图形(space pattern)，对进行处理。结果，获得了粗糙度得以改善的图形。 
表2 
  
抗蚀图形改进材料名称 初始粗糙度尺寸(3sigma，nm) 处理后的粗糙度尺寸 尺寸增加数量(nm)
[0104]    
    (3sigma，nm)  
A 16.0 12.2 10.8
B 16.0 10.0 9.1
C 16.0 8.5 6.5
D 16.0 6.0 6.8
E 16.0 15.0 9.2
F 16.0 11.0 7.4
G 16.0 5.8 9.1
H 16.0 5.5 13.8
I 16.0 11.3 5.8
J 16.0 7.1 10.9
【实例测试3(测试抗蚀图形的减小边缘粗糙度)】 
在此使用各种根据实例1制备的抗蚀图形改进材料。在这个实例中，通过使用用于ArF光刻的脂环族抗蚀剂形成150nm穿孔图形(holepatterns)，对进行处理。结果，获得了粗糙度得以改善的图形。
表3 
  
抗蚀图形改进材料名称 初始粗糙度尺寸(3sigma，nm) 处理后的粗糙度尺寸(3sigma，nm) 尺寸增加数量(nm)
A 8.2 7.5 17.5
B 8.2 6.8 3.0
C 8.2 5.9 11.5
D 8.2 4.0 1.8
E 8.2 8.0 7.3
F 8.2 7.8 16.8
G 8.2 4.2 1.6
H 8.2 4.1 6.8
I 8.2 7.7 4.8
J 8.2 4.5 8.8
从实例2和实例3的结果可以看出，边缘粗糙度减小的效果显示本发明的抗蚀图形改进材料可以同时应用于带壁的图形(linedpattern)和穿孔图形(holed pattern)。 
【实例测试4(刻蚀抗蚀性)】 
在硅晶片上形成0.5微米厚度的抗蚀薄膜，然后用前面实例中制备的D，H，I三种抗蚀图形改进材料进行处理。为了做个对照，准备了两个样品，一个是作为KrF抗蚀剂，是由Shiplay公司生产的UV-6形成的样品，另一个是由PMMA(聚甲基丙烯酸甲酯)形成的样品。使用平行电极类型的RIE设备，每一个样品在以下条件下进行刻蚀：RF功率＝200W，压力为0.02Torr，使用CF4气体，刻蚀3分钟。然后，薄膜减少的厚度量进行比较。
表4 
上面列出的结果显示本发明的抗蚀图形改进材料的刻蚀抗蚀性能类似于KrF抗蚀剂，和PMMA相比有明显的提高。 
【实例测试5(应用到电子束光刻)】 
PMMA(聚甲基丙烯酸甲酯)作为抗蚀剂材料，用电子束曝光设备(50KeV)形成100nm空间图形。处理抗蚀剂以得到具有粗糙度减小的图形如下。 
表5 
  
抗蚀图形 初始粗糙度尺寸(3sigma，nm) 处理后的粗糙度尺寸(3sigma，nm) 尺寸增加数量(nm)
A 18.0 14.5 7.8
B 18.0 12.0 8.0
C 18.0 11.2 4.2
D 18.0 8.0 4.3
E 18.0 16.5 5.9
F 18.0 13.5 9.3
G 18.0 6.3 7.8
H 18.0 6.1 22.3
I 18.0 14.1 4.3
J 18.0 9.1 9.2
[0119]  结果显示本发明的抗蚀图形改进材料没有限制抗蚀材料类型的选择，可以同时应用于化学放大类型的抗蚀剂材料和化学非放大类型的抗蚀剂材料。
【实例测试6(应用到一种两层电子束照射)】 
用PMMA(聚甲基丙烯酸甲酯)涂覆厚度为0.15微米，形成第一层抗蚀剂。然后，在上面涂覆厚度为0.15微米的ZEP-520A，形成第二层。因此得到一个样片，该样片通过电子束曝光设备(50KeV)在空间图形上进行曝光。然后在MIBK(甲基异丁酮)中显影60秒钟，得到宽度为100nm的图形。得到的抗蚀剂使用在实例7显示的能获得优选结果的抗蚀图形改进材料D，G，H进行处理。在这实例中得到的结果显示在上层即ZEP层没有发现影响。然而，在下面一层，即PMMA层，受到了影响，并且图形的边缘粗糙度减小了。 
上面的实例显示本发明抗蚀图形改进材料可以有多种应用。在下文描述的在本发明中的几种应用基于这些实例测试所揭示的事实基础上。本发明将描述有关闪存类型的EEEPROM的制备方法，一种磁传感器的制备方法，以及PDP(等离子体显示板)的一种制备方法。然而，本发明还可以应用于其他要求精细图形的应用中，这个并没有限制。作为其他的应用，比如，功能部分的制备方法，如掩模图形，rectil图形，LCD(液晶显示器)，SAW滤波器(表面声波过滤器)，等等；用于连接光布线的光学部件的制备方法；还有微小器件的制备方法，比如，微激励器，等等都可包括。同时，作为制备半导体器件方法的一个实例，闪存的制备过程将给予详细介绍，但本发明不限于此。本发明还可以用作为制备逻辑器件，DRAM，FRAM，等等的一种方法，都将会得到如上所述的相同效果。 
发明详述 
本发明的抗蚀图形改进材料技术可以用于各种应用，这里对其中 几种器件的制备将给以说明。 
(1)本发明的第一个应用例子：一种闪存的制备方法 
这里提供一种闪存的制备方法。这是一个作为制备半导体器件的例子，它优选地包括按照本发明形成图形的步骤。例如，按照本发明抗蚀图形改进材料可用于形成穿孔图形的步骤，这样有利于减小抗蚀图形的边缘粗糙度，从而，带孔图形的内直径的尺寸，线性图形(linierpattern)和/或分离图形之间的宽度，以及线性图形之间的间距等等，能够控制在允许范围内。 
如图4(a)显示，在p-型硅晶片的一个元件分离区上选择性形成SiO2的场氧化膜23。然后，在存储单元部分(第一元件区)中MOS晶体管的第一栅绝缘膜24a在一个步骤中使用高温氧化生成，第一栅绝缘膜24a的厚度为
Figure S03101768120051031D000191
到
Figure S03101768120051031D000192
在另一步骤中使用高温氧化方法形成在外围电路部分(第二元件区)中的MOS晶体管的第二栅绝缘膜24b，第二栅绝缘膜24b的厚度为
Figure S03101768120051031D000193
到然而，如果第一栅绝缘膜24a和第二栅绝缘膜24b设计成厚度相同，它们可以在同一步工序中同时形成。 
然后，在存储单元部分上形成一个具有n-型凹陷沟道(depressionchannel)MOS晶体管。为了控制阈值电压，外围部分掩蔽一层抗蚀剂膜26，把磷(P)或者砷(As)作为一个n-型杂质混合进将要形成一个沟道区的部分，该沟道将要位于浮栅电极下面，这借助于在1×1011至1×1014cm-2剂量的离子注入，这样就形成了第一阈值控制层25a。同时，在选择剂量和杂质的传导类型的时候，根据它是凹陷型还是堆积型来确定。 
然后，在外围电路部分中形成具有n-型凹陷沟道的MOS晶体管，为了达到控制阈值电压的目的，存储单元部分由抗蚀剂膜27遮蔽。然后，磷(P)或砷(As)作为n-型杂质通过离子注入以1×1011-1×1014cm-2的剂量被引入在栅电极下的将要形成沟道区的区域，以形成第二阈值控制层25b。见图4(b)。 
接着，第一多晶硅膜(第一导电膜)28形成在整个表面，第一多 晶硅膜厚
Figure S03101768120051031D000201
第一多晶硅膜将作为存储单元部分中的MOS晶体管的浮栅电极和外围电路部分中的MOS晶体管的栅电极。见图4(c)。 
然后，抗蚀剂膜29用作第一多晶硅膜28上的掩模进行构图，由此，浮栅电极28a形成在存储单元部分中的MOS晶体管上。见图5(d)。此时，如图7(a)所示，进行构图使得在X-方向取得最终尺寸宽度，不在Y-方向进行构图，以继续覆盖将形成源漏区的区域。 
然后。抗蚀剂膜29去掉，通过热氧化作用覆盖浮栅电极28a形成具有厚度为大约
Figure S03101768120051031D000202
的SiO2的电容绝缘膜30a。此时，在外围电路部分的第一多晶硅膜28上也形成SiO2的膜30b。选择地，可以是包括SiO2膜和Si3N4膜的几层膜形成为电容绝缘膜。然后，浮栅电极28a和电容绝缘膜30a被覆盖以形成作为控制栅电极的厚度为 的第二多晶硅膜(第二导电膜)31。见图5(e)。 
接着，存储单元部分用抗蚀剂膜32遮蔽，连续去掉外围电路部分中的第二多晶硅膜31和SiO2膜30b以暴露第一多晶硅膜28。 
仅在X-方向构图的位于存储单元部分中的第二多晶硅膜31、SiO2膜30a和第一多晶硅膜28a以抗蚀剂膜32作为掩模，在Y-方向构图，以得到第一栅极部分33a的最终尺寸，形成控制栅电极31a，电容绝缘膜30c，浮栅电极28c以在Y-方向具有大约1μm的宽度。外围电路部分中的第一多晶硅膜28以抗蚀剂膜32作为掩模进行构图以具有第二栅极部分33b的最终尺寸，由此，获得大约1μm宽的栅电极28b。见图6(g)和图7(b)。 
然后，当采用存储单元部分中的控制栅电极31a，电容绝缘膜30a，浮栅电极28a作为掩模时，磷(P)或砷(As)通过离子注入以1×1014-1×1016cm-2的剂量被引入到在元件形成区中的Si底板22，以获得n-型源漏区35a和35b。此外，采用外围电路部分中的栅电极28b作为掩模，磷(P)或砷(As)通过离子注入以1×1014-1×1016cm-2的剂量引入到元件形成区中的Si底板22，以获得S/D区层36a和36b。见图6(h)。
然后，形成厚度为大约
Figure S03101768120051031D000211
的PSG膜的层绝缘膜37，以覆盖存储单元部分中的第一栅极部分33a和外围电路部分中的第二栅极部分33b。此后，在源漏区层35a和35b以及源漏区层36a和36b上的层绝缘膜37上形成接触孔38a，38b，39a，39b，然后形成S/D电极40a和40b以及41a和41b，从而完成闪存型EEPROM，见图6(i)。 
如上所述，在本发明的第一个应用实例中，在存储单元部分的第一多晶硅膜28a被电容绝缘膜30a所覆盖，如图5(e)所示。然后，在存储单元部分和外围电路部分上形成第二多晶硅膜31，然后，如图6(g)所示，继续进行构图以形成包括第一栅绝缘膜24a，浮栅电极28c，电容绝缘膜30c的第一栅极部分33a，和控制栅电极31a。 
因此，形成的电容绝缘膜30c完全由第一和第二多晶硅膜28a，31保护，见图5(e)和(f)。这样，防止电容绝缘膜30c受到任何颗粒等的污染，从而形成以良好质量覆盖浮栅电极28c的一个电容绝缘膜30c。 
另外，在外围电路部分形成的第二栅绝缘膜24b完全被第一多晶硅膜28所覆盖。见图4(c)到图5(f)。因此，第二栅绝缘膜24b继续具有它形成时的相同的厚度。结果，容易控制第二栅绝缘膜24b的膜厚。也容易调节传导杂质的浓度去控制阈值电压。 
在第一个应用实例中，第一栅极部分33a通过在栅宽方向上构图从而在该方向上得到一宽度而形成，接着，在栅长方向上构图从而得到最后的栅宽度。作为选择，第一栅极部分33a在栅长方向上构图从而在该方向上得到一宽度，然后再在栅宽方向上构图，从而得到最后的栅宽度。 
(2)第二个应用实例：一种闪存的制备方法 
图8(a)到(c)显示的是称作“FLOTOX型”或者“ETOX型”的闪存型EEPROM制备的方法的剖视图，作为本发明的第二个应用实例。左边的图是在“X”方向(栅长)上的存储单元部分的剖视图，其中形成一个具有浮栅电极的MOS晶体管。中间的图是左边存储单元 部分在“Y”方向上的剖视图，(这是一个垂直于“X”方向的栅宽方向)。右边的图是外围电路部分中的MOS晶体管的剖视图。 
第二个应用实例不同于第一个应用实例之处如下。图5(f)是第一个应用实例。在图5(f)显示的步骤之后，第二个应用实例有下面的步骤：在外围电路部分中的第一多晶硅膜28和在存储单元部分中的第二多晶硅膜31上形成一个具有高熔点温度的金属膜42(第四导电层)，由此获得一个多硅化膜(polyside film)。继而，第二个应用实例包括如图6(g)到(i)所示的类似的步骤来完成闪存型EEPROM。即，使用抗蚀膜43相对于只在“X”方向上构图的高熔点温度金属膜42，第二多晶硅膜31，SiO2膜30b，以及第一多晶硅膜28a作为掩模。然后，在“Y”方向上上构图以具有第一栅极部分44a的最后尺寸，以便形成在存储单元部分上的具有在“Y”方向上大约1μm的宽度的控制栅电极42a，31a，电容绝缘膜30c，以及浮栅电极28c。另外，使用抗蚀膜43相对于高熔点温度金属膜42和第一多晶硅膜28作为掩模，进行构图以具有第二栅极部分44b的最后尺寸，以便形成在外围电路部分上的具有大约1μm的宽度的栅电极42b，28b。见图8(b)。 
然后，使用存储单元部分的控制栅电极42a，31a，电容绝缘膜30a，以及浮栅电极28a作为掩蔽，以1x1014到1x1016cm-2的剂量通过离子注入向元件形成区的Si基板22上引入磷(P)或者砷(As)，以便获得n-型源漏区45a和45b。也使用外围电路部分的栅电极42b，28b作为掩模，以1x1014到1x1016cm-2的剂量通过离子注入向元件形成区的Si基板22上引入磷(P)或者砷(As)，以便获得源漏区层46a和46b。 
然后，形成具有厚度大约为的PSG膜的层绝缘膜37以覆盖存储单元部分中的第一栅极部分44a和电路外围部分中的第二栅极部分44b。接着，在源漏区层45a，45b，46a，46b上的层绝缘膜47上形成接触孔48a，48b，49a和49b，然后，形成S/D电极50a，50b，51a，51b以完成闪存型EEPROM。见图8(c)。与第一个应用实例中的相同部分用与第一个应用实例中使用的相同标记显示。
根据本发明的第二个应用实例，高熔点温度金属膜42a和31a形成在多晶硅膜上用于控制栅电极42a，31a和栅电极42b，28b，导致进一步减小电传导。 
另外，在描述的第二个应用例子中，高熔点温度金属膜42a，42b用作为多晶硅膜上的第四导电膜。然而，可以使用高熔点温度金属硅化物，例如硅化钛(TiSi)。 
(3)本发明的第三个应用的例子：一种制备闪存的方法 
图9(a)到(c)显示的是称作“FLOTOX型”或者“ETOX型”的闪存型EEPROM制备的方法的剖视图。左边的图是在“X”方向(栅长)上的存储单元部分的剖视图，其中形成一个具有浮栅电极的MOS晶体管。中间的图是左边存储单元部分在“Y”方向上的剖视图，(这是一个垂直于“X”方向的栅宽方向)。右边的图是外围电路部分中的MOS晶体管的剖视图。 
第三个应用实例不同于第一个应用实例之处如下。在外围电路部分(第二元件区)中的第二栅极部分33c具有第一多晶硅膜28b(第一导电膜)和二氧化硅膜30d(电容绝缘膜)的结构，其结构和存储单元部分(第一元件区)中的第一栅部分33a相似。通过图9(b)或者9(c)显示的步骤，第一和第二多晶硅膜28b，31b被短路以获得栅电极。 
换句话说，如图9(b)所示，形成开口部分52a，穿过第二多晶硅膜31b作为上层，二氧化硅膜30d和第一多晶硅膜28b作为下层。开口部分52a形成在形成第二栅极部分33c的区域以外的区域，如图9(a)所示，例如，开口部分52a形成在绝缘膜54上。在开口部分52a内部，第三导电膜，比如高熔点温度金属W膜或者Ti膜被埋置，以便产生第一和第二多晶硅膜28b，31b之间的短路。 
作为选择，如图9(c)所示，形成一个开口部分52a穿过第二多晶硅膜31b作为上层，和二氧化硅膜30d。在开口部分52a的底表面，作为下层的第一多晶硅膜28b被暴露。因此，在开口部分52a内部， 第三导电膜，比如高熔点温度金属W膜或者Ti膜被埋置，以便产生第一和第二多晶硅膜28b，31b之间的短路。 
根据本发明的第三个应用例子，在外围电路部分中的第二栅部分33c具有和在存储单元部分中的第一栅部分33a相同的结构。这样，存储单元部分和外围电路部分可以同时形成，导致制造步骤简化。 
另外，描述的第三个应用的例子中，第三导电膜53a或53b在一个不同于第二个应用例子中描述的第四导电膜的形成步骤的步骤中形成。然而如果它们用共同的高熔点温度金属膜制造，它们可以同时形成。 
(4)本发明的第四个应用例子：一种制备磁头的方法 
本发明的第四个应用实例涉及磁头的制造方法，作为具有减少边缘粗糙度的抗蚀图形改进材料的一个应用。在第四个应用实例中，根据本发明的抗蚀图形改进材料施加到从正型抗蚀剂形成的抗蚀图302和326。 
图10(A)至(D)示出了制造磁头的方法流程图。
首先，如图10(A)所示，在层绝缘层100上形成厚度为6μm的抗蚀剂膜，随后照射并显影以形成具有用于形成螺旋形薄膜磁线圈的开口部分的抗蚀图302。 
接着，如图10(B)所示，在层绝缘层300上，镀涂表面预备层306形成在每一个具有抗蚀图302的部分和没有抗蚀图的部分(开口部分304)上，镀涂表面预备层306包括0.01μm厚的Ti层和厚度为0.05μm的Cu层，它们通过淀积形成。 
接着，如图10(C)所示，薄膜导体308形成在没有形成抗蚀图302的部分上，其中镀涂表面预备层306形成在开口部分304上，薄膜导体308由厚度为3μm的Cu镀膜制成。 
接着，如图10(D)所示，抗蚀图302通过溶解从层绝缘层300上除去或剥离，以获得由具有螺旋图形的薄膜导体308制成的薄膜磁线圈310。
如上描述，制备了磁头。 
通过使用抗蚀图302作为掩模来获得磁头，掩模边缘粗糙度由根据本发明的抗蚀图形改进材料减小。因此，它具有减少了边缘粗糙度的螺旋形。薄膜磁线圈310具用很小的图形，但做得精细，另外，大批量生产中是优越的。 
如图11到16所示，示出了各种磁头的制备过程视图。 
如图11所示，通过溅射在陶瓷非磁性基板上形成间隙层314。在非磁性基板312上，通过溅射由氧化硅形成的绝缘层和Ni-Fe坡莫合金形成的绝缘表面预备层预先涂覆和形成(图中未示出)。此外，预先形成Ni-Fe坡莫合金的磁性层作为下层。在间隙层314上除了(未示出的)作为下层的磁性层的磁尖部分的区域外的规定的区域中形成热固性树脂的树脂绝缘层316。然后正型抗蚀剂成分涂覆在树脂绝缘层316上以形成抗蚀剂膜318。 
然后，抗蚀剂膜318被照射和显影，以形成螺旋图形，如图12所示。之后，具有螺旋图形的抗蚀剂膜318在几百℃下经历热定形处理大约1小时，以形成具有凸起的第一螺旋形图形320。在其表面上进一步形成Cu的导电表面预备层322。 
然后，如图14所示，通过旋涂在导电表面预备层322上涂覆正型抗蚀剂成分，以形成抗蚀剂膜324，之后，在第一螺旋形图形320上构图抗蚀剂膜324，以形成抗蚀图326。 
然后，如图15所示，在导电表面预备层322的曝光的表面上，即在未在其上形成抗蚀图326的部分，通过电镀形成Cu导电层328。此后，如图16所示，通过溶解从导电表面预备层322去除或剥离抗蚀图326，以获得具有螺旋形状的Cu导电层328的薄磁线圈330。 
如上所述，如图17所示的平面图示出的，制备了具有在树脂绝缘层316上形成的磁性层的可写磁极322的磁头，和在其表面上的薄膜磁线圈330。磁性层的可写磁极332的图形通过以正型抗蚀剂定位为上层的方式形成，并且酚醛清漆型抗蚀剂定位为下层。通过光照和显影形成的这样的上层通过酶等离子体被垂直地传递到下层。然后，通 过移去抗蚀剂和刻蚀电镀了的基底就形成了镀涂膜。 
因此，通过使用抗蚀图326形成了所获得的磁头，抗蚀图326的边缘粗糙度用根据本发明的抗蚀图形改进材料降低。磁头的螺旋图形很小但是形成得很精细。可写磁极332的尖端部分包含薄膜磁线圈330和磁性层，具有很小的和精细的尺寸和高的纵横比，在大批量生产中也很优越。 
如图18所示，形成一种MR元件部分11，具有磁性头(MR型磁头)的一个终端12。图19(a)所示，氧化铝层221提供在支持材料211上，在其上连续形成NiFe的遮蔽层231和氧化铝的下间隙层241。此外，在下间隙层241上，在有MR图形251的基板的表面上形成第一抗蚀层261。然后，在有第一抗蚀层261的基板在其整个平面上经历单色光271的照射以改善其表面，如图19(c)所示。该步骤用来防止表面层与形成在其上的第二抗蚀层相混合。在改善了表面的第一抗蚀层261上，形成第二抗蚀层29，如图19(c)所示。此后，使用具有预定图形的光掩模，i射线被选择性照射。在图19(c)中，被照射的部分311，321被保留。照射之后，进行烘焙，然后显影。 
作为结果，形成一抗蚀图形(其条件是第一抗蚀层261的图形261’在第二抗蚀层291的图形291’的下面被腐蚀)，如图20(d)所示。如图20(e)所示，在MR元件251上的抗蚀图的下面部分可以形成中空。因此，终端形成材料331在具有两层抗蚀图形的基板的表面上形成为膜，如图20(f)所示。然后，两层抗蚀图形在用于显影的溶液中被溶解和选择性地去除，以在这两层抗蚀图形没有被提供的部分上形成终端形成材料331的图形。这里，MR图形251对应图18中的MR元件部分11，终端形成材料331的图形对应图18中的终端12。 
然后，见图21和图22主要解释了中空部分是如何被剥离的。图21是一个平面视图，图中示出了连接于MR元件411的终端421是使用第一抗蚀层431和第二抗蚀层441两个层形成的情形。第一抗蚀层431在第二抗蚀层441下面被腐蚀，第二抗蚀层的周边用虚线绘出。在图21中下面的图示出了MR元件411的放大图，它对应图21上面的图中标号A所 指的部分。在图21中下面的图中，在第二抗蚀层441下面的第一抗蚀层431的周边用虚线示出。在MR元件411的上面，只有第二抗蚀层441存在。在它们之间有中空。如图22剖视图所示，图22中上面的图示出了图21中下面的图中由线50-50所指出的剖视图，它示出了MR元件411和第二抗蚀层441之间的中空结构。图22中下面的图示出了图21中下面的图中由线50’-50’所指出的剖视图，它示出了在基板401上提供的第一抗蚀层431上面形成的第二抗蚀层441。如图22上面的图和图22下面的图所示，当剥离处理被执行时，在第二抗蚀层441上的终端形成材料的膜421将与第一抗蚀层431和第二抗蚀层441两个层一起被去除或剥离。 
例如，提供一种借助剥离处理制备磁头(MR磁头)的MR元件的方法。如图23(a)所示，在支持材料61上提供一氧化铝层62，在其上连续形成NiFe的下遮蔽层63和氧化铝的下间隙层64，以便制备具有在下间隙层64上的MR膜65的基板用于制造MR元件，然后，在基板表面上的MR膜65被构图以制备MR元件，如图23(b)所示。接着，如图23(c)所示，通过使用掩模图形67，终端68形成在基板上的下间隙层64上。然后，掩模图形67通过剥离过程被除去，如图23(d)所示。此后，如图23(e)所示，下遮蔽层63和下间隙层64通过离子修整被构图以获得下遮蔽层63’和下间隙层64’。作为选择，下遮蔽层63’和下间隙层64’可以通过在基板上构图而形成，如图24(a)所示，然后，通过剥离，可以形成MR元件66和终端68，如图24(b)所示，然后，下遮蔽层63’和下间隙层64’可以被构图，如图24(c)所示，由此，可获得下遮蔽层63和下间隙层64的最终形状。 
参照图25和26，提供了另外一种制备磁头的方法。在图25(a)中，制备一个基板，它具有连续形成在提供在一个支持材料(未示出)上的一个氧化铝层(未示出)上的NiFe的下遮蔽层83，氧化铝的下间隙层84，和用于ER元件的MR膜85。在基板上，由日本Macdermid公司制造的polymethyl glutalimide作为第一抗蚀层材料被旋涂为具有0.3μm的厚度，在180℃下烘焙时间为2分钟，以形成第一抗蚀层86。然后，该基板被放置在用于表面处理的一个腔中的热板上，然后在整 个基板的表面上由具有波长172nm的光(Xe2受激准分子光)以照射长度1mm进行20秒钟来进行照射。然后，该基板被再次移送到一个涂覆罩中，然后，根据本发明的正型抗蚀剂成分被旋涂在其上以具有2.0nm的厚度，接着在110℃的温度下烘焙2分钟以形成第二抗蚀层87。接着，如图25(c)所示，通过由g射线溅射形成的预定的掩模图形用i射线88进行照射。照射之后，通过浓度为2.38％(按质量)的氢氧化四甲基铵的显影液显影。在显影过程中，第一抗蚀层86和第二抗蚀层87被同时显影以形成两层抗蚀图形89，如图25(d)所示。通过光学显微镜观测两层抗蚀图形89的结构显示，下层在上层下面被腐蚀了。然后，如图26(e)所示，通过离子铣削，两层抗蚀图形89被掩蔽构图以形成MR元件85a，接着，利用溅射的方法形成将要成为终端的金属膜81，如图26(f)所示。然后，通过抗蚀剂去除剂(由Fuji Hunt公司制造的MS-2001)移去两层抗蚀图形89，接着用乙醇清洗并干燥以形成终端81。 
(5)本发明的第五个应用实例：一种制备HEMT的方法 
提出了一种制备HEMT的方法作为根据本发明的抗蚀图形改进材料的应用实例。在这个应用例子中，由正型抗蚀剂91，94形成的抗蚀图通过使用根据本发明的抗蚀图形改进材料来形成以减少边缘粗糙度。 
如图27示出了说明制备HEMT的T栅电极的方法的视图。如图27(a)，制备GaAs基板90，其具有一个外延缓冲层，一个用于提供第二电子的外延层，和一个形成在其上的外延盖层。在GaAs基板90上，涂覆负型第一电子束抗蚀剂(由Shipley Corporation制造的SAL-601)，接着烘焙。此后，通过电子束照射形成具有分离的线形的抗蚀图91。抗蚀图91具有栅长0.1μm和厚度0.1μm。照射后，负型第一电子束抗蚀剂被显影，接着冲洗和干燥以得到具有分离的线形的抗蚀图91。抗蚀图91具有栅长0.1μm和厚度0.1μm。接着，如图27(b)所示，基板通过酶等离子体处理(例如，在电功率为100W，时间为30秒，氧气 流率为200sccm)为了提高其浸湿性。然后，如图27(c)所示，一种OCD(由Tokyo Ohka Kogyo Cok.，Ltd之制造)，也就是一种绝缘自旋玻璃(spin on glass，SOG)涂在GaAs基板90上，厚度为0.5μm，然后在110℃下烘焙大约2小时。于是，形成了绝缘膜92。然后，用一种O2-Assher来去除具有分离的线形的抗蚀图91。以形成剖面具有锥形形状的开口92a，(锥形的角度：60度)。然后。如图27(d)，在GaAs基板的整个表面上通过溅射的方法涂覆TiW，厚度大约为0.1μm，以形成第一金属布线层93，它将用于下栅电极。在第一金属布线层93上，涂覆正型抗蚀剂，具有厚度0.6μm，接下来烘焙以形成抗蚀层94。然后，进行抗蚀层94的照射和显影，然后进行清洗和干燥来形成大于开口92a的开口94a，其剖面具有相反的锥形形状。开口94a具有栅长0.5μm。此后，连续淀积Ti和Al以在GaAs基板上具有厚度0.5μm，由此形成第二金属布线层95，它将用作上栅电极。如27(e)所示，具有形成在开口92a上的第二金属布线层95的部分被保留下来，而第二金属布线层95的其它部分和其下的抗蚀层94通过使用有机溶剂被去除或剥离。接着如图27(f)所示，第二金属布线层95的保留的部分作为掩模。通过RIE，形成在第二金属布线层95下面的第一金属布线层93被保留下来，，而第一金属布线层93的非必要部分被去除，通过使用NH4F溶液，其下形成的绝缘膜92被去除，这样形成了精细的T栅电极。 
(6)本发明的第六个应用实例：一种制备等离子体显示器的方法 
提出了一种制备等离子体显示器的方法作为根据本发明的抗蚀图形改进材料来减少边缘的粗糙度的应用实例。在这个应用例子中，根据本发明的抗蚀图形改进材料被施加到正型抗蚀图104上，见图28和29。 
参考图28和图29，说明了在等离子体显示器中形成一个隔离壁的过程。图28(a)到(d)和图29(e)到(g)示出了形成隔离壁的过程的剖面图。如图28(a)，地址电极101形成在玻璃基板100上。玻璃基板100例如由钠玻璃或者高应变玻璃制成，厚度为2.8mm。形成地址 电极101之后，例如，形成电介质玻璃的表面预备层102。以下叙述过程中，为了方便，玻璃基板100、地址电极101和表面预备层102可以被称为基板103。然后，如图28(b)，一种光敏感涂覆层104形成在基板103上。光敏感涂覆层104使用正型抗蚀材料形成，厚度为120nm。然后，如图28(c)所示，用i线照射通过具有预定宽度和间距的图形的光掩模105，照射的量根据光掩模105图形宽度和间距调整。如图28(d)所示，光照后进行显影。浓度1％(按质量)的碳酸钠溶液用于显影，显影大约3分钟，然后用水清洗。之后，如图29(e)所示，在基底103上进行等离子焊接，以便在光敏感层104的凹槽部分的内侧淀积隔离壁的焊接膜107。 
具体地，等离子焊接炬108具有冷却气体端口110。等离子射流109的焊接与冷却气体111的流动同时向基板103进行。氮气作为冷却气体111。冷却气体可以减少由于在焊接过程中的热导致的光敏感涂覆层104的损坏，由此，隔离墙可以被做得较精细。在焊接步骤中，焊接膜107以在光敏感层104的表面膨胀的方式通常淀积在光敏感涂覆层104的槽之内。然而，光敏感层104在其周边被淀积较少。然后，如图29(f)所示，通过研磨，在光敏感涂覆层104的表面上的焊接膜107被总体除去，以便平坦化淀积在光敏感涂覆层104的槽内的焊接膜107的表面。然后，如图29(g)所示，基板103在高温下在包含氧的气氛中燃烧，由此，有机成分的光敏树脂被烧尽并变为气体，如二氧化碳，以便去除。这样，具有预定形状的隔离壁107形成在基板103上。根据在此的描述，制备了用于等离子体显示器的隔离壁，如图30所示。 
作为本发明的应用实例在此描述的等离子显示板，具有一个前基板150和一个相对于前基板150的后基板151，前基板150具有在其上按顺序形成的指示电极152，153，一个电介质层154，和一个MgO电介质保护层155。后基板151具有形成在其上的一个地址电极156和一个电介质层157，在其上形成隔离壁158。隔离壁158的侧表面涂上荧光层159。在前基板150和后基板151之间，以规定的压力填充放电气体160。放电气体在指示电极152，153之间放电以产生紫外线，其照射荧光层 159以产生图象显示，例如，彩色图像显示。 
通过上面的描述，基于可应用到本发明的各种器件的制备方法，说明了本发明的几种应用实例。根据本发明的抗蚀图改进材料可以在构图步骤中减小边缘粗糙度。可以暂时继续使用光照射技术，而容易地批量制造高密度器件。本说明书显示了几个实例，但是本发明不仅仅局限在上面的说明中，在本发明的范围内可以进行修改。 
例如，上面的说明书说到了，非离子表面活性剂可以从下面的组中选择：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物。作为选择，也可以选择其它未列出的表面活性剂，只要它是非离子表面活性剂。这样的选择也能够达到针对本发明的类似效果。 
此外，上面的说明书说到了，脂环族型抗蚀材料可以包括用于ArF受激准分子激光光刻的抗蚀材料，比如在侧链上有一个adamantyl基团的丙烯酸型抗蚀材料，作为选择，用于ArF受激准分子激光的抗蚀材料，比如在侧链上有一个降冰片烯基团的丙烯酸型抗蚀材料等等，或者用于ArF受激准分子激光的抗蚀材料，比如COMA(环烯马来酸酐型)型抗蚀材料等等可以被使用。同样，用于ArF受激准分子激光的抗蚀材料，比如在其主链上有一个adamantyl基团、降冰片烯基团等等的脂环族环烯烃。同样，在此列出的树脂可以在其主链或侧链的一部分上氟化，如果这样，它将可以以精细的方式工作，因为它使抗蚀图可应用于F2受激准分子激光的照射。 
上面的说明涉及了介绍各种半导体器件的方法，但是本发明可应用于以下需要小和精细图形的地方：例如，功能性部件，诸如掩模图形，rectil图形，LCD(液晶显示器)，SAW滤波器(弹性表面波滤波器)等等；用于连接光学布线的光学部件；精细小部件，诸如微驱动器，等等。此外，作为一个半导体器件应用的例子，详细说明了一个闪存的制备过程，但本发明不限于此，本发明可以应用于制备逻辑器件的方法例如：DRAM，FRAM等等。
上面的应用集中于根据本发明的抗蚀图形改进材料方面的说明，尤其相对于其制造过程和应用。然而，上面的说明，诸如成分的混合比率，不能限制本发明的范围。 
根据本发明，能够形成减少了边缘粗糙度的好的图形，导致保持制备高精器件的批量生产，避免短路和坏状态的图形。 
根据本发明，期望取得几种效果。例如，可以形成受控制具有小的变化尺寸的图形。可以使用超过深紫外光照射的照射临界状态的激光，例如，使用ArF受激准分子激光器(具有波长193nm)等等。因此，它有助于继续使用光照射操作，同时，可继续使用器件的批量生产。
说明书中使用的符号总结如下 
1：photo resist film光抗蚀膜，1a：resist pattern抗蚀图形， 
2：resist pattern-improving film抗蚀图改进膜， 
3：layer insulation film层绝缘膜， 
4：improved portion of the resist pattern，抗蚀图形的改进部分， 
22：Si base board(semiconductor base board)硅基板(半导体基板)， 
23：field oxidation film场氧化膜， 
24a：first gate insulating film，第一栅极绝缘膜， 
24b：first threshold controlling layer，第一阈值控制层， 
25b：second threshold controlling layer，第二阈值控制层， 
26，27，29，32，34，43：resist film，抗蚀膜， 
28，28a：first polysilicon film(first conductive film)第一多晶硅膜(第一导电膜)， 
28b：gate electrode(first polysilicon film)栅电极(第一多晶硅膜)， 
28c：floating gate electrode，浮栅电极， 
30a，30c：capacitor insulating film，电容器绝缘膜， 
30b，30d：SiO2film二氧化硅膜， 
31，31b：second polysilicon film(second conductive film)，第二多晶膜(第二导电膜)， 
31a：control gate electrode，控制栅电极， 
33a，44a：first gate portion第一栅极部分， 
33b，33c，44b：second gate portion第二栅部分， 
35a，35b，36a，36b，45a，45b，46a，46：source drain region layer源漏区层， 
37，47：layer insulation film，层绝缘膜， 
38a，38b，39a，39b，48a，48b，49a，49b：contact hole，接触孔， 
40a，40b，41a，41b，50a，50b，51a，51b：source drain electrode源漏电 极， 
41：high melting temperature metal film(fourth conductive film)高熔点温度金属膜(第四导电膜)， 
42a：control gate electrode，(high melting temperature metalfilm，fouth conductive film)控制栅电极(高熔点温度金属膜，第四导电膜)， 
42a：gate electrode，(high melting temperature metal film，fouthconductive film)栅电极(高熔点温度金属膜，第四导电膜)， 
52a，52b：opening portion，开口部分， 
53a，53b：high melting temperature metal film，(third conductivefilm)高熔点温度金属膜(第三导电膜)， 
54：insulating film，绝缘膜， 
11：MR element portion MR元件部分， 
12：termianl终端， 
211：supporting material，支持材料， 
221：alumina layer：氧化铝层， 
231：lower shield layer下遮蔽层， 
241：lower gap layer下间隙层， 
251：MR pattern：MR图形， 
261：first resist layer，第一抗蚀层， 
271：monochromatic light单色光， 
291：second resist layer第二抗蚀层， 
301，88：i ray：i射线， 
311，321：irradiation portion照射部分， 
331：terminal forming material：终端形成材料， 
411：MR element，MR元件， 
421，terminal终端， 
431，86：first resist layer：第一抗蚀层， 
441，87：second resist layer：第二抗蚀层，
61：supporting material：支持材料， 
62：alumina layer氧化铝层， 
63，83：lower shield layer下遮蔽层， 
63’：lower shield下遮蔽， 
64，84：lower gap layer下间隙层， 
641：lower gap下间隙， 
65，85：MR filmMR膜， 
66，85a：MR element MR元件， 
67：mask pattern掩模图形， 
81：metal film金属膜， 
89：two layer resist pattern两层抗蚀图， 
90：GaAs base board：砷化镓基板， 
91：resist pattern：抗蚀图， 
92：insulaing film绝缘膜， 
93：first metal wiring layer，第金属布线层， 
95：secon metal wiring layer，第二金属布线层， 
100：glass base board：玻璃基板， 
101：address electrode：地址电极， 
102：surface preparation layer表面预备层， 
103：base board基板， 
104：photosensitive resin layer光敏感树脂层， 
105：photo mask光掩模， 
107：welding film，焊接膜， 
108：plasma welding torch等离子体焊炬， 
109：plasma jet：等离子体射流， 
110：cooling gas port：冷却气体端口， 
111：cooling gas；冷却气体， 
150：front base board前基板， 
151：back base board后基板，
152，153：indication electrode指示电极， 
154：dielectric layer：电介质层， 
155：MgO dielectric layer protective layer氧化镁电介质层保护层， 
156：address electrode地址电极， 
157：dielectric layer：电介质层， 
158：partition wall隔离壁， 
159：fluorescence layer荧光层， 
160：elctric discharging gas放电气体， 
306：plating surface preparation layer镀涂表面预备层， 
308：thin film conductive layer(Cu plating film)薄膜导电层(铜镀涂膜)， 
310：thin film magnetic coil薄膜磁线圈， 
312：non-magnetic base board非磁基板， 
316：resin insulating layer树脂绝缘层， 
320：first spiral pattern第一螺旋图形， 
322：conductive surface preparation layer导电表面预备层， 
328：Cu conductive film铜导电膜， 
330：thin film magnetic coil薄膜磁线圈， 
332：writable magnetic pole of a magnetic layer磁性层的可写磁极

Claims (5)

1.一种抗蚀图形改进材料，包括：
(a)一种水溶性或者碱溶性的成分，包含：
(i)一种树脂，和
(ii)一种交联剂或者非离子表面活性剂，和
(b)一种水溶性芳香族化合物；
其中水溶性芳香族化合物选自包含以下物质的组中：间苯二酚，间苯二酚【4】芳烃，连苯三酚，五倍子酸，以及它们的衍生物；萘二醇，萘三醇，以及它们的衍生物；和茜素黄A。
2.根据权利要求1的抗蚀图形改进材料，进一步包括一种非离子表面活性剂。
3.根据权利要求1的抗蚀图形改进材料，进一步包括：
至少一种非离子表面活性剂，选自包含以下物质的组中：聚氧乙烯-聚氧丙烯共聚物，聚氧亚烃基烷基醚，聚氧乙烯基烷基醚，聚氧乙烯基衍生物，山梨脂肪酸酯，丙三醇脂肪酸酯，伯醇乙氧基化物，以及苯酚乙氧基化物。
4.根据权利要求1的抗蚀图形改进材料，进一步包括：至少一种有机溶剂，选自包含以下物质的组中：乙醇，线型酯，环酯，酮，线型醚，以及环醚。
5.根据权利要求1的抗蚀图形改进材料，其中水溶性或者碱溶性的成分是水溶性芳香族化合物。
CN031017681A 2002-03-05 2003-01-22 一种抗蚀图形改进材料 Expired - Fee Related CN1442752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002059429A JP3858730B2 (ja) 2002-03-05 2002-03-05 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP059429/2002 2002-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101378469A Division CN101609254B (zh) 2002-03-05 2003-01-22 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法

Publications (2)

Publication Number Publication Date
CN1442752A CN1442752A (zh) 2003-09-17
CN1442752B true CN1442752B (zh) 2012-10-03

Family

ID=27751089

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101378469A Expired - Fee Related CN101609254B (zh) 2002-03-05 2003-01-22 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法
CN031017681A Expired - Fee Related CN1442752B (zh) 2002-03-05 2003-01-22 一种抗蚀图形改进材料

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101378469A Expired - Fee Related CN101609254B (zh) 2002-03-05 2003-01-22 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法

Country Status (6)

Country Link
US (1) US7416837B2 (zh)
EP (1) EP1343052A3 (zh)
JP (1) JP3858730B2 (zh)
KR (1) KR100877873B1 (zh)
CN (2) CN101609254B (zh)
TW (2) TWI319512B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953822B2 (ja) * 2002-01-25 2007-08-08 富士通株式会社 レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP3850767B2 (ja) 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP3850772B2 (ja) 2002-08-21 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP4074160B2 (ja) * 2002-08-28 2008-04-09 富士通株式会社 半導体装置の製造方法及びレジストパターンの形成方法
JP3850781B2 (ja) * 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4343022B2 (ja) * 2004-05-10 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP4676325B2 (ja) * 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4588551B2 (ja) * 2005-06-16 2010-12-01 富士通株式会社 レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
US20060292500A1 (en) * 2005-06-24 2006-12-28 Jeanette Roberts Cure during rinse to prevent resist collapse
JP4566862B2 (ja) 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4809705B2 (ja) * 2006-03-28 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
DE102006060720A1 (de) * 2006-12-21 2008-06-26 Qimonda Ag Verfahren zur Reduzierung der Rauhigkeit der Oberfläche einer Resistschicht
JP5194521B2 (ja) * 2007-03-30 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法、パターン形成方法及びパターン補正装置
JP5323698B2 (ja) * 2007-07-11 2013-10-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成用組成物およびそれを用いた微細パターン形成方法
US8028400B2 (en) * 2008-03-06 2011-10-04 Hitachi Global Storage Technologies Netherlands B.V. Method for manufacturing a magnetic write head
CN102482310B (zh) 2009-10-29 2015-08-19 米兰集团 用于平版印刷版涂料组合物的棓单宁类化合物
KR101437924B1 (ko) * 2010-01-22 2014-09-11 한국생명공학연구원 경사 증착을 이용한 리소그래피 방법
KR101675066B1 (ko) * 2010-05-03 2016-11-11 삼성전자 주식회사 포토레지스트 패턴의 형성 방법
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) * 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP2012204400A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
KR102027246B1 (ko) * 2013-03-14 2019-10-01 삼성전자주식회사 디지타이저 및 그 제조 방법
JP6126961B2 (ja) * 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
US10090357B2 (en) 2015-12-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a surfactant-containing shrinkage material to prevent photoresist pattern collapse caused by capillary forces
KR101730839B1 (ko) * 2016-05-04 2017-04-28 영창케미칼 주식회사 네가톤 포토레지스트를 이용한 패터닝 공정에서 lwr 개선 방법과 조성물
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
KR102100432B1 (ko) * 2019-09-26 2020-05-15 영창케미칼 주식회사 포토 리소그래피용 공정액 조성물 및 이를 이용한 패턴 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB676372A (en) * 1949-07-15 1952-07-23 Owen Burchell Edgar Improvements in or relating to copolyesters and their use for electrical insulation
US5622909A (en) * 1994-05-17 1997-04-22 Ricoh Company, Ltd. Thermosensitive recording materials
CN1222756A (zh) * 1998-01-09 1999-07-14 三菱电机株式会社 半导体器件及其制造方法
DE10014083A1 (de) * 1999-08-26 2001-03-22 Mitsubishi Electric Corp Verfahren zum Herstellen einer Halbleitervorrichtung
CN1314931A (zh) * 1999-06-29 2001-09-26 克拉瑞特国际有限公司 水溶性树脂组合物

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3067077A (en) * 1958-12-24 1962-12-04 American Cyanamid Co Decorative overlay sheets and articles containing same prepared from modified thermosetting melamine-formal-dehyde resinous compositions
US4983492A (en) * 1988-06-06 1991-01-08 Shipley Company Inc. Positive dye photoresist compositions with 2,4-bis(phenylazo)resorcinol
JPH04224877A (ja) 1990-12-26 1992-08-14 Ig Tech Res Inc 塗料組成物
JP3340493B2 (ja) 1993-02-26 2002-11-05 沖電気工業株式会社 パターン形成方法、位相シフト法用ホトマスクの形成方法
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
EP0887706A1 (en) * 1997-06-25 1998-12-30 Wako Pure Chemical Industries Ltd Resist composition containing specific cross-linking agent
US6020093A (en) * 1998-05-13 2000-02-01 Toyo Gosei Kogyo, Ltd. Photosensitive compounds, photosensitive resin compositions, and pattern formation method making use of the compounds or compositions
WO2000048044A1 (en) * 1999-02-15 2000-08-17 Clariant International Ltd. Photosensitive resin composition
JP2001162929A (ja) 1999-12-13 2001-06-19 Daicel Chem Ind Ltd インクジェット記録用樹脂組成物及び記録シート
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP3348715B2 (ja) * 2000-02-25 2002-11-20 ティーディーケイ株式会社 レジストパターン形成方法、フレームめっき方法及び薄膜磁気ヘッドの製造方法
JP2001332484A (ja) 2000-05-24 2001-11-30 Toshiba Corp パターン処理方法
JP4273283B2 (ja) 2000-07-07 2009-06-03 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
JP4412440B2 (ja) 2000-07-07 2010-02-10 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
JP4368505B2 (ja) 2000-08-24 2009-11-18 花王株式会社 液体漂白剤組成物
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
US20030102285A1 (en) * 2001-11-27 2003-06-05 Koji Nozaki Resist pattern thickening material, resist pattern and forming method thereof, and semiconductor device and manufacturing method thereof
EP1315043A1 (en) 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP3953822B2 (ja) * 2002-01-25 2007-08-08 富士通株式会社 レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB676372A (en) * 1949-07-15 1952-07-23 Owen Burchell Edgar Improvements in or relating to copolyesters and their use for electrical insulation
US5622909A (en) * 1994-05-17 1997-04-22 Ricoh Company, Ltd. Thermosensitive recording materials
CN1222756A (zh) * 1998-01-09 1999-07-14 三菱电机株式会社 半导体器件及其制造方法
CN1314931A (zh) * 1999-06-29 2001-09-26 克拉瑞特国际有限公司 水溶性树脂组合物
DE10014083A1 (de) * 1999-08-26 2001-03-22 Mitsubishi Electric Corp Verfahren zum Herstellen einer Halbleitervorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平4－224877A 1992.08.14

Also Published As

Publication number Publication date
EP1343052A2 (en) 2003-09-10
TW200304046A (en) 2003-09-16
CN101609254B (zh) 2013-01-30
CN1442752A (zh) 2003-09-17
TWI319515B (en) 2010-01-11
CN101609254A (zh) 2009-12-23
JP2003255564A (ja) 2003-09-10
US7416837B2 (en) 2008-08-26
EP1343052A3 (en) 2003-11-19
TWI319512B (en) 2010-01-11
US20030170571A1 (en) 2003-09-11
TW200944941A (en) 2009-11-01
KR100877873B1 (ko) 2009-01-13
KR20030072199A (ko) 2003-09-13
JP3858730B2 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
CN1442752B (zh) 一种抗蚀图形改进材料
US8338080B2 (en) Process for forming resist pattern, semiconductor device and fabrication thereof
US7799508B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
US7625688B2 (en) Resist pattern thickening material, resist pattern and process for forming the same, and semiconductor device and process for manufacturing the same
US8349542B2 (en) Manufacturing process of semiconductor device
CN101042531B (zh) 抗蚀剂组合物、形成抗蚀剂图案的方法、半导体器件及其制造方法
TWI450040B (zh) 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
JP2003131400A (ja) レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
CN101034256B (zh) 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
JP2003051495A (ja) 半導体素子におけるコンタクト孔の形成方法
KR101042656B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치의 제조 방법
US7662539B2 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
US20060188805A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP2004046060A (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
TWI391786B (zh) 光阻覆蓋膜形成材料、光阻圖案形成方法、以及電子元件及其製造方法
US7361448B2 (en) Resist pattern thickening material and process for forming the same, and semiconductor device and process for manufacturing the same
TW201237568A (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20190122

CF01 Termination of patent right due to non-payment of annual fee