[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1334964A - 具有至少一只纳米电子元件的电路装置及其制法 - Google Patents

具有至少一只纳米电子元件的电路装置及其制法 Download PDF

Info

Publication number
CN1334964A
CN1334964A CN99816250A CN99816250A CN1334964A CN 1334964 A CN1334964 A CN 1334964A CN 99816250 A CN99816250 A CN 99816250A CN 99816250 A CN99816250 A CN 99816250A CN 1334964 A CN1334964 A CN 1334964A
Authority
CN
China
Prior art keywords
circuit
cmos
nanometer
conductive structure
nanoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99816250A
Other languages
English (en)
Other versions
CN1156006C (zh
Inventor
W·雷斯纳
T·拉姆克
L·里施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1334964A publication Critical patent/CN1334964A/zh
Application granted granted Critical
Publication of CN1156006C publication Critical patent/CN1156006C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

安排在半导体衬底(S)内的至少一只CMOS元件是电路装置的部件。在半导体衬底(S)上安排覆盖CMOS元件的一绝缘层(1,2)。在绝缘层(1,2)之上安排纳米电子元件。至少一导电结构安排在绝缘层(1,2)内并用于连接纳米电子元件与CMOS元件。如果提供多只纳米电子元件,则它们优先组合成纳米电路块(N),其中,纳米电路块(N)各是如此小,以致其导线(B)的RC时间不大于1纳秒。

Description

具有至少一只纳米电子元件的 电路装置及其制法
本发明涉及具有至少一只纳米电子(nanoelektroniseh)元件的电路装置及其制法。
为了制造具有越来越高组装密度的电路装置，估计电路装置元件的尺寸不久将只还有几纳米。这种所谓纳米电子元件例如是一种单电子元件，其中开关过程通过少数几个电子实现。
在C.D.Chen等“铝单电子非易失浮栅存储单元”，Appl.Phys.Lett.71(14)(1997)2038中，描述了主要由铝制造的单电子晶体管。
纳米电子元件也可以是生物神经元或分子电子结构(参阅例如C.M.Fischer等，“有机量子阱：分子检波和单电子隧道效应”，Europhys.Lett.28，129(1994))。
通常提出的纳米电子元件是在完全不同于制造传统的CMOS元件的技术中制造的。
在F.G.Pikus等，“纳米规模场效应晶体管：极限尺寸分析”，Appl.Phys.Lett.71(25)(1997)3661中，研究了纳米电子CMOS元件。
从K.Yano等“应用细粒多晶硅的室温单电子存储器件”，IEDM(1993)541，获悉由一只晶体管组成的纳米电子存储单元。晶体管的源、漏和沟道区通过4nm厚非晶态硅层的结构化产生。硅层的颗粒具有约10nm的水平尺寸。晶体管的沟道区和栅极被SiO2包围。如果晶体管在低电流下运行，则在沟道区内形成一个窄的沟道，该沟道由其间隧穿单电子的颗粒链组成。晶体管的起动电压可类似于EEPROM加以改变，这相当于存储单元编程。为了例如逻辑1的编程，起控制栅极作用的栅极上的电压提高到这样高，使得处于沟道外的电子跳到沟道区颗粒上，并留在那里。带电的颗粒起着类似EEPROM的浮栅极的作用，因此使晶体管的起动电压改变。
本发明的课题是提供具有至少一只纳米电子元件的另一种电路装置。此外，还应提供其制法。
本课题通过具有至少一只纳米电子元件的电路装置解决，其中至少一只CMOS元件是电路装置部件，并安排在半导体衬底内。覆盖CMOS元件的一层绝缘层安排在半导体衬底上。纳米电子元件安排在该绝缘层上。在绝缘层内安排至少一导电结构，它用于连接纳米电子元件与CMOS元件。
此外，本课题通过具有至少一只纳米电子元件的电路装置的制法来解决，其中，用CMOS方法在半导体衬底里制造至少一只作为电路装置部件的CMOS元件。在产生CMOS元件后，覆盖CMOS元件的一绝缘层淀积在半导体衬底上。在绝缘层内产生一导电结构并与CMOS元件连接。用纳米结构化技术，在绝缘层之上产生纳米电子元件，使得它经导电结构与CMOS元件连接。
电路装置具有高组装密度，因为CMOS元件安排在纳米电子元件之下。
本发明在微电子产品内可实现纳米电子元件的集成。
因为恰在CMOS元件生成后制造纳米电子元件，所以它不会受制造CMOS元件的工艺步骤侵害。纳米结构化技术可能与传统CMOS方法不同。
电路装置可以包含其它的纳米电子元件。为了提高组装密度使纳米元件尽可能密地毗邻安排。在彼此通过导线连接的预定数目纳米电子元件情况下，紧密安排导致导线的缩短。这是有利的，因为导线电阻减小。首先这意味着在电路装置内能耗较小。其次导线电阻和电容之积，所谓的RC时间也小，因此更快发生导线电压改变，并且电路装置开关速度更快。
为了即使纳米电子元件的数目较大而实现短导线，把纳米电子元件组合成纳米电路块是有利的。纳米电路块是通过具有纳米宽截面的导线连接彼此相邻的纳米电子元件的一种安排。虽然通过分组增加了电路装置的导线数，而为此用的导线却变短。此外分组使电路装置容易散热。
纳米电路块优先各是如此之小，以致其导线的RC时间不比1纳秒大。纳米电路块经导电结构和其它在绝缘层内安排的导电结构与包含CMOS元件的CMOS电路相连。优先每一纳米块经至少导电结构之一与CMOS电路连接。这里显示出本发明的另一优点：因为CMOS电路安排在纳米电路块之下，而不是在旁边，导电结构不是分布在安排电路块的二维平面内，而是至少局部地垂直该平面。因此导电结构具有较多位置，使得纳米电路块彼此可以更小间隔地安排，这导致更大的组装密度。恰在纳米电子元件组合成较多的纳米电路块时，导电结构有许多位置可供支配可能是重要的。即通常许多小纳米电路块与一个大的纳米块相比需要较大数目的导电结构，因为每一纳米电路块单独与CMOS电路相连。
CMOS电路例如可以是用于纳米电路块的第一控制电路。
为了减少与纳米电路块连接的导电结构的数目，安排连接在纳米电路块和第一控制电路之间的第二控制电路与每个纳米电路块邻接是有利的。第二控制电路把纳米电路块中的导线如此组合在一起，使得与第二控制电路连接的导电结构数目少于导线数目。导电结构连接第一控制电路与第二控制电路。这种分级结构缩小了导电结构的密度，因此CMOS电路可以以松疏的尺寸产生。第二控制电路例如可以用产生纳米电路块的纳米结构化技术产生。
纳米电路块可以是例如存储单元阵列。一只存储单元可以如根据C.D.Chen等(见上面)那样设计。第二控制电路包含例如单电子晶体管。第二控制电路可以例如如此组合成纳米电路块的位线，使得位线信号顺序传递到第一控制电路。用第一控制电路确定对哪一个纳米电路块寻址。
为彼此连接CMOS电路的CMOS元件，和连接纳米电路块，可以把一个或多个作为导电结构部分的金属化平面安排在第一绝缘层内。也作为导电结构部分的接触点安排在绝缘层内，并且把第一控制电路与金属化平面连接或把金属化平面与第二控制电路连接。
通过首先淀积绝缘层下部的方式可以制造金属化平面。在绝缘层下部产生毗邻CMOS电路的第一批接触点。通过淀积导电材料并结构化的方式，在绝缘层下部上产生金属化平面。接着淀积绝缘层的上部。在绝缘层的上部中产生与金属化的毗邻的第二批接触点。纳米电路块是如此产生，使得它与第二批接触点连接。
绝缘层可以多于两部分淀积，因此可以产生多个接触点和多个金属化平面。
纳米电路块的一部分导线可以是安排在绝缘结构内的部分纳米金属化平面。纳米金属化平面是其导线和接触点具有几纳米尺寸的金属化平面。设置这种金属化平面使得纳米电路块的导线交叉成为可能。
为了产生纳米电子元件可以在绝缘层上淀积一个层并结构化。这个层包含例如铝，并如C.D.Chen(见上面)说明的那样进行处理。
这个层也可以由钛或铌构成。在这种情况下，通过借助扫描力显微镜(Rasterkraftmikroskop)对该层进行局部氧化的方式，正如在例如K.Matsumoto，“对室温运行的单电子晶体管和其它器件的STM/AFM纳米氧化过程”，Proc.IEEE 85，612(1997)说明的那样，可以制造纳米电子元件。
对于本发明，纳米电子元件的结构是无关重要的。所以，纳米电子元件可以是例如生物神经元，分子电子结构例如根据C.M.Fischer等(见上面)，CMOS元件根据F.G.Pikus等(见上面)，或存储器单元根据K.Yano等(见上面)。
纳米电子元件可以具有蒙上绝缘材料的导电材料构成的颗粒。单电子可以从颗粒到颗粒隧穿。
本发明的实施例依靠附图详细说明如下。
图1示出一存储器，它包含具有CMOS控制逻辑电路的衬底，具有多个金属化平面的一绝缘层和接触点，以及以纳米电路块形式实现的存储器单元阵列。
在实施例中，由硅构成的衬底S用作起始材料。通过传统的CMOS方法在衬底S内产生一CMOS控制逻辑电路C。
接着通过淀积厚度约1500nm的SiO2并通过化学机械抛光平面化的方式，产生绝缘层的第一部分1。
通过光刻法在绝缘层的第一部分内产生接触孔。该接触孔填充钨，因此产生第一接触点K1。
通过铝的淀积和结构化，产生与第一接触点K1连接的金属化平面M。
为了产生绝缘层的第二部分2，淀积厚度约1000nm的SiO2并通过化学机械抛光平面化。通过光刻法在绝缘层的第二部分内产生接触孔，使部分金属化平面露出。接着接触孔填充钨，因此产生第二接触点K2。
为了产生钛层，淀积约3nm厚度的钛。为了产生隧道壁垒和绝缘桥接片，借助扫描力显微镜(AFM)对钛层局部氧化。在导电的AFM的尖端及与其相连的悬臂上为此面对钛层加上-10V电压。氧化是阳极氧化，并且借助在钛层上和AFM尖端上吸附的H2O膜实现。
因此各包含与约10nm宽位线B和字线连接(图1所示)的存储器单元的纳米电路块N由钛层产生。此外，由钛层产生纳米控制电路A，该纳米控制电路A如此组合位线B和字线，使得其信号顺序地传递到CMOS控制逻辑电路C。
金属化平面M，第一接触点K1和第二接触点K2形成用于在纳米电路块N和CMOS控制逻辑电路C之间连接的导电结构。

Claims (14)

1.具有至少一只纳米电子元件的电路装置，
—其中，至少一只CMOS元件是电路装置的部件，并安排在半导体衬底(S)内，
—其中，覆盖CMOS元件的绝缘层(1，2)安排在半导体衬底(S)上，
—其中，纳米电子元件安排在绝缘层(1，2)上，
—其中，在绝缘层(1，2)内至少安排一种用于连接纳米电子元件与CMOS元件的导电结构。
2.根据权利要求1所述的电路装置，
—其中，在绝缘层(1，2)上安排组成纳米电路块(N)的其它纳米电子元件，
—其中，每一纳米电路块(N)包含把纳米电路块(N)的纳米电子元件彼此连接的导线(B)，
—其中，CMOS元件是安排在半导体衬底(S)内的CMOS电路(C)的部件，
—其中，纳米电路块(N)各经至少一个安排在绝缘层(1，2)内的导电结构与CMOS电路(C)连接，
—其中，纳米电子元件是纳米电路(N)之一的部件，
—其中，至少纳米电路块(N)的导线(B)之一用于纳米电子元件与导电结构的连接。
3.根据权利要求2所述的电路装置，
—其中，纳米电路块(N)各是如此之小，以致其导线(B)的RC时间不大于1纳秒。
4.根据权利要求2或3所述的电路装置，
—其中，CMOS电路(C)是用于纳米电路块(N)的第一控制电路。
5.根据权利要求2到4之一所述的电路装置，
—其中，连接在纳米电路块(N)和CMOS电路(C)之间的第二控制电路(A)与每个纳米电路块(N)毗邻，
—其中，导电结构连接CMOS电路(C)和第二控制电路(A)，
—其中，第二控制电路(A)把导线如此组合在纳米电路块(N)内，使得与第二控制电路(A)连接的导电结构数小于导线(B)数。
6.根据权利要求2到5之一所述的电路装置，
—其中，至少一个金属化平面(M)作为导电结构部件安排在绝缘结构(1，2)内，
—其中，接触点(K1，K2)是导电结构部件，
—其中，接触点(K1，K2)安排在绝缘层(1，2)内，并且分别把CMOS电路(C)与金属化平面(M)连接或把金属平面(M)与第二控制电路(A)连接。
7.根据权利要求1到6之一所述的电路装置，
—其中，纳米电子元件绝大部分由铝、钛、或铌构成。
8.根据权利要求2到7之一所述的电路装置，
—其中，纳米电路块(N)是存储器单元阵列。
9.具有至少一只纳米电子元件的电路装置的制法，
—其中，用CMOS法在半导体衬底(S)内至少产生一只作为电路装置部件的CMOS元件，
—其中，在产生CMOS元件后，在半导体衬底(S)上淀积覆盖CMOS元件的绝缘层(1，2)，
—其中，在绝缘层(1，2)内产生导电结构并与CMOS元件连接，
—其中，在绝缘层(1，2)上用纳米结构化技术如此产生纳米电子元件，使得它经导电结构与CMOS元件连接。
10.根据权利要求9所述的方法，
—其中，在绝缘层(1，2)上至少淀积其内产生纳米电子元件的一个层。
11.根据权利要求9或10所述的方法，
—其中，在绝缘层(1，2)上，如此产生其它纳米电子元件，使得它们组合成纳米电路块(N)，
—其中，在每个纳米电路块(N)内产生把纳米电路块(N)的纳米电子元件相互连接起来的导线(B)，
—其中，CMOS元件作为安排在半导体衬底(S)内的CMOS电路(C)的部件产生，
—其中，在绝缘层(1，2)内产生其它导电结构，使得纳米电路块(N)经导电结构和其它导电结构与CMOS电路(C)连接，
—其中，纳米电子元件作为纳米电路块(N)之一的部件产生，
—其中，至少纳米电路块(N)的导线(B)之一是如此产生的，使它用于连接纳米电子元件与导电结构。
12.根据权利要求11所述的方法，
—其中，首先淀积绝缘层的下部(1)，其中，与CMOS电路(C)毗邻的第一接触点(K1)作为导电结构的部件产生。
—其中，在绝缘层的下部(1)上产生金属化平面(M)作为导电结构的部件，此金属化平面与第一接触点(K1)连接，
—其中，淀积绝缘层的上部(2)，其内产生第二接触点(K2)作为导电结构的部件，这些接触点与金属化平面(M)连接，
—其中，纳米电路块与第二接触点连接。
13.根据权利要求10到12之一所述的方法，
—其中，所述层包含铝、钛或铌。
14.根据权利要求11到13之一的方法，
—其中，纳米电路块(N)各自制成如此之小，使其导线(B)的RC时间不大于1纳秒。
CNB998162507A 1998-12-18 1999-12-01 具有至少一只纳米电子元件的电路装置及其制法 Expired - Fee Related CN1156006C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19858759A DE19858759C1 (de) 1998-12-18 1998-12-18 Schaltungsanordnung mit mindestens einem nanoelektronischen Bauelement und Verfahren zu deren Herstellung
DE19858759.7 1998-12-18

Publications (2)

Publication Number Publication Date
CN1334964A true CN1334964A (zh) 2002-02-06
CN1156006C CN1156006C (zh) 2004-06-30

Family

ID=7891764

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998162507A Expired - Fee Related CN1156006C (zh) 1998-12-18 1999-12-01 具有至少一只纳米电子元件的电路装置及其制法

Country Status (8)

Country Link
US (1) US6442042B2 (zh)
EP (1) EP1142019B1 (zh)
JP (1) JP3802760B2 (zh)
KR (1) KR100419541B1 (zh)
CN (1) CN1156006C (zh)
DE (2) DE19858759C1 (zh)
TW (1) TW459372B (zh)
WO (1) WO2000038235A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442837B (en) 1998-12-03 2001-06-23 Infineon Technologies Ag Integrated circuit-arrangement and its production method
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
KR100427640B1 (ko) * 2001-03-15 2004-04-27 한국과학기술연구원 탄소미세구조를 이용한 ｒｌｃ 회로
US6936181B2 (en) 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
DE10155054C2 (de) * 2001-11-09 2003-10-23 Friz Biochem Gmbh Molekulares elektronisches Bauelement zum Aufbau nanoelektronischer Schaltungen, molekulare elektronische Baugruppe, elektronische Schaltung und Herstellungsverfahren
US6957608B1 (en) 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
FR2969592B1 (fr) * 2010-12-23 2013-02-08 Commissariat Energie Atomique Dispositif pour connecter des nano-objets a des systèmes électriques externes, et procédé de fabrication du dispositif

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612799B2 (ja) * 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices
JPH06125208A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp マイクロ波集積回路およびその製造方法
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
DE4427516A1 (de) * 1994-08-03 1996-02-15 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3393949B2 (ja) * 1995-03-16 2003-04-07 株式会社東芝 半導体集積回路
JP3369799B2 (ja) * 1995-07-21 2003-01-20 株式会社東芝 半導体装置
US5754077A (en) * 1995-03-16 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having plural functional blocks, wherein one of the blocks comprises a small tunnel junction device and another block comprises a FET

Also Published As

Publication number Publication date
TW459372B (en) 2001-10-11
EP1142019A1 (de) 2001-10-10
JP3802760B2 (ja) 2006-07-26
DE19858759C1 (de) 2000-03-23
US20010055201A1 (en) 2001-12-27
EP1142019B1 (de) 2008-01-23
US6442042B2 (en) 2002-08-27
KR100419541B1 (ko) 2004-02-21
DE59914630D1 (de) 2008-03-13
CN1156006C (zh) 2004-06-30
WO2000038235A1 (de) 2000-06-29
JP2002533929A (ja) 2002-10-08
KR20010081081A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
US6430511B1 (en) Molecular computer
US6760245B2 (en) Molecular wire crossbar flash memory
US7915066B2 (en) Methods of making electromechanical three-trace junction devices
US7176505B2 (en) Electromechanical three-trace junction devices
EP1409156B1 (en) Method of fabricating conductive nanotube articles
US6432740B1 (en) Fabrication of molecular electronic circuit by imprinting
US7745810B2 (en) Nanotube films and articles
US20050052894A1 (en) Uses of nanofabric-based electro-mechanical switches
US8004876B2 (en) Configurable molecular switch array
US7189988B2 (en) Molecular electronics arrangement and method for producing a molecular electronics arrangement
CN1156006C (zh) 具有至少一只纳米电子元件的电路装置及其制法
KR20030085015A (ko) 분자 전자 장치 제조 방법, 분자 전자 장치 및 시스템
CN1761083A (zh) 相转移元件及其制造方法与相转移记忆胞
KR100473970B1 (ko) 메모리 소자 및 그 제조방법
CN1236496C (zh) 利用碳纳米管制作的逻辑“非”门器件
CN1262008C (zh) 具有单壁碳纳米管结构的“与”门逻辑器件及其制作方法
CN1866464A (zh) 镜像电荷效应量子元胞自动机的制作方法
Allan et al. Nanoelectronics
Toulon G. Allan, C. Delerue, C. Krzeminski, M. Lannoo
WO2001057939A2 (en) A hybrid organic-inorganic semiconductor device and a method of its fabrication
Allan et al. HAL Id: hal-00710039
Allan Guy Allan, Christophe Delerue, Christophe Krzeminski, Michel Lannoo

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120918

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160111

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20171201

CF01 Termination of patent right due to non-payment of annual fee