[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1320368C - 大规模集成电路检查装置及其方法 - Google Patents

大规模集成电路检查装置及其方法 Download PDF

Info

Publication number
CN1320368C
CN1320368C CNB031278574A CN03127857A CN1320368C CN 1320368 C CN1320368 C CN 1320368C CN B031278574 A CNB031278574 A CN B031278574A CN 03127857 A CN03127857 A CN 03127857A CN 1320368 C CN1320368 C CN 1320368C
Authority
CN
China
Prior art keywords
lsi
clock
signal
test
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031278574A
Other languages
English (en)
Other versions
CN1521512A (zh
Inventor
伊藤亘
金光朋彦
山下武
渡边昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003034858A external-priority patent/JP2003307543A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1521512A publication Critical patent/CN1521512A/zh
Application granted granted Critical
Publication of CN1320368C publication Critical patent/CN1320368C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种LSI检查装置,是将LSI测试仪输出的试验信号向检查对象LSI供给、上述检查对象LSI根据上述试验信号进行处理、将所产生的试验结果信号向上述LSI测试仪输出的LSI检查装置,上述LSI检查装置包括与上述检查对象LSI连接的、进行和上述检查对象LSI实际使用时相同的动作的周边电路、和装入了上述周边电路的印刷电路板。

Description

大规模集成电路检查装置及其方法
技术领域
本发明涉及一种LSI(Large-scale integration:大规模集成电路)的检查技术。
背景技术
为了选择正常动作的LSI,用LSI测试仪进行LSI检查。LSI测试仪,对单个作为检查对象的LSI进行检查,或者将作为检查对象的LSI和辅助检查的简单部件组合后进行检查。在此,所谓的简单部件,包括继电器、电阻、电容、滤波器等无源元件。
图10表示现有技术的LSI检查系统的构成例的方框图。图10的LSI检查系统,包括LSI测试仪2、负载板(Load board)900。负载板900包括插座14、继电器82、电容84、滤波器86、阻抗88、印刷电路板940。
检查对象LSI912,被插入到插座14中,通过负载板900与LSI测试仪2连接,进行检查。继电器82,进行检查对象LSI912和LSI测试仪2之间的连接切换。电容84、滤波器86、以及电阻88,用于检查时的信号的特性变换,和使电源稳定。
LSI测试仪2,采用这样的负载板900,进行检查对象LSI912的实动作测试。即,LSI测试仪2向检查对象LSI912供给预定的试验信号TS0。检查对象LSI912响应试验信号TS0,输出试验结果信号TR0,LSI测试仪2,根据该试验结果信号TR0,判定检查对象LSI912的良否。
另外,在对检查对象LSI912所具有的、与其主要部非同步的输出接口进行检查时,使该输出接口独立动作进行检查。
此外,有关本申请的技术,例如在日本国特开平7-128405号公报中已经公示。
然而,一般所采用的LSI测试仪,不能进行同时向检查对象LSI施加某一信号和不是该信号的整数倍的信号的功能测试。为此,依据负载板900,实动作下的功能测试虽然可以对简单的LSI进行,但针对具有高速、非同步、多时钟的特点的系统LSI(system-on-a-chip)是很困难。
为了进行在系统LSI的实动作下的功能测试,不能采用一般的LSI测试仪,而需要采用高速、高性能LSI测试仪,因而存在检查成本上升的问题。
另外,在Tomoyuki Hamasuna,″Major Problems and Solutions of theSystem LSI Testing,″SEMI(semiconductor equipment and materialsinternational)technology symposium 2001 proceeding,pp.5-81~5-88中,也指出了同样的问题。
即,以扫描测试为前提的测试仪,对于以检测制造不良为目的的结构性测试是有效的。但是,当LSI本身的功能电路构成复杂化后,增加了在实动作下的关键路径。扫描测试仪不能测试这种关键路径。
如实际上周知那样,在扫描测试仪等的结构测试和实动作下的功能测试中,经常会出现不良检查的结果不一致的现象。因此,实动作下的功能测试是必须的,如上所述,在该测试中由于需要高速并且高性能的LSI测试仪,增高了检查成本。
发明内容
本发明的目的在于提供一种以低检查成本进行实动作下的功能测试的LSI检查装置及其方法。
具体而言,本发明,是将LSI测试仪输出的试验信号向检查对象LSI供给、上述检查对象LSI根据上述试验信号进行处理、将所产生的试验结果信号向上述LSI测试仪输出的LSI检查装置。上述LSI检查装置包括:与上述检查对象LSI连接的、进行和上述检查对象LSI实际使用时相同的动作的周边电路;第一时钟发生器,用于产生第一时钟,作为检查对象LSI的实动作的基准时钟;第二时钟发生器,用于产生第二时钟,用于使检查对象LSI从LSI测试仪中获得试验信号;第三时钟发生器,用于产生第三时钟,用于使检查对象LSI输出试验结果信号,其中第一时钟、第二时钟和第三时钟为彼此异步时钟;以及和装入了上述周边电路、以及第一、第二、第三时钟发生器的印刷电路板。
据此,LSI测试仪,由于只要将同步信号及复位信号等简单控制信号、以及测试数据作为试验信号输出即可,所以采用不是高速、高性能的一般LSI测试仪,可以进行在对LSI的实动作中的性能测试。因此,可以降低检查成本,并且提高检查的质量。
附图说明
图1表示有关本发明第1实施方案的LSI检查系统的构成例的方框图。
图2表示在第1实施方案中检查时的数据流向图。
图3表示图1的试验结果取入电路的构成例的方框图。
图4表示第1实施方案中的检查处理的流程图。
图5表示有关本发明第2实施方案的LSI检查系统中使用的负载板的剖视图。
图6表示在第3实施方案中检查时的数据流向图。
图7表示第3实施方案中的检查处理的流程图。
图8表示LSI测试仪用试验信号以及基准试验结果信号生成系统的构成方框图。
图9表示第4实施方案中处理的流程图。
图10所示现有技术的LSI检查系统的构成例的方框图。
符号说明
2-LSI测试仪、12、312-检查对象LSI、14-插座14、22-外部存储器、24-周边LSI、26~28-时钟发生器、30-试验结果取入电路、32-启动控制电路、34-压缩电路、36-期待值存储器、38判定电路、40、440-印刷电路板、100、200、400-负载板(LSI检查装置)、204-第1端口、206-第2端口、412-合格LSI。
具体实施方式
以下参照附图说明本发明的实施方案。
(第1实施方案)
图1表示有关本发明第1实施方案的LSI检查系统的构成例的方框图。图1的LSI检查系统,包括LSI测试仪2、作为LSI检查装置的负载板(Load board)100。负载板100、插座14、外部存储器22、周边LSI124、时钟发生器26、27、28、试验结果取入电路30。另外,负载板100,包括有源电路的继电器82、电容84、滤波器86、电阻88。
负载板100,包括配置了需要的布线的印刷电路板40,在其上安装以上构成要素。外部存储器22以及周边LSI24,构成检查对象LSI12的周边电路。
检查对象LSI12,被插入到插座14中,通过插座14与其它电路连接,实行实动作下的功能测试。负载板100上除检查对象LSI12以外的电路等,假定已经预先确认能够正常动作。
为了对检查对象LSI12实行和由用户实际使用时(实动作时)相同的动作,作为周边电路,采用外部存储器22以及周边LSI24。外部存储器22以及周边LSI24,具有和预定在检查对象LSI12的实动作的情况下与检查对象LSI12连接进行使用的器件相同的构成。外部存储器22,保存检查对象LSI12输出的数据,将所保存的数据向检查对象LSI12输出。周边LSI24,与检查对象LSI12之间进行和实动作时同样的数据输入输出。
时钟发生器26、27、28分别产生时钟CKA、CKB、CKC,向检查对象LSI12供给。检查对象LSI12,将时钟CKA、CKB、CKC向外部存储器22、周边LSI24以及试验结果取入电路30供给。
时钟CKA,在检查对象LSI12、外部存储器22、以及周边LSI24中,作为数据处理的基准时钟使用。时钟CKB作为检查对象LSI12取入试验信号的时钟试验。时钟CKC作为检查对象LSI12输出试验结果信号的时钟使用。
在以上的电路中,继电器82、电容84、滤波器86、以及电阻88根据需要连接。另外,检查对象LSI12、外部存储器22、周边LSI24、时钟发生器26~28、以及试验结果取入电路30由LSI测试仪2供电。
在负载板100的印刷电路板40上,除了和上述那样配置和检查对象LSI12实际使用时同样动作的布线以外,还配置将LSI测试仪2和检查对象12之间连接的布线。通过后者的布线,LSI测试仪2将进行功能测试用的试验信号TS施加到检查对象LSI12上,检查对象LSI12根据试验信号TS进行处理所生成的试验结果信号TR1向LSI测试仪2输出。
检查对象LSI12也可以将试验结果信号TR2向试验结果取入电路30输出。试验结果取入电路30,对于作为检查对象LSI12输出的试验结果信号TR2所获得的数据,减少数据量后进行给定的处理,其结果作为试验结果信号TR3向LSI测试仪2输出。
图1的负载板100的构成为一例,只要检查对象LSI12和实际使用时同样与负载板上的其它电路连接即可。
图2表示在第1实施方案中检查时的数据流向图。参照图1说明图2的数据流向F1。首先,LSI测试仪2输出的试验信号TS,经过检查对象LSI12后向外部存储器22施加,并保存。
然后,检查对象LSI12和实动作时的情况同样,从外部存储器22接收所保存的试验信号,在外部存储器22以及周边LSI24之间一边进行数据的输入输出,一边进行针对试验信号的处理,将所获得的试验结果信号TR1向LSI测试仪2输出。LSI测试仪2,在检查对象LSI12正常动作时作为试验结果信号TR1保存应获得的基准试验结果信号。LSI测试仪2对所保存的基准试验结果信号和试验结果信号TR1进行比较,进行检查对象LSI12合格与否的判定。
检查对象LSI12具有输出接口电路时,在测试该输出接口电路时,采用图2的数据流向F2那样的数据流向。即,检查对象LSI12,在和数据流向F1的情况同样进行对试验信号的处理之后,所获得的结果作为试验结果信号TR2,通过输出接口电路向试验结果取入电路30输出。试验结果取入电路30,对试验结果信号TR2进行处理,其结果作为试验结果信号TR3向LSI测试仪2输出。
在图2中,虽然简化了数据流向F1、F2,在进行处理时,在检查对象LSI12和外部存储器22之间,以及在检查对象LSI12和周边LSI24之间多次进行数据的输入输出。
在此,对试验结果取入电路30进行说明。图3表示图1的试验结果取入电路30的构成例的方框图。试验结果取入电路30包括启动控制电路32、压缩电路34、期待值存储器36、判定电路38。
向启动控制电路32输入来自检查对象LSI12的试验结果信号TR2。启动控制电路32,在作为试验结果信号TR2输入的数据中,选择进行检查对象LSI12合格与否的判定所需要的数据,向压缩电路34输出。例如,启动控制电路32,从表示作为试验结果信号TR2输入的图像信号(包含同步信号)的数据中,选择同步信号以外的部分的数据输出。
压缩电路34,将所输入的数据压缩后向判定电路38输出。在此的压缩是指,例如对所输入的数据进行逻辑运算,作为结果获得比所输入的数据的比特数要少的数据。
期待值存储器36,在检查对象LSI12正常动作时保存由压缩电路34应获得的数据,根据需要将该数据向判定电路38输出。判定电路38,将压缩电路34的输出和期待值存储器36的输出进行比较,将判定是否一致的结果作为试验结果信号TR3向LSI测试仪2输出。即,试验结果取入电路30进行检查对象LSI12合格与否的判定。
此外,也可以在试验结果取入电路30中不进行判定,将启动控制电路32或者压缩电路34的输出作为试验结果信号向LSI测试仪2输出。这时,LSI测试仪2,将作为试验结果信号获得的值和应获得的值进行比较,进行检查对象LSI12合格与否的判定。另外,检查对象LSI12也可以具有启动控制电路。
图4表示第1实施方案中的检查处理的流程图。参照图4,对图1的LSI检查系统在检查时的处理进行说明。在图4的第S12步中,LSI测试仪2,向检查对象LSI12、外部存储器22、周边LSI24、时钟发生器26~28、以及试验结果取入电路30开始供给电能。于是,从时钟发生器26~28分别向检查对象LSI12供给时钟CKA、CKB、CKC。
在第S 14步中,LSI测试仪2,与时钟CKA、CKB、CKC不同步,对检查对象LSI12复位。于是,检查对象LSI12,可以和实动作时同样进行动作。
检查对象LSI12的输入电路由于按照时钟CKB动作,LSI测试仪2向检查对象LSI12施加试验信号TS,LSI测试仪2需要与时钟CKB同步。为此,执行以后的第S 16步。
在第S 16步中,LSI测试仪2采用时钟CKB,输出试验信号TS的时序,调整成与检查对象LSI12的输入电路的动作同步后,试验信号TS开始向检查对象LSI12的输出。这时,LSI测试仪2,使用边缘搜索功能和匹配功能。这些功能是一般的LSI测试仪所包括的功能。
在第S18步,负载板100上的电路,与时钟CKA同步,进行和实动作时相同的动作。但是,检查对象LSI12的输入电路以及LSI测试仪,与时钟CKB同步。即,负载板100上的电路,除了检查对象LSI12的输入电路以外,与LSI测试仪2非同步动作。
检查对象LSI12的输出电路由于按照时钟CKC动作,LSI测试仪2从检查对象LSI12接收试验结果信号TR1,LSI测试仪2需要与时钟CKC同步。为此,执行以后的第S20步。
在第S20步中,LSI测试仪2采用时钟CKC,将接收试验结果信号TR1的时序,调整成与检查对象LSI12的输出电路的动作同步后,从检查对象LSI12接收试验结果信号TR1。
在第S22步,LSI测试仪2将所获得的试验结果信号TR1和应获得的基准试验结果信号进行比较,进行检查对象LSI12合格与否的判定。
然后,在第S24步,LSI测试仪2,停止电力的供给,结束处理。
当检查对象LSI12具有输出接口电路时,在测试该输出接口电路时,在第S20步,试验结果取入电路30接收试验结果信号TR2,在第S22步中,试验结果取入电路30进行处理,将所获得的结果向LSI测试仪2输出。
这样,依据本实施方案,采用并不特别高速并且不具有高性能的一般LSI测试仪,使数据输入输出与内部的动作不同步,使用多时钟,或者输入输出接口为高速等、具有这些特点的系统LSI,可以和实际使用时同样动作进行测试。因此,可以降低检查成本,大幅度提高检查的质量。
即使检查对象LSI12与外部存储器22之间,以及检查对象LSI12与周边LSI24之间的接口非常高速时,也可以同样动作进行测试。这些接口与LSI测试仪2的输入输出独立,因此,没有必要使LSI测试仪2高速动作。
此外,检查对象LSI12在与LSI测试仪2之间进行数据的输入输出时,虽然对使LSI测试仪2与时钟CKB、CKC同步的处理的情况进行了说明,如果没有必要,也可以省略。
(第2实施方案)
在第2实施方案中,对容易实现并且可以降低制作成本的负载板进行说明。
第1实施方案的负载板,相当于检查对象LSI所采用的、用户实际使用的设置板上附加有用于LSI检查的布线的板。用户实际使用的设置板,和用户评价时使用的评价板,LSI供货商在LSI检查中使用的负载板,在布线层的数量和布线长度上完全不同,通常分别制作。
这些板的作成,由于需要分别不同的技术和技巧,所以将用户使用的板、和LSI供应商使用的板组合形成1张板时,需要将两者的技术和技巧组合制成,需要高技术。用户和LSI供应商,多种情况是不同的企业,由于使用户将有关板制作的技术提供给LSI供应商比较困难,要将两者的技术组合是非常困难的。
进一步,板的层数增多后,板制作的技术变得困难,成本大幅度上升。通常的负载板,虽然采用多层基板,第1实施方案的负载板由于采用更多层数的基板,成本变得非常高。
图5表示有关本发明第2实施方案的LSI检查系统中使用的负载板的剖视图。图5的负载板200,包括第1块板204、和第2块板206。
第1块板204,包括连接器208A,并且,除了用将连接器208A与检查对象LSI12之间连接的布线,替代将LSI测试仪2和检查对象LSI12之间连接的布线以外,和图1的负载板100相同。第1块板204,通过连接器208A、208B与第2块板206连接。第2块板206,为印刷电路板,通过连接器208A、208B,形成将第1块板204和LSI测试仪2连接的布线。检查时的数据流向和检查处理的流程,和第1实施方案中说明的情况相同。
另外,例如,第1块板,是在检查对象LSI12所采用的实际设置所使用的板上增加连接器208A形成,第2块板,也可以是LSI测试仪的厂商一般广泛销售的、已经布线的通用负载板。这时,在第1块板和第2块板之间,连接检查所需要的布线。
依据本实施方案,与检查对象LSI12连接的、包括其周边电路的第1块板204、和第2块板206,可以分别独立制作,并且独立调试。因此,没有必要将第1以及第2块板的制作技术组合,非常容易实现负载板。即,对已经评价的的第1块板进行若干修正后,购入由LSI测试仪的厂商销售的通用负载板作为第2块板使用,只要将这些板连接即可。
第1块板204的层数,由于通常比图1的负载板100的层数要少,所以可以降低负载板的制作成本。检查不同种类的LSI时,只需将第1块板更换成该LSI用的板即可。
如果采用和实际设置中所使用的板完全相同的板作为第1块板使用,可以进一步降低负载板的制作成本。另外,如果是评价实际设置的系统,可以利用该系统进行调试,基本上不需要采用LSI测试仪2的板调试。
此外,也可以将多个第1块板与第2块板连接。
另外,也可以不采用连接器,而采用布线将第1块板和第2块板连接。
(第3实施方案)
在本实施方案中,对通过在LSI测试仪与检查对象LSI之间低速进行数据传送来实现降低测试所需要的成本的LSI检查装置进行说明。
在本实施方案中,采用图1的负载板,对检查对象LSI312进行检查时的情况进行说明。检查对象LSI312,与所供给的时钟不同步,具有访问外部存储器22的非同步存储功能。为此,LSI测试仪2,可以与向检查对象LSI312供给的时钟不同步,存储外部存储器22。负载板,如图5所示,也可以包括第1以及第2块板。
图6表示在第3实施方案中检查时的数据流向图。如数据流向F31那样,LSI测试仪2输出的试验信号TS,经过检查对象LSI312,传给外部存储器22,进行保存。
然后,检查对象LSI312,和实动作同样,从外部存储器22接收所保存的试验信号,在外部存储器22以及周边LSI24之间一边进行数据的输入输出一边对试验信号进行处理,将获得的试验结果信号向外部存储器22输出。
外部存储器22,在保存试验结果信号后,通过检查对象LSI312向LSI测试仪2输出。LSI测试仪2,将该试验结果信号TS、和检查对象LSI312正常动作时获得的基准试验结果信号进行比较,根据所获得的结果,进行检查对象LSI312合格与否的判定。
在图6中,虽然简化了数据流向F31,在进行处理时,在检查对象LSI312和外部存储器22之间,以及在检查对象LSI312和周边LSI24之间多次进行数据的输入输出。
图7表示第3实施方案中的检查处理的流程图。图7的第S32、S34、S46步的处理,由于分别和图4的第S12、S14、S24步的处理相同,在此省略其说明。
在第S36步中。LSI测试仪2将检查对象LSI312设定成测试模式。在测试模式时,检查对象LSI312,从外部存储器22读出测试用的数据,进行实际使用时相同的动作之后,将获得的数据再次写入到外部存储器22中。测试模式,相当于实动作的动作模式,需要预先作为检查对象LSI312的规格进行设计。
在第S38步中,采用检查对象LSI312具有的、向外部存储器22的非同步存储功能,LSI测试仪2将试验信号写入到外部存储器22中。这时,LSI测试仪2,由于可以与时钟CKA、CKB、CKC不同进行访问,LSI测试仪2,没有必要像图4的情况那样,与检查对象LSI312同步。一般讲,非同步存储,可以比实际使用时的输入输出低速进行。写入结束后,检查对象LSI312解除非同步存储状态。
在第S40步,检查对象LSI312,从外部存储器22读出试验信号,负载板上的电路,进行和实际使用时同样的动作。检查对象LSI312将所获得的试验结果信号写入到外部存储器22中。
在第S42步,LSI测试仪2,根据读出的试验结果信号,进行检查对象LSI312合格与否的判定。
这样,依据本实施方案,LSI测试仪2,没有必要与检查对象LSI312同步,并且与检查对象LSI312之间的接口可以低速传送。即,LSI测试仪2,没有必要具有获得同步的功能,低速动作即可,可以降低测试所需要的成本。
(第4实施方案)
LSI测试仪用的试验信号以及试验结果信号,通常通过进行模拟获得。例如在第3实施方案中所采用的试验信号以及基准试验结果信号,由于数据量庞大,如果通过模拟产生,需要许多时间和机器能力。为此,在第4实施方案中,对采用实际的设置评价装置、产生LSI测试仪用的试验信号以及基准试验结果信号、在LSI的检查中使用的系统进行说明。
图8表示LSI测试仪用试验信号以及基准试验结果信号生成系统的构成方框图。图8的信号生成系统,包括实设置评价装置用板400、试验信号发生器402、监视器404、PC(personal computer)406、电源408。
实设置评价装置用板400,用于替代检查对象LSI12,是与此同样构成的LSI,采用已经确认正常动作的合格品LSI412。另外,虽然在图中没有特别画出,但实设置评价装置用板400,具有分别连接合格品LSI412与试验信号发生器402、监视器404、以及PC406之间的接口电路。另外,电力由电源408供给。其它方面,除了不包括试验结果取入电路30以外,由于和图1的负载板相同,在此省略对实设置评价装置用板400的详细说明。
产生试验信号以及试验结果信号时的数据流向,除了试验信号的供给源是试验信号发生器402、试验结果信号从合格品LSI412象监视器404或者PC406输出以外,其它和图6的数据流向F31相同。
图9表示第4实施方案中处理的流程图。以下作为例子,合格品LSI412,根据所输入的试验信号进行处理,作为试验信号以及试验结果信号输出的情况进行说明。
对产生试验信号以及试验结果信号的第S72步进行说明。在该步骤中,首先,在监视器上显示给定的图像,进行检查该显示的处理。即,从电源408开始供给电力,将合格品LSI412复位后,试验信号发生器402,将试验信号TS41向合格品LSI412输出。合格品LSI412,根据试验信号进行处理,其结果所获得的试验结果信号TR41向监视器404输出,在监视器404上进行显示。然后,对监视器404的显示进行感观测试(sensorytest)。
在此如果判定显示正确,然后,进行将试验信号从PC406取出的处理。即,在将合格品LSI412复位,从PC406控制合格品LSI412,将在监视器404上显示时同样的试验信号从试验信号发生器402写入到外部存储器22中。PC406,采用合格品LSI412具有的、对外部存储器22的非同步存储功能,取入试验信号。
进一步,试验结果信号作为基准试验结果信号,进行从PC406取出的处理。即,在此将合格品LSI412复位,试验信号发生器402,将在监视器404上显示时同样的试验信号向合格品LSI412输出。合格品LSI412,根据试验信号进行处理。PC406,控制合格品LSI412,处理的结果所获得的试验结果信号吸入到外部存储器22中。PC406,采用合格品LSI412具有的、对外部存储器22的非同步存储功能,将试验结果信号作为基准试验结果信号取入。
在这样获得的试验信号以及试验结果信号上,附加复位图案、测试设定图案、以及通过检查对象LSI的对外部存储器22的非同步存储图案等信号图案,产生在LSI测试仪2中试验的试验信号以及试验结果信号。
然后,执行判定检查对象LSI合格与否的第S74步。在该步骤中,采用所获得的试验信号以及试验结果信号,如在第3实施方案中说明的那样,进行检查对象LSI的检查,判定检查对象LSI合格与否。
依据本实施方案,产生在LSI测试仪中使用的试验信号以及试验结果信号所需要的时间,例如在数十分钟左右。即,与采用模拟的情况相比,可以大幅度缩短信号生成所需要的时间。另外,在和采用LSI测试仪检查时同等的环境下产生基准试验结果信号,基本上不需要进行将LSI测试仪连接在负载板上的状态下的调试。
实设置评价装置用板400,除了具有与PC406等之间的接口的电路以外,基本上和第2实施方案中说明的图5的第1块板204相同。为此,在图5的负载板200中,可以采用实设置评价装置用板400替代第1块板204。即,由于可以采用实设置评价装置用板制作负载板,可以降低负载板的设计费用。
此外,虽然以产生在第3实施方案中使用的试验信号以及试验结果信号为例进行了说明,如果变更在试验信号以及试验结果信号上附加的信号图案,也可以产生在第1以及第2实施方案中使用的试验信号以及试验结果信号。
在以上的实施方案中,虽然对采用外部存储器的情况进行了说明,检查对象LSI或者周边LSI具有存储器时,也可以用该存储器替代外部存储器。
依据以上说明的本发明,采用并不特别高速并且不具有高功能的一般LSI测试仪、和进行与在检查对象LSI中用户实际使用的实设置上的动作同等的动作的周边电路,可以实现具有高速、非同步、多块的特点的系统LSI的实动作测试。因此,可以降低检查成本,大幅度提高检查的质量。

Claims (13)

1.一种LSI检查装置,是将LSI测试仪输出的试验信号向检查对象LSI供给、所述检查对象LSI根据所述试验信号进行处理、将所产生的试验结果信号向所述LSI测试仪输出的LSI检查装置,其特征是
所述LSI检查装置包括:
与所述检查对象LSI连接的、进行和所述检查对象LSI实际使用时相同的动作的周边电路;
第一时钟发生器,用于产生第一时钟,作为检查对象LSI的实动作的基准时钟;
第二时钟发生器,用于产生第二时钟,用于使检查对象LSI从LSI测试仪中获得试验信号;
第三时钟发生器,用于产生第三时钟,用于使检查对象LSI输出试验结果信号,其中第一时钟、第二时钟和第三时钟为彼此异步时钟;以及
装入了所述周边电路、以及第一、第二和第三时钟发生器的印刷电路板。
2.根据权利要求1所述的LSI检查装置,其特征是包括
包含所述周边电路和所述印刷电路板的第1块板、和
与所述第1块板连接、并且具有将所述第1块板和所述LSI测试仪之间连接的布线的第2块板。
3.根据权利要求1所述的LSI检查装置,其特征是所述试验信号,向所述周边电路输出后,从所述周边电路向所述检查对象LSI输出。
4.根据权利要求1所述的LSI检查装置,其特征是所述试验结果信号,向所述周边电路输出后,从所述周边电路向所述LSI测试仪输出。
5.根据权利要求1所述的LSI检查装置,其特征是作为所述周边电路,或者在所述检查对象LSI内配置存储器,
所述LSI测试仪,构成为可以与向所述检查对象LSI供给的时钟非同步地访问所述存储器。
6.根据权利要求5所述的LSI检查装置,其特征是所述试验信号,在保存到所述存储器中之后,从所述存储器中读出,在所述检查对象LSI中进行处理。
7.根据权利要求5所述的LSI检查装置,其特征是所述试验结果信号,在保存到所述存储器中之后,从所述存储器中向所述LSI测试仪读出。
8.一种LSI检查装置,是将LSI测试仪输出的试验信号向检查对象LSI供给、所述检查对象LSI根据所述试验信号进行处理、将所产生的试验结果信号向所述LSI测试仪输出的LSI检查装置,其特征是
所述LSI检查装置包括:
对作为所述试验结果信号而获得的数据、进行减少数据量那样的给定处理,将该结果向所述LSI测试仪输出的试验结果取入电路;
第一时钟发生器,用于产生第一时钟,作为检查对象LSI的实动作的基准时钟;
第二时钟发生器,用于产生第二时钟,用于使检查对象LSI从LSI测试仪中获得试验信号;
第三时钟发生器,用于产生第三时钟,用于使检查对象LSI输出试验结果信号,其中第一时钟、第二时钟和第三时钟为彼此异步时钟;以及
装入了所述试验结果取入电路、以及第一、第二和第三时钟发生器的印刷电路板。
9.根据权利要求8所述的LSI检查装置,其特征是在所述试验结果取入电路内,或者在所述检查对象LSI内,配置有从作为所述试验结果信号而获得的数据中选择必要的数据并输出的启动控制电路。
10.根据权利要求8所述的LSI检查装置,其特征是所述试验结果取入电路,具有将所输入的数据压缩后输出的压缩电路。
11.根据权利要求8所述的LSI检查装置,其特征是所述试验结果取入电路,具有对所输入的数据、与所述检查对象LSI正常动作时应输入的数据是否一致进行判定,并输出所获得的结果的判定电路。
12.一种LSI检查系统,其特征是包括
将试验信号向检查对象LSI供给的LSI测试仪;和
所述检查对象LSI根据所述试验信号进行处理、将所产生的试验结果信号向所述LSI测试仪输出的LSI检查装置,
所述LSI检查装置包括:
与所述检查对象LSI连接的、进行和所述检查对象LSI实际使用时相同的动作的周边电路;
第一时钟发生器,用于产生第一时钟,作为检查对象LSI的实动作的基准时钟;
第二时钟发生器,用于产生第二时钟,用于使检查对象LSI从LSI测试仪中获得试验信号;
第三时钟发生器,用于产生第三时钟,用于使检查对象LSI输出试验结果信号,其中第一时钟、第二时钟和第三时钟为彼此异步时钟;以及
装入了所述周边电路、以及第一、第二和第三时钟发生器的印刷电路板。
13.一种LSI检查方法,其特征是包括以下步骤:
使与检查对象LSI同样构成的、已经确认可以正常动作的合格品LSI,在与实际使用的电路同等的电路内动作,分别根据向所述合格品LSI供给的信号、以及所述合格品LSI输出的信号,生成并保存试验信号以及基准试验结果信号,其中所述电路包括第一时钟发生器,用于产生第一时钟,作为检查对象LSI的实动作的基准时钟;第二时钟发生器,用于产生第二时钟,用于使检查对象LSI从LSI测试仪中获得试验信号;以及第三时钟发生器,用于产生第三时钟,用于使检查对象LSI输出试验结果信号,其中第一时钟、第二时钟和第三时钟为彼此异步时钟;和
与第二时钟同步地将所述试验信号提供给所述检查对象LSI;
与第一时钟同步地执行检查对象LSI的实动作;
与第三时钟同步地从检查对象LSI中输出试验结果信号;以及
通过将所述试验结果信号与所述基准试验结果信号进行比较,确定检查对象LSI合格与否。
CNB031278574A 2003-02-13 2003-08-12 大规模集成电路检查装置及其方法 Expired - Fee Related CN1320368C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003034858 2003-02-13
JP2003034858A JP2003307543A (ja) 2002-02-14 2003-02-13 Lsi検査装置及び検査手法

Publications (2)

Publication Number Publication Date
CN1521512A CN1521512A (zh) 2004-08-18
CN1320368C true CN1320368C (zh) 2007-06-06

Family

ID=32677602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031278574A Expired - Fee Related CN1320368C (zh) 2003-02-13 2003-08-12 大规模集成电路检查装置及其方法

Country Status (4)

Country Link
US (1) US7251761B2 (zh)
EP (2) EP1574868B1 (zh)
CN (1) CN1320368C (zh)
DE (2) DE60309128T2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1574868B1 (en) * 2003-02-13 2007-10-17 Matsushita Electric Industrial Co., Ltd. Assembly for LSI test and method for the test
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
JP2006252006A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器
JPWO2007113940A1 (ja) * 2006-04-04 2009-08-13 パナソニック株式会社 半導体検査装置
JP2009198446A (ja) * 2008-02-25 2009-09-03 Nec Electronics Corp 半導体装置及びそのテスト方法
TWI490691B (zh) * 2008-08-29 2015-07-01 Mstar Semiconductor Inc 晶片測試裝置及其測試方法
CN102184130A (zh) * 2010-11-24 2011-09-14 北京天融信科技有限公司 一种芯片流水线的测试方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828405A (ja) * 1994-07-12 1996-01-30 Kubota Corp 直接噴射式ディーゼルエンジン
US6324485B1 (en) * 1999-01-26 2001-11-27 Newmillennia Solutions, Inc. Application specific automated test equipment system for testing integrated circuit devices in a native environment
WO2002029824A2 (en) * 2000-10-03 2002-04-11 Concord Idea Corp. System and method for testing integrated circuit devices
US20020099992A1 (en) * 2001-01-23 2002-07-25 International Business Machines Corporation System for reducing test data volume in the testing of logic products
JP2002340991A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd 半導体装置及びそのacスペック検査方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US99992A (en) * 1870-02-15 Improvement in motive-power apparatus
US3733587A (en) * 1971-05-10 1973-05-15 Westinghouse Electric Corp Universal buffer interface for computer controlled test systems
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するram内蔵lsiおよびその診断方法
US4760335A (en) * 1985-07-30 1988-07-26 Westinghouse Electric Corp. Large scale integrated circuit test system
JPS63315971A (ja) 1987-06-19 1988-12-23 Advantest Corp Icテストシステム
JPS643744A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Lsi test method
CA2002344C (en) 1989-03-29 2000-03-28 John C. Eidson Measurement system control using real-time clocks and data buffers
JPH04155278A (ja) 1990-10-18 1992-05-28 Nec Corp Lsiテスタ
US5416784A (en) * 1991-10-28 1995-05-16 Sequoia Semiconductor Built-in self-test flip-flop with asynchronous input
JPH07128405A (ja) 1993-10-29 1995-05-19 Hitachi Ltd Lsiテストボード
KR100499740B1 (ko) 1996-12-13 2005-09-30 코닌클리케 필립스 일렉트로닉스 엔.브이. 제1및제2클록도메인을포함하는집적회로및그러한회로를테스트하는방법
JP2953435B2 (ja) 1997-06-09 1999-09-27 日本電気株式会社 遅延テスト方法および該遅延テスト方法に使用するフリップフロップ
JP2000162277A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
JP4204685B2 (ja) * 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6665816B1 (en) * 1999-10-01 2003-12-16 Stmicroelectronics Limited Data shift register
JP3434762B2 (ja) * 1999-12-27 2003-08-11 エヌイーシーマイクロシステム株式会社 半導体集積回路
JP2002196846A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp Lsiのリーク電流低減方法
EP1574868B1 (en) * 2003-02-13 2007-10-17 Matsushita Electric Industrial Co., Ltd. Assembly for LSI test and method for the test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828405A (ja) * 1994-07-12 1996-01-30 Kubota Corp 直接噴射式ディーゼルエンジン
US6324485B1 (en) * 1999-01-26 2001-11-27 Newmillennia Solutions, Inc. Application specific automated test equipment system for testing integrated circuit devices in a native environment
WO2002029824A2 (en) * 2000-10-03 2002-04-11 Concord Idea Corp. System and method for testing integrated circuit devices
US20020099992A1 (en) * 2001-01-23 2002-07-25 International Business Machines Corporation System for reducing test data volume in the testing of logic products
JP2002340991A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd 半導体装置及びそのacスペック検査方法

Also Published As

Publication number Publication date
DE60316990D1 (de) 2007-11-29
DE60316990T2 (de) 2008-02-07
US7251761B2 (en) 2007-07-31
EP1574868B1 (en) 2007-10-17
DE60309128T2 (de) 2007-02-01
EP1574868A1 (en) 2005-09-14
CN1521512A (zh) 2004-08-18
EP1447672A1 (en) 2004-08-18
EP1447672B1 (en) 2006-10-18
US20040160237A1 (en) 2004-08-19
DE60309128D1 (de) 2006-11-30

Similar Documents

Publication Publication Date Title
CN1292481C (zh) 系统组合型半导体装置
CN1842716A (zh) 测试装置及测试方法
JP3174182B2 (ja) モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法
US6883128B2 (en) PC and ATE integrated chip test equipment
JPH11153655A (ja) 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法
CN101038325A (zh) 一种测试芯片的方法及装置
TWI278642B (en) Semiconductor testing apparatus, semiconductor integrated circuit device, testing method and manufacturing method
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
US6882950B1 (en) Building and testing complex computer products with contract manufacturers without supplying proprietary information
CN1320368C (zh) 大规模集成电路检查装置及其方法
JP2023500929A (ja) プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品
US20070018653A1 (en) Apparatus and method for testing system board
CN1474272A (zh) 通过jtag对单板进行测试的方法以及设备
CN1826536A (zh) 具有容易修改的软件的自动测试系统
CN1271694C (zh) 自动化集成电路整机测试系统、装置及其方法
JP2010175459A (ja) 診断装置、診断方法および試験装置
JP2004069650A (ja) 変換装置
CN100352029C (zh) 自动化集成电路整机测试控制方法
US20010003209A1 (en) Efficient generation of optimum test data
US20070192660A1 (en) Semiconductor device and method of adding tester circuit for the same
US8671319B2 (en) Dynamic device identification for making a JTAG debug connection with a internet browser
CN1186809C (zh) 嵌入式内存测试平台装置及其测试方法
CN1744052A (zh) 存储器在板测试方法
TWI833602B (zh) 測試裝置以及測試方法
JP4817121B2 (ja) デバイス試験システム、サーバ、デバイステスタ、およびパターンデータ設定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20120812