CN1307569C - 在多处理器环境下使用直接存储器存取的高速传递数据的方法和装置 - Google Patents

Abstract

在此公开了一种方法，用于在包含由第一处理器和第二处理器以及与第一和第二处理器相关联的第一和第二本地存储器组成的多处理器的控制装置中、在处理器之间传递数据。所述方法提供多总线DMA控制器，作为用于在所述第一处理器和所述第一本地存储器之间传递数据的第一总线和用于在所述第二处理器和所述第二本地存储器之间传递数据的第二总线的主控制器来操作，并适于对所述两个本地存储器执行直接存取，向多总线DMA控制器传递包含DMA设置数据的数据传递请求，以便所述第一处理器和第二处理器中的一个向所述第一处理器和第二处理器中的另一个传递数据，在所述多总线DMA控制器的监控下根据DMA设置数据确定所述第一和第二总线是否忙，并在所述第一和第二总线不忙时执行数据传递。

Description

在多处理器环境下使用直接存储器存取的 高速传递数据的方法和装置

技术领域

本发明涉及在多处理器环境中使用直接存储器存取的(下文中简称“DMA”)高速传递数据的方法和装置。

背景技术

在移动通信技术中，随着话音数据处理向诸如电影画面等多媒体数据处理转移，移动通信终端的数据处理复杂性在增长。近来，处理器系统正在从现有的处理话音呼叫的单处理器体系结构向包含两个或多个处理器的多处理器体系结构转变。

这样的具有多处理器体系结构的处理器系统通常包含两种类型的处理器，例如，调制解调器处理器，用于处理时间关键的便携通信功能，和应用处理器，要求具备可进行多媒体数据处理的高计算能力。这两种处理器的操作使用不同的软件。在多处理器体系结构中，处理器之间的数据通信功能必须得到保证，因为这些功能是便携终端功能的最重要部分。

因为多数软件数据存储在存储器中，因此需要通过存储器在处理器之间传递数据。因为当前使用的多处理器体系结构包含多个芯片，相对于调制解调器处理器和应用处理器集成为一个单元的单芯片，这种结构不能执行调制解调器处理器和应用处理器之间的高速数据处理。

在这种多芯片体系结构中，可由应用处理器和调制解调器存取的存储器被提供在调制解调器的外围。就是说，这种存储器可以被认为是外部可存取的。

图1的框图示出了在传统的多处理器系统中的存储器读出操作。参见图1，所述控制装置包含用于执行调制解调器功能的调制解调器处理器单元10，和用于处理应用的应用处理器单元20。调制解调器处理器单元10包含：调制解调器处理器12；本地存储器16，用于保存与调制解调器处理器12有关的数据；和DMA控制器14，用于快速便捷地存取双端口存储器60。类似地，应用处理器单元20包括：应用处理器22；本地存储器26，用于保存与应用处理器22有关的数据；双端口存储器60，用于同调制解调器处理器单元10进行数据交换；和DMA控制器24，用于快速便捷地存取双端口存储器60。

双端口存储器60作为调制解调器处理器单元10和应用处理器单元20之间的共享存储器来操作。从调制解调器处理器12的观点来看，双端口处理器60是外部存储器。因此，调制解调器处理器12读取存储在双端口存储器60中的数据的速度慢。如果不给出这种DMA控制器，调制解调器处理器12或应用处理器22必须将所要传递的数据先复制到双端口存储器60中，然后，再将存储在双端口存储器60中的所述数据复制到每一个本地存储器16或本地存储器26。

另一方面，调制解调器处理器12或应用处理器22使用DMA系统也可以不是为了参与数据传递。在使用DMA系统的数据传递中，DMA控制器14和24从双端口存储器60复制数据并存储到每一个本地存储器16或本地存储器26。但是，与每个处理器12或22相连接的中断控制器只把数据传递完成的消息通知给请求数据传递的处理器。这样，就引出问题，请求数据传递的处理器必须把数据传递完成的消息通知给接收该数据的处理器。

发明内容

这样，提出本发明，是为了解决出现在以前技术中的问题，并且本发明的一个目的是提供一种方法和装置，在包含多个处理器的控制装置中在多个处理器之间快速交换数据。

根据本发明的一个方面，上述和其他目的可以通过提供包含多处理器的控制装置来实现，所述多处理器包括第一处理器和第二处理器，所述装置包括：分别与所述第一处理器和第二处理器相联系的第一本地存储器和第二本地存储器；用于在所述第一处理器和所述第一本地存储器之间传递数据的第一总线；用于在所述第二处理器和所述第二本地存储器之间传递数据的第二总线；多总线直接存储器存取(DMA)控制器，作为所述第一总线和第二总线的主控制器来操作，并适于对所述两个本地存储器执行直接存取，并且根据第一和第二处理器的请求将存储在一本地存储器中的数据传递到另一本地存储器，其中当完成数据传递时，多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一和所述第二处理器。

根据本发明的另一个方面，提供一种方法，用于在控制装置的第一和第二处理器之间传递数据，所述装置由包含所述第一处理器和第二处理器的的多处理器和分别与所述第一和第二处理器相联系的第一和第二本地存储器所组成，所述方法包括步骤：(a)提供多总线直接存储器存取(DMA)控制器，作为在所述第一处理器和所述第一本地存储器之间传递数据的第一总线以及在所述第二处理器和所述第二本地存储器之间传递数据的第二总线的主控制器来操作，并适于对所述两个存储器执行直接存取；(b)通过第一和第二处理器中的一个，传送包含DMA设置数据的数据传递请求到多总线DMA控制器以传递数据到第一和第二处理器中的另一个；(c)在多总线DMA控制器的监控下，根据所述DMA设置数据确定所述第一总线和第二总线是否忙，并当第一和第二总线不忙时执行数据传递，其中当完成数据传递时，多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一和所述第二处理器。

附图说明

下面结合附图的详细说明，将使本发明的上述和其他目的、特征和优点更加明了。附图包括：

图1是示出传统多处理器系统中存储器读出操作的框图；

图2是根据本发明的包含具有多总线DMA控制器的多处理器的控制装置的框图；以及

图3是示出根据本发明实施例的DMA控制器的控制过程的流程图。

具体实施方式

下文将详细说明本发明的优选实施例。在下面的本发明的说明中，其中有关的众所周知的功能和配置将被省略，因其可能使本发明的主题更不清晰。

本发明通过使用多总线DMA控制器，可以进行高速数据传递。为此目的，设计了多总线DMA控制器来控制多个连接到多处理器的总线。特别，所述多总线DMA控制器作为分别用在多处理器中的多个总线的主控制器来操作。所述多总线DMA控制器被连接到每个独立地用在多处理器中各处理器的中断控制器上。这样，当所述多总线DMA控制器根据数据传递请求从多处理器的一个处理器向多处理器的另一个处理器传递数据时，它将数据传递的结束消息通知给所述另一个处理器，以便多处理器的每个处理器执行各自的操作。

按照这样的方式来使用多总线DMA控制器，当数据从与一个总线连接的存储器复制到与另一个总线连接的存储器时，执行数据传递不需要控制多处理器控制装置的任何处理器。这样，除了单独的外存储器之外，就不需要共享存储器了。

图2是根据本发明的包含带有多总线DMA控制器的多处理器的控制装置的框图。参见图2，根据本发明的多处理器控制装置100包含用于控制调制解调器单元的第一处理器110，和用于控制应用的第二处理器140，第一本地存储器120和第二本地存储器150分别关联到这两个处理器，第一总线160用于在第一处理器110和第一本地存储器120之间传递数据，第二总线170用于在第二处理器140和第二本地存储器150之间传递数据，多总线DMA控制器130作为第一总线160和第二总线170的主控制器来操作，可以对两个本地存储器120和150进行直接存取操作。

从上面的说明可以看出，与以前的技术不同，根据本发明的、使用多总线DMA控制器的多处理器控制装置100不需要共享存储器。这是因为可以利用多处理器DMA控制器130的DMA通道将数据从一个处理器的本地存储器复制到另一个处理器的本地存储器。

现在说明本发明的多处理器DMA控制器130的操作。

假设数据要从第一处理器110的第一本地存储器120传递到第二处理器140的第二本地存储器150。为传递该数据，第一处理器110指定待传递数据所在位置的源地址、源数据长度和源存储器总线。另外，第一处理器110要指定将要存储待传递数据的目的地址和目的存储器总线。第一处理器110请求多总线DMA控制器130传递所指定数据。所述数据传递请求包括由待传递数据所在位置的源地址、源数据长度、源存储器总线、待传递数据将要被存储的目的地址和目的存储器总线所组成的DMA设置数据。应该注意这里只是示例性的列表，DMA设置数据不限于这些内容。

当多总线DMA控制器130从第一处理器110接收到将存储在第一本地存储器120中的数据传递到第二处理器140的第二本地存储器150的数据传递请求，它从第一处理器110读取包含在所述数据传递请求中的DMA设置数据。

多总线DMA控制器130根据包含在DMA设置数据的所述源地址从相应的本地存储器中的待传递数据所在位置读取该数据。然后，多总线DMA控制器130检查目的数据总线是否忙，以便将所读取的数据写入到将存储该数据的本地存储器的、由所述目的地址所指的位置。术语“忙”是指所述目的数据总线正被用于传递数据。如果所述目的数据总线不忙或从忙状态中退出，多总线DMA控制器130开始向所述目的存储器的目的地址的位置写入所读的数据。换言之，就是多总线DMA控制器130监控所述源/目的总线是否忙，并且当源/目的总线不忙时执行数据传递。然后，多总线DMA控制器130对存储待传递源数据的源地址和写入源数据的目的地址增加1个单位，直到源地址的所有数据被写到指定目的地址的目的存储器。

当数据传递完成，多总线DMA控制器130通过使用中断信号把数据传递完成的消息通知给连接到源/目的总线的的第一处理器110和第二处理器140。该中断信号被传送到第一处理器110和第二处理器140的中断控制器，以便在DMA复制完成后，每个处理器可以执行各自的操作。

现在参见图3说明多总线DMA控制器130的操作，图3是示出根据本发明实施例的DMA控制器的控制过程的流程图。

在本发明的本实施例中，假定试图传递数据的处理器是第一处理器110，该数据所在的存储器是第一本地存储器120。另外，假定该数据要向其传递的处理器是第二处理器140，数据要被写入的存储器(目的存储器)是第二本地存储器150。

第一处理器110指定待传递数据所在的第一本地存储器120的源地址、源数据长度、和源存储器总线。另外，第一处理器110指定待传递数据将要被存储的第二本地存储器150的目的地址和目的存储器总线。第一处理器110请求多总线DMA控制器130传递该数据。

参见图3，在步骤204，确定多总线DMA控制器130是否从第一处理器110接收到将存储在第一本地存储器120的数据传递到第二处理器140的第二本地存储器150的请求。

当在步骤204确定已经接收到来自第一处理器110的数据传递请求，在步骤206，多总线DMA控制器130从第一处理器110读取包含在数据传递请求中的DMA设置数据。所述DMA设置数据包括有关待传递数据所在的第一本地存储器120的源地址、源数据长度、和源存储器总线的数据，以及有关将要存储待传递数据的第二本地存储器150的目的地址和目的存储器总线的数据。

这里，待传递数据的源地址是从第一本地存储器120中读取该数据的地址，待传递数据的目的地址是第二本地存储器中写入该数据的地址。第一总线160是连接到第一本地存储器120的总线，第二总线170是连接到第二本地存储器150的总线。根据本发明，多总线DMA控制器130既被连接到第一总线160，也被连接到第二总线170。多总线DMA控制器130作为这些总线的主控制器来操作，能够控制两个总线160和170上的数据传送。

接下来，在步骤208，多总线DMA控制器130确定第一总线160是否忙。如果确定第一总线不忙，在步骤210，多总线DMA控制器130根据包含在DMA设置数据中的源地址从第一本地存储器120中待传递数据所在位置读取该数据。

然后，为了存储所读取的数据，在步骤212，多总线DMA控制器130确定第二总线是否忙。如果确定第二总线不忙，在步骤214，该数据被写入第二本地存储器150中目的地址所指的位置。术语“忙”是指目的数据总线正被用于传递数据。换言之，多总线DMA控制器130监控源/目的总线(即第一总线160/第二总线170)是否忙，并当源/目的总线160/170不忙时执行数据传递。

接下来，在步骤216，多总线DMA控制器130确定从第一本地存储器120到第二本地存储器150的数据传递是否完成。多总线DMA控制器130依据包含在来自第一处理器110的数据传递请求中的DMA设置数据来执行这样的确定。因为所述DMA设置数据包含有关源数据长度的信息，多总线DMA控制器130可以知道是否所有待传递数据已经从第一本地存储器120传递到第二本地存储器150。

如果全部数据还没有从第一本地存储器120传递到第二本地存储器150，在步骤220，多总线DMA控制器130对源地址和目的地址增加1个单位，直到所有源地址的数据被写入目的地址。换言之，多总线DMA控制器130并不是在总线上一次传递所有数据，而是依次传递各数据段，数据段是将待传递数据顺序分割成分组而得到的。例如，如果多总线DMA控制器130传递在地址102的数据“11110000”和在地址103的数据“00001111”，它首先传递存储在源地址起始地址102的数据“11110000”，然后，源地址的起始地址增加1个单位，并传递存储在地址103的数据“00001111”。如果是一次传递16位的数据分组，多总线DMA控制器130对源数据的起始地址增加一个数据传递单位的地址增量，这样就可再次确定源数据的起始地址。

如果数据传递完成，在步骤218，多总线DMA控制器130通过使用中断信号将数据传递完成的消息通知给第一处理器110和第二处理器140。该中断信号被传送给第一处理器110和第二处理器140的中断控制器，这样每个处理器就可以执行DMA复制完成后要执行的操作。

从上面的说明中可以看出，由于多总线DMA控制器作为用于多处理器的两个总线的主控制器来操作，当从与一个总线连接的存储器向与另一个总线连接的存储器复制数据时，执行数据传递不需要控制任何多处理器的处理器。这样，除了单独的外存储器，不需要共享存储器。

尽管为了说明的目的，这里公开了本发明的优选实施例，但本领域的普通技术人员能够理解，在不脱离本发明的权利要求书中所定义的精神和范围内，可对本发明做更改、添加和替换。尽管在本优选实施例中多处理器包含两个处理器，显然，本领域的普通技术人员可以理解它可以包含多于两个的处理器，并且多总线DMA控制器可以作为分别连接到每个多于两个的处理器上的总线的主控制器。因此，本发明的范围由权利要求书来定义，而不是由示例性的实施例来定义。

Claims (9)

1.一种包含多处理器的控制装置，所述多处理器包含第一处理器和第二处理器，所述装置包括：

第一本地存储器和第二本地存储器，分别与所述第一处理器和所述第二处理器相关联；

第一总线，用于在所述第一处理器和所述第一本地存储器之间传递数据；

第二总线，用于在所述第二处理器和所述第二本地存储器之间传递数据；以及

多总线直接存储器存取(DMA)控制器，作为所述第一总线和所述第二总线的主控制器来操作，适于对所述第一本地存储器和所述第二本地存储器执行直接存取，并且根据第一和第二处理器的请求将存储在一本地存储器中的数据传递到另一本地存储器，

其中当完成数据传递时，多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一和所述第二处理器。

2.如权利要求1所述的控制装置，其中，所述第一处理器控制调制解调器单元，所述第二处理器控制应用。

3.如权利要求1所述的控制装置，其中，所述第一处理器和所述第二处理器各自向所述多总线DMA控制器传递数据传递请求，所述数据传递请求包含为在所述第一处理器和所述第二处理器之间传递数据而要求的DMA设置数据。

4.如权利要求3所述的控制装置，其中，所述DMA设置数据至少包含特定的待传递数据所在的、所述第一本地存储器和所述第二本地存储器中一个的源地址、源数据长度和源存储器总线，以及特定待传递数据要传递到其中并在其中存储的、所述第一本地存储器和所述第二存储器中另一个的目的地址和目的存储器总线。

5.一种在多处理器控制装置中传递数据的方法，所述装置包含第一处理器和第二处理器，和分别与所述第一处理器和所述第二处理器相关联的第一本地存储器和第二本地存储器，和连接到分别与所述第一处理器和所述第二处理器相关联的第一总线和第二总线的多总线直接存储器存取(DMA)控制器，所述方法包含步骤：

a)通过所述第一处理器传递数据传递请求，所述数据传递请求包含对所述多总线DMA控制器的DMA设置数据，以传递数据到所述第二处理器；

b)通过所述多总线DMA控制器的监控，确定所述第一总线和所述第二总线是否忙；以及

c)当所述第一总线和所述第二总线不忙，根据所述DMA设置数据通过所述第一总线和所述第二总线直接存取所述第一本地存储器和所述第二本地存储器，并将待传递数据从所述第一本地存储器传递到所述第二本地存储器，

其中当完成数据传递时，多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一和所述第二处理器。

6.如权利要求5所述的方法。其中，所述DMA设置数据至少包含特定待传递数据所在的、所述第一本地存储器和所述第二本地存储器中一个的源地址、源数据长度和源存储器总线，以及特定待传递数据要传递到其中并在其中存储的、所述第一本地存储器和所述第二存储器中另一个的目的地址和目的存储器总线。

7.如权利要求5所述的方法。其中，所述第一处理器控制调制解调器单元，所述第二处理器控制应用。

8.如权利要求5所述的方法。其中，所述方法还包括步骤：

d)当完成所述数据传递，所述多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一处理器和所述第二处理器。

9.一种包含由至少两个处理器组成的多处理器的控制装置，所述控制装置的组成部分包括：

多个本地存储器，每个所述本地存储器至少与所述至少两个的处理器中的一个相关联；

多个总线，用于在每一个所述至少两个的多个处理器和与所述至少两个的多个处理器相关联的所述多个本地存储器之间传递数据；以及

多总线直接存储器存取(DMA)控制器，作为每一个所述多个总线的主控制器来操作，并适于对每一个所述多个本地存储器执行直接存取，并且根据第一和第二处理器的请求将存储在一本地存储器中的数据传递到另一本地存储器，

其中当完成数据传递时，多总线DMA控制器将数据传递的完成通知给分别与所述第一总线和所述第二总线相连接的所述第一和所述第二处理器。

Images