[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1295365A - 半导体装置及半导体基板及它们的制造方法 - Google Patents

半导体装置及半导体基板及它们的制造方法 Download PDF

Info

Publication number
CN1295365A
CN1295365A CN00129584A CN00129584A CN1295365A CN 1295365 A CN1295365 A CN 1295365A CN 00129584 A CN00129584 A CN 00129584A CN 00129584 A CN00129584 A CN 00129584A CN 1295365 A CN1295365 A CN 1295365A
Authority
CN
China
Prior art keywords
mentioned
substrate
semiconductor
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00129584A
Other languages
English (en)
Other versions
CN1212695C (zh
Inventor
中村真嗣
石田昌宏
折田贤儿
今藤修
油利正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1295365A publication Critical patent/CN1295365A/zh
Application granted granted Critical
Publication of CN1212695C publication Critical patent/CN1212695C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/3203—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth on non-planar substrates to create thickness or compositional variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体装置,具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷104的基板102和至少借助于来自上述凹陷104的内表面(105、106、107)的晶体生长在上述基板102的上述表面上形成的半导体层103。并且提供进一步减少晶格缺陷的半导体装置。

Description

半导体装置及半导体基板及它们的制造方法
本发明涉及一种半导体装置及半导体基板及它们的制造方法。特别是涉及包含晶格缺陷被抑制了的Ⅲ族氮化物半导体层的半导体装置。
近年，使用了Ⅲ族氮化物半导体(例如GaN类化合物半导体)的蓝色半导体激光元件和高速动作晶体管等的研究开发正在积极进行。图18表示包含Ⅲ族氮化物半导体层的以往的半导体装置剖面构造。为了清楚地表示构造，这里省略了剖面的剖面线。
图18所示的半导体装置是由氮化物半导体构成的半导体激光元件，在此半导体装置中，在蓝宝石基板1上依次形成有由GaN组成的中间层2、n型GaN层3、n型AlGaN包覆层4、n型GaN光导层5、非掺杂InGaN活性层6、p型GaN光导层7、第1p型AlGaN包覆层8、带有开口部9的电流狭窄层10、第2p型AlGaN包覆层11及p型GaN接触层12。还有，在n型GaN层3的暴露面上装有n型电极13，另一方面，在p型GaN接触层12上装有p型电极14。还有，中间层2被设计成用于缓和蓝宝石基板1和n型GaN层3之间的晶格不匹配并使晶体生长容易，因此，与半导体元件的动作没有直接关系。
此半导体装置的非掺杂InGaN活性层6是由氮化物半导体构成的，因此，通过在n型电极13及p型电极14上施加规定的电压可以把此半导体装置用作以蓝色的光振荡的激光元件。但是，在此以往的半导体装置中，如图18所示，晶格缺陷15(例如，贯通转移)以筋状存在于n型GaN层3中。晶格缺陷15随着n型GaN层3及n型AlGaN包覆层4等的晶体生长也向上方生长，由此导致在起半导体激光元件的激活区作用的非掺杂InGaN活性层6上的电流狭窄层10的开口部9上也存在晶格缺陷15。
当在需要象半导体激光元件那样的高电流注入的半导体装置的情况下存在晶格缺陷15时，从晶格缺陷15的部分开始老化，使半导体装置的寿命和可靠性显著降低。还有，不仅在图18所示的半导体激光元件的活性层的情况下，在比如高速动作的晶体管元件的栅极区也有晶格缺陷存在的问题。当在栅极区存在晶格缺陷时，载流子的移动速度降低，因此，半导体晶体管元件的性能降低。这样，在半导体激光元件的活性层或晶体管的栅极区等起半导体元件的激活区作用的部分上存在的晶格缺陷成为半导体元件的性能劣化的原因。
最近，有些用于得到抑制晶格缺陷的氮化物半导体层的技术被提出。例如，提出这样的技术，在蓝宝石基板上形成带有开口部的氧化硅屏蔽层(SiO2屏蔽层)，然后，用MOCVD法使GaN层横向生长(侧向生长)，得到晶格缺陷少的氮化物半导体层(参照例如特开平11-312825号公报、特开平11-340508号公报、特开2000-21789号公报等)。还有，本发明申请者还提出了在蓝宝石基板上形成了表面上设有阶差(例如条纹状的槽)的GaN层后通过在其上沉积氮化物半导体层得到晶格缺陷少的氮化物半导体层(例如参照特开2000-156524号公报)。
但是，在使用前者的SiO2屏蔽层的技术中，虽然可以得到晶格缺陷被抑制了的氮化物半导体层，但会在半导体装置中留下SiO2屏蔽层。与氮化物半导体层相比，SiO2屏蔽层其导热系数低，因此，如果在半导体装置中留着SiO2屏蔽层，则半导体装置的散热性变差，由此导致半导体装置的可靠性下降。还有，除了形成氮化物半导体层的工序之外还必须另外进行形成SiO2屏蔽层的工序，因此，制造工序变得复杂了。另一方面，在后者的本发明申请者提出的技术中，没用SiO2屏蔽层，因此，可以回避半导体装置的散热性变差等的问题，但如果为了抑制晶格缺陷而使用了条纹状的槽，则难以减少沿着条纹方向上的晶格缺陷。
本发明就是根据这些问题而成的，其主要目的在于提供进一步减少晶格缺陷的半导体装置及半导体基板以及它们的制造方法。
基于本发明的半导体装置具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板和至少借助于来自上述凹陷的内表面的晶体生长在上述基板的上述表面上形成的半导体层。
在某实施例中，上述凹陷至少包含不与上述基板的上述表面平行的相互连接的2片内表面，上述2片内表面和与上述表面平行的面相交产生的2根线段的夹角为60°或120°。
在某实施例中，上述凹陷的上述形状为大致正三角形或大致正六边形。
在某实施例中，上述基板由具有六方晶的结晶构造的半导体层构成，上述凹陷被设在该半导体层的表面上。
在某实施例中，构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
在某实施例中，上述凹陷的上述内表面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
在某实施例中，上述n为1。
在某实施例中，多个上述凹陷被设在上述基板的上述表面上。
在某实施例中，至少包含活性层的多个半导体层被形成于上述基板上。
基于本发明的其他半导体装置具备有在表面上设有凸起的基板和至少借助于来自上述凸起的侧表面的晶体生长在上述基板的上述表面上形成的半导体层，上述凸起至少包含不与上述基板的上述表面平行的相互连接的2片侧表面，上述2片侧表面和与上述主面平行的面相交产生的2根线段的夹角为60°或120°。
在某实施例中，上述基板由具有六方晶的结晶构造的半导体层构成，上述凸起被设在该半导体层的表面上。
在某实施例中，构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
在某实施例中，上述凸起的上述侧面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
在某实施例中，上述n为1。
在某实施例中，多个上述凸起被设在上述基板的上述表面上。
在某实施例中，至少包含活性层的多个半导体层被形成于上述基板上。
基于本发明的半导体装置的制造方法包括准备在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板的工序和在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序。
基于本发明的其他的半导体装置的制造方法包括准备基板的工序、在上述基板的表面上形成从基板的法线方向看具有封闭形状的凹陷的工序和在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序。
在某实施例中，形成上述凹陷的工序被执行，使得面方位为(1，-1，0，1)的面或与此等价的面成为上述凹陷的内表面。
在某实施例中，形成上述凹陷的工序是在以(0，0，0，1)面为主面的上述基板的上述主面上形成上述凹陷的底面形状为正三角形或正六边形的凹陷的工序。
在某实施例中，形成上述半导体层的工序是以上述凹陷的内表面为晶体生长面形成半导体层的工序。
在某实施例中，形成上述半导体层的工序包括在与上述凹陷的上述内表面垂直的方向上使上述半导体层晶体生长的工序。
在某实施例中，是以上述凹陷的内表面为晶体生长面形成半导体层的工序。
在某实施例中，形成上述半导体层的工序包括在与上述凹陷的上述内表面垂直的方向上使上述半导体层晶体生长的工序。
在某实施例中，形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
在某实施例中，用有机金属气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
在某实施例中，准备上述基板的工序是准备在蓝宝石基板之上形成由Ⅲ族氮化物类化合物半导体组成的层的基板的工序，形成上述凹陷的工序是在由上述Ⅲ族氮化物类化合物半导体组成的层的表面上形成上述凹陷的工序。
基于本发明的半导体基板具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板和至少借助于来自上述凹陷的内表面的晶体生长在上述基板的上述表面上形成的半导体层。
在某实施例中，上述凹陷至少包含不与上述基板的上述表面平行的相互连接的2片内表面，上述2片内表面和与上述表面平行的面相交产生的2根线段的夹角为60°或120°。
在某实施例中，上述凹陷的上述形状为大致正三角形或大致正六边形。
在某实施例中，上述基板由具有六方晶的结晶构造的半导体层构成，上述凹陷被设在该半导体层的表面上。
在某实施例中，构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
在某实施例中，上述凹陷的上述内表面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
在某实施例中，上述n为1。
在某实施例中，多个上述凹陷被设在上述基板的上述表面上。
基于本发明的其他半导体装基板具备有在表面上设有凸起的基板和至少借助于来自上述凸起的侧表面的晶体生长在上述基板的上述表面上形成的半导体层，上述凸起至少包含不与上述基板的上述表面平行的相互连接的2片侧表面，上述2片侧表面和与上述主面平行的面相交产生的2根线段的夹角为60°或120°。
在某实施例中，上述基板由具有六方晶的结晶构造的半导体层构成，上述凸起被设在该半导体层的表面上。
在某实施例中，构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
在某实施例中，上述凸起的上述侧面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
在某实施例中，上述n为1。
在某实施例中，多个上述凸起被设在上述基板的上述表面上。
基于本发明的半导体基板的制造方法包括准备晶体生长用基板的工序、在上述晶体生长用基板上沉积具有六方晶的结晶构造的第1半导体层的工序、通过对上述第1半导体层的一部分进行蚀刻使面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面外露的工序、在上述外露工序后在上述第1半导体层的表面上沉积具有六方晶的结晶构造的第2半导体层的工序。
在某实施例中，上述外露工序包括在上述第1半导体层上设置从基板的法线方向看具有大致正三角形或大致正六边形的开口部的抗蚀模样的工序、以上述抗蚀模样为掩模对上述第1半导体层进行蚀刻并形成以面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面为内表面的凹陷的工序。
在某实施例中，上述抗蚀模样各自带有等间隔排列的多个上述开口部。
在某实施例中，上述外露工序包括在上述第1半导体层上设置从基板的法线方向看具有大致正三角形或大致正六边形的开口部的抗蚀模样的工序、以上述抗蚀模样为掩模对上述第1半导体层进行蚀刻并形成以面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面为侧表面的凸起的工序。
在某实施例中，上述抗蚀模样分别为等间隔排列的多个上述抗蚀模样。
基于本发明的其他半导体基板的制造方法包括形成在表面上带有了从基板的法线方向看具有封闭形状的凹陷的基板的工序、在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序和通过除去上述基板取出上述半导体层的工序。
在某实施例中，上述凹陷是以面方位为(1，-1，0，1)的面或与此等价的面为上述凹陷的内表面的凹陷。
在某实施例中，上述凹陷是在以(0，0，0，1)面为主面的上述基板的主面上具有正三角形或正六边形的底面的凹陷。
基于本发明的另外其他半导体基板的制造方法包括在表面上形成带有凸起的基板的工序、在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序和通过除去上述基板取出上述半导体层的工序。
在某实施例中，上述凸起是以面方位为(1，-1，0，1)的面或与此等价的面为上述凸起的侧表面的凸起。
在某实施例中，上述凸起是在以(0，0，0，1)面为主面的上述基板的主面上具有正三角形或正六边形的底面的凸起。
在某实施例中，形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
在某实施例中，用氢化物气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
在某实施例中，形成上述基板的工序包括准备蓝宝石基板的工序和在上述蓝宝石基板之形成表面上带有上述凹陷的由Ⅲ族氮化物类化合物半导体组成的层的工序。
在某实施例中，形成上述基板的工序包括准备蓝宝石基板的工序和在上述蓝宝石基板之形成表面上带有上述凸起的由Ⅲ族氮化物类化合物半导体组成的层的工序。
下面对附图进行简单说明。
图1为用于说明与基于本发明的实施例1的半导体装置的构成的图。
图2A至C为用于说明与实施例1的制造方法的工序图。
图3A及B为用于说明与实施例1的制造方法的工序图。
图4为用于说明与实施例1的制造方法的工序图。
图5A至C为表示借助于电子显微镜观察半导体层102及103的剖面构造的结果的剖面图。
图6为表示半导体层103上的缺陷的样子的构成图。
图7为用于说明与基于本发明的实施例2的半导体装置的构成的图。
图8A至C为用于说明与实施例2的制造方法的工序图。
图9A至C为表示借助于电子显微镜观察半导体层202及203的剖面构造的结果的剖面图。
图10为用于说明与基于本发明的实施例3的半导体装置的构成的图。
图11为用于说明与基于本发明的实施例4的半导体装置的构成的图。
图12为表示与实施例3的构成的变化例的俯视图。
图13为表示与实施例4的构成的变化例的俯视图。
图14为表示与实施例5的半导体激光装置的剖面图。
图15为表示与实施例5的半导体激光装置的变化例的剖面图。
图16A至C为用于说明与实施例6的半导体基板的制造方法的工序剖面图。
图17为用于说明与实施例6的半导体基板的制造方法的变化例的表示晶体生长条件的曲线图。
图18为以往的半导体装置的剖面图。图中，101、201：蓝宝石基板，102、202：第1半导体层，103、203：第2半导体层，104：凹陷，105、106、107、205、206、207：侧表面，108：底面，109、209：缺陷，204：凸起，208：上表面。
实施发明的最佳样例
下面一边参照附图一边对基于本发明的实施例进行说明。还有，本发明并不限于以下的实施例。
实施例1
下面一边参照图1至图6一边对基于本发明的实施例1进行说明。图1在模式上表示与实施例1相关的半导体装置的构成。图1所示的半导体装置具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷104的基板102和借助于来自凹陷104的内表面(105、106、107)的晶体生长在基板102的表面上形成的半导体层103。半导体层103是借助于来自凹陷104的内表面(105等)的晶体生长而形成的，因此，半导体层103中的缺陷(晶格缺陷)朝凹陷104的中心方向集中。也就是说，因半导体层103在与基板102的法线方向不同的方向上(例如与凹陷104的内表面垂直的方向上)进行晶体生长，因此，半导体层103的缺陷集中了，由此导致半导体层103的缺陷密度减少。在此缺陷密度减少了的半导体层103成为半导体元件的激活区(半导体激光元件的活性层或半导体晶体管元件的栅极区等)的情况下，可以实现高可靠性及高性能的半导体装置(半导体激光装置、半导体集成电路装置等)。还有，在图1中没表示构成半导体装置的具体的元件，但那样的元件可以用众所周知的技术制作。
在本实施例中的凹陷(或凹部)104由相互连接的内表面105、106、107构成。各内表面105、106、107不与基板102的表面(主面)平行且内表面105、106、107之中的2片内表面与基板102的表面相交产生的2根线段的夹角为60°。通过设成60°的夹角可以使内表面105、106、107的结晶性变好，并可以使在基板102上形成的半导体层103的结晶性变好。由图1可知，从基板的法线方向看到的凹陷104的形状为正三角形。还有，基板102的表面(主面)为平面，因此，成为基板102的主面上的凹陷104的轮廓的三角形的三个角的大小各为60°。
设有凹陷104的基板102由具有六方晶的结晶构造的半导体层构成，在本实施例中，基板102为由以(0，0，0，1)面为主面的六方晶的GaN组成的第1半导体层102。第1半导体层102的厚度为2．0μm，第1半导体层102的凹陷104的深度为1．0μm。第1半导体层102的主面上凹陷104的轮廓(正三角形)的一边长为1．5μm，凹陷104的内表面105、106、107面方位分别为(1，-1，0，1)、(0，1，-1，1)及(-1，0，1，1)。这些面方位各自在六方晶的结晶构造中等价的面方位。(1，-1，0，1)及与此等价的面方位的面为凹陷104的内表面(侧表面)，由此，至少可以使从凹陷104的内表面进行晶体生长而在第1半导体层102上所形成的第2半导体层103的结晶性变好。面方位(0，0，0，1)的面位于凹陷104的底面。
还有，在本说明书中，用“-1”取代在表示面方位或结晶方位时通常所用的“1杠”，还有，把(1，-1，0，1)及与此等价的面方位总称为{1，-1，0，1}。
在本实施例中，第1半导体层(GaN层)102设在作为晶体生长用基板的蓝宝石基板101上，凹陷104的底面108与蓝宝石基板101的上表面平行。位于第1半导体层102之上的第2半导体层103由Al0．1Ga0．9N构成，第2半导体层103的厚度为1．0μm。虽然没在图中表示，但在蓝宝石基板101和第1半导体层102之间形成有由非掺杂GaN组成的中间层(厚度50nm左右)。
根据本实施例，第2半导体层103是由位于设在第1半导体层102上的凹陷104的内部的3片侧表面105、106及107的晶体生长而形成的，因此，第2半导体层103在与第1半导体层102的主面的法线方向不同的方向上进行晶体生长并使得缺陷集中在一个地方，其结果可以使在3片侧表面105、106及107的上部的第2半导体层103的缺陷密度减少。
下面一边参照图2A-C一边说明与本实施例相关的半导体装置制造方法。
首先，如图2A所示，用有机气相金属外延生长法(以下称为MOVPE法)在蓝宝石基板101上形成第1半导体层102。
其次，如图2B所示，在第1半导体层102之上放置具有正三角形的开口部的抗蚀模样(未图示)并以此抗蚀模样为掩模进行干式蚀刻。借助于此干式蚀刻使得位于掩模开口部内的部分的第1半导体层102的厚度减小，并使3片侧表面105、106及107和底面108外露。如上所述，3片侧表面105、106及107的面方位为{1，-1，0，1}。
这样的蚀刻只要依照比如图3A及B所示那样的工序进行即可。首先，如图3A所示，在第1半导体层102之上形成抗蚀模样113。然后，如图3B所示，用侧面腐蚀的方法除去没被抗蚀模样113覆盖的第1半导体层102的一部分，把面方位为{1，-1，0，1}的面作为凹陷104的侧表面(105、106或107)并使之外露。还有，如图4所示，在第1半导体层102之上形成抗蚀模样113后，选择蚀刻条件使得抗蚀模样113自身被蚀刻，这样也可以把面方位为{1，-1，0，1}的面作为凹陷104的侧表面(105、106或107)并使之外露。
然后，在除去抗蚀模样后，如图2C所示，借助于MOVPE法在第1半导体层102之上形成第2半导体层103。然后，只要利用众所周知的技术执行在第2半导体层103上形成半导体元件的激活元件的工序就可以得到半导体装置。还有，为了形成半导体层使用了MOVPE法，但并不限于此，也可以用氢化物气相生长法(HVPE法)那样的其他气相生长法。
图5A-C表示通过电子显微镜观察本实施例的第1半导体层102及第2半导体层103的剖面的结果。还有，图5A、5B及5C分别表示以与第1半导体层102的主面垂直的面切断后的情形的剖面的模样。还有，为了方便起见，在图5中对部分的层不画剖面线。
可以看出，在图5A、5B及5C的任一剖面上都集中着缺陷109。还有，通过用光学显微镜观察凹陷104附近的表面发现在凹陷104的几乎中心附近、缺陷109呈点状，除了缺陷109之外没发现缺陷。
由以上所示的观察结果可知，本实施例中的第2半导体层103的中的缺陷109如图6所示那样集中于1个地方。对于没在第1半导体层102的表面上形成凹陷104的构成，其缺陷密度为1O8～1010个／cm2，而根据本实施例的构成，可以大幅度减低缺陷密度到106～107个／cm2。
还有，在本实施例中，借助于第1半导体层102的蚀刻形成凹陷104，因此，不需要形成在以往技术(特开平11-312825号公报等)中所使用的SiO2屏蔽层。因此，可以避免半导体装置的散热性变差以及制造工序变得复杂等问题。
还有，对于上述本实施例的构成也可以进行以下改变。
在本实施例中，由面方位分别为(1，-1，O，1)、(0，1，-1，1)及(-1，0，1，1)的3片侧表面105、106及107构成了凹陷104，但c轴分量并不限于1，也可以取任意值。也就是说，3片侧表面105、106及107的面方位也可以设成{1，-1，0，n}(这里n为任意的数)。从第2半导体层103的晶体生长面的观点看，3片侧表面105、106及107的面方位最好为{1，-1，0，1}，但在c轴分量偏离了1的情况下也可以借助于第2半导体层103的晶体生长自发地形成面方位{1，-1，0，1}的晶体生长面。还有，因制造过程工艺的关系，也有得不到理想的{1，-1，0，1}面的情况。
还有，从基板的法线方向看到的凹陷104的形状并不限于正三角形，也可以是正六边形。也就是说，如果凹陷104的形状为正六边形，则可以由{1，-1，0，1}面构成凹陷104的侧表面并使侧表面的结晶性变好。换言之，可以把凹陷104的侧表面设为(1，-1，0，1)、(-1，1，0，1)、(0，1，-1，1)、(0，-1，1，1)、(-1，0，1，1)及(1，0，-1，1)，因此，可以使侧表面的结晶性变好，至少可以使从侧表面开始晶体生长的第2半导体层103的结晶性变好。还有，在此情况下，第1半导体层102的主面上的凹陷104的规定轮廓的六边形的6个角的大小当然各为120度。
还有，从基板的法线方向看到的凹陷104的形状只要是封闭的形状则并不限于正三角形或正六边形，也可以是大致正三角形或大致正六边形、四边形或六边形等多边形，还可以是圆或椭圆。如上所述，这是因为借助于第2半导体层103的晶体生长，面方位{1，-1，0，1}的晶体生长面自发地形成，在具有除正三角形或正六边形之外的多边形或圆或椭圆的形状的凹陷的情况下，通过凹陷104使缺陷109集中在一个地方，可以谋求第2半导体层103的低缺陷化。还有，也可以作成不设底面108的凹陷104。
还有，凹陷104的深度及宽度(长度)等只要根据于第2半导体层103的晶体生长条件适时地决定即可。例如，在本实施例中的MOVPE法的情况下，凹陷104的深度可以设在1μm～3μm程度的范围内，凹陷104的底面108的宽度(长度)可以设在5μm～20μm程度的范围内。还有，凹陷104的深度和宽度(长度)之比(深度：宽度)比如可以设为1∶2～3。
还有，也可以用由GaN或Al0．1Ga0．9N之外的六方晶的结晶组成的第1半导体层及第2半导体层构成本实施例的半导体装置。在本实施例中对半导体装置进行了说明，但也可以把本实施例中的第1半导体层102及第2半导体层103就那样用作半导体基板。在把第1半导体层102及第2半导体层103用作半导体基板的情况下，如果不要蓝宝石基板101，则只要比如磨削并去除蓝宝石基板101即可。还有，还可以把利用由氮化物半导体(比如GaN)组成的基板101取代蓝宝石基板101的构成作为本
实施例的变化例。
实施例2
下面一边参照图7-图9A-C一边对基于本发明的实施例2进行说明。图7在模式上表示与实施例2相关的半导体装置的构成。本实施例的半导体装置在具有在表面上设了凸起204的基板202方面与具有在表面上设了凹陷104的基板102的上述实施例1的半导体装置不同。为了简化说明，以下主要对与上述实施例1不同的方面进行说明，略去或简化同样的说明。
如图7所示，与实施例2相关的半导体装置具有在蓝宝石基板201上形成的由以(0，0，0，1)面为主面的六方晶的GaN组成的第1半导体层202(厚度为2．0μm)和在第1半导体层202形成的由Al0．1Ga0．9N组成第2半导体层203(厚度为1．5μm)。在第1半导体层202的表面上形成有高度为为0．5μm的凸起204，在第1半导体层202的主面上的凸起204的形状为正三角形，其边长为1．0μm。凸起204由面方位为(1，-1，0，1)、(0，1，-1，1)及(-1，0，1，1)的3片侧表面205、206及207构成，面方位(0，0，0，1)的面位于凸起204的上表面。第2半导体层203至少从凸起204的侧表面(205、206及207)开始晶体生长并被形成在第1半导体层202上。还有，与上述实施例1一样，在蓝宝石基板201和第1半导体层202之间形成有中间层(未图示)。还有，第1半导体层202的主面上的凸起204的三角形的三个角的的大小当然各为60度。
与上述实施例1的构成一样，在本实施例的构成中也是借助于来自凸起204的3片侧表面205、206及207的晶体生长而形成的，因此，第2半导体层203在与第1半导体层202的主面的法线方向不同的方向上进行晶体生长并使缺陷延伸到凸起204的外侧。其结果可以使在3片侧表面205、206及207上部的第2半导体层203的缺陷密度减少。
还有，在本实施例的凸起204中，3片侧表面205、206及207之中的2片侧表面和与第1半导体层202的主面平行的面相交产生的2根线段的夹角为60度，因此，可以使侧表面205、206及207的结晶性变好，并可以使在其上形成的第2半导体层203的结晶性变好。
下面一边参照图8A-C一边对与本实施例相关的半导体装置的制造方法进行说明。
首先，如图8A所示，用MOVPE法在蓝宝石基板201上形成第1半导体层202。
其次，如图8B所示，把正三角形的抗蚀模样(未图示)放在第1半导体层202之上，以此抗蚀模样为掩模进行干式蚀刻，由此，在第1半导体层202之中没有掩模部分的厚度减小。3片侧表面205、206及207和上表面208借助于此干式蚀刻暴露出来。
然后，如图8C所示，除去抗蚀模样并用MOVPE法在第1半导体层202上形成第2半导体层203。
图9A-C表示通过显微镜观察到的本实施例中的第1半导体层202及第2半导体层203的剖面的结果。还有，图9A、9B及9C表示以与第1半导体层202的主面垂直的面切断后的情形的剖面的模样。还有，为了方便起见，在图9中对部分的层不画剖面线。
可以看出，缺陷209在图9A、9B及9C的任一剖面上都由侧表面向外侧延伸。还有，通过用光学显微镜观察凸起204附近的表面发现在凸起204的几乎中心附近看不到缺陷。
由以上所示的观察结果可知，本实施例中的第2半导体层203的中的缺陷209从凸起204的侧表面向外侧延伸。
还有，在本实施例中，第1半导体层202的主面上的凸起204形状并不限于正三角形，也可以是四边形或六边形等多边形，还可以是圆或椭圆。使从侧表面结晶性好的观点来看，侧表面最好为{1，-1，0，1}面，但根据在上述实施例1中所说明的同样的理由，也可以不是{1，-1，0，1}面。
另外，也可以用由除GaN或Al0．1Ga0．9N以外的六方晶的晶体构成的第1半导体层202及第2半导体层203。并且，也可以没有凸起204的上表面208。
实施例3
下面一边参照图10一边对基于本发明的实施例3进行说明。图10在模式上表示包含在与实施例3相关的半导体装置上的半导体层103的上表面的构成。在本实施例中，在设有多个上述实施例1的凹陷104方面与上述实施例1不同。为了简化说明，以下主要对与上述实施例1不同的方面进行说明，略去或简化同样的说明。
如图10所示，与本实施例相关的半导体装置在蓝宝石基板101上形成由GaN组成的第1半导体层102(厚度为2．0μm)并在其上具有由Al0．1Ga0．9N组成第2半导体层103(厚度为1．0μm)。在第1半导体层102上形成有多个深度为1．0μm的凹陷104。多个凹陷104以等间隔形成，在<1，-1，0，0>方向(图中箭头D的方向)及<1，1，-2，0>方向(图中箭头E的方向)上中心间的距离为10μm。与上述实施例1的凹陷104一样，凹陷104上的被包含在第1半导体层102的主面上的边长为1．5μm，凹陷104由面方位为(1，-1，0，1)、(0，1，-1，1)及(-1，0，1，1)的3片侧表面105、106及107和面方位为(0，0，0，1)的底面108构成。凹陷附近的叠层构造与图1一样。还有，虽然没在图中表示，但在蓝宝石基板101和第1半导体层102之间形成有中间层。
根据本实施例，可以把缺陷向凹陷104的中央集中在一个地方，且多个凹陷104以等间隔设置，因此，可以更加有效地使第2半导体层103的缺陷密度减少。在本实施例中设有106个／cm2程度的凹陷104。
与本实施例相关的半导体装置的制造方法基本上与上述实施例1一样，不同点在于只要把三角形的开口部以等间隔排列且中心间的距离为10μm的模样用作干式蚀刻时所用的抗蚀模样即可。
通过用光学显微镜观察与本实施例相关的半导体装置的表面发现，缺陷在凹陷104的几乎中心附近呈点状，除此之外没看到明显的缺陷，可以确认，与以往的半导体装置相比，缺陷密度减少了。
实施例4
下面一边参照图11一边对基于本发明的实施例4进行说明。图11在模式上表示包含在与实施例4相关的半导体装置上的半导体层203的上表面的构成。本实施例在设有多个上述实施例2的凸起204方面与上述实施例2不同。为了简化说明，以下主要对与上述实施例2不同的方面进行说明，略去或简化同样的说明。
如图11所示，与本实施例相关的半导体装置在蓝宝石基板201上形成由GaN组成的第1半导体层202(厚度为2．0μm)并在其上具有由Al0．1Ga0．9N组成第2半导体层203(厚度为1．5μm)。在第1半导体层202上形成有多个深度为0．5μm的凸起204。多个凸起204以等间隔形成，在<1，-1，0，0>方向(图中箭头D的方向)及<1，1，-2，0>方向(图中箭头E的方向)上中心间的距离为10μm。与上述实施例2的凸起204一样，凸起204上的被包含在第1半导体层202的主面上的边长为1．0μm，凸起204由面方位为(1，-1，0，1)、(0，1，-1，1)及(-1，0，1，1)的3片侧表面205、206及207和面方位为(0，0，0，1)的底面208构成。凸起204附近的叠层构造与图7一样。还有，虽然没在图中表示，但在蓝宝石基板201和第1半导体层202之间形成有中间层。
根据本实施例，多个凸起204以等间隔被形成，因此，缺陷朝着相邻的凸起204的中间方向集中，可以使第2半导体层203的缺陷密度减少。在本实施例中设有106个／cm2程度的凸起204。
与本实施例相关的半导体装置的制造方法基本上与上述实施例2一样，不同点在于只要把三角形的掩模(抗蚀模样)以等间隔排列且中心间的距离为10μm的模样用作干式蚀刻时所用的抗蚀模样即可。
通过用光学显微镜观察与本实施例相关的半导体装置的表面发现，在相邻的凸起204的大致中心附近呈现稀稀拉拉的缺陷，除此之外没看到缺陷，可以确认，与以往的半导体装置相比，缺陷密度减少了。
还有，在上述实施例3及4中，凹陷104或凸起204上的包含于第1半导体层的主面上的边长及排列间隔也可以根据第1半导体层103或203的厚度等适当选择。还有，凹陷104或凸起204的排列模式并不限于等间隔，也可以适时设定成所要求的排列模式。
还有，上述实施例3中的凹陷104的形状也可以如图12所示那样设成正六边形。还有，上述实施例4中的凸起204的形状也可以如图13所示那样设成正六边形。
还有，在上述实施例1～4中，可以把由蓝宝石基板以外的六方晶组成的基板用作基板101或201，例如，也可以用尖晶石基板、SiC基板或GaN基板。
还有，在上述实施例1～4中，也可以在基板101或201上设置凹陷或凸起来取代在第1半导体层上设置凹陷或凸起。这样，也可以在第1半导体层上形成凹陷或凸起。
在上述实施例中，也可以形成半导体激光器等带有叠层构造的器件取代第2半导体层。在形成了这样的器件的情况下，通过在缺陷密度少的区域设置激活区可以提高器件的特性。
还有，在上述实施例中，也可以形成半导体激光器取代第2半导体层并把半导体激光的条纹方向对准凹陷或凸起的排列方向。这样可以减少条纹区上的缺陷并可以提高半导体激光器的特性。
实施例5
下面一边参照图14一边对基于本发明的实施例5进行说明。图14在模式上表示与实施例5相关的半导体激光装置的剖面构成。本实施例与上述实施例1不同点在于在带有上述实施例1中的凹陷104的第1半导体层102之上形成有至少含活性层16的多个半导体层(半导体激光构造)114。为了简化说明，以下主要对与上述实施例1不同的方面进行说明，略去或简化同样的说明。
如图14所示，与本实施例相关的半导体装置(半导体激光装置)具有在蓝宝石基板101上形成的第1半导体层102和在第1半导体层102上形成的半导体激光构造16。第1半导体层102由以(0，0，0，1)面为主面的六方晶的GaN构成，第1半导体层102的厚度为2．0μm。在第1半导体层102的表面上形成有深度为1．0μm程度的凹陷104。凹陷104由面方位为(1，-1，0，1)、(0，1，-1，1)、(1，0，-1，1)、(-1，1，0，1)、(0，-1，1，1)及(-1，0，1，1)的6片侧表面和面方位为(0，0，0，1)的底面构成，在第1半导体层102的主面上的凹陷104的边长各为1．5μm。
半导体激光构造16具有从和在第1半导体层102一侧开始依次形成的n型接触层113、n型包覆层114、n型光导层115、活性层116、p型光导层117、电流阻塞构造15及p型接触层120。电流阻塞构造15具有的构成是在具有最大宽度10μm的带状开口的n型电流阻塞层118上形成有p型包覆层119。此电流阻塞构造15是通过形成厚度为500nm的n型电流阻塞层118、然后在设置了具有宽度10μm的带状开口的掩模后通过干式蚀刻形成槽、然后在去除了掩模后形成最大厚度1．0μm的p型包覆层119而充满该槽而成的。
还有，包含于半导体激光构造16中的活性层116具有把由In0．2Ga0．8N组成的3层位井层(厚度：3nm)的各层和由In0．05Ga0．95N组成的4层位垒层(厚度：5nm)的各层交互叠层而成的3重量子位井构造(合计膜厚29nm)。还有，活性层116之外的半导体激光构造16中的各层的组成、层厚和载流子浓度等的各条件如以下的表1所示。
表1
    层名     组成     层厚 载流子密度
    n型接触层     GaN     2μm 5×1018m-3
    n型包覆层 Al0．1Ga0．9N     500nm 1×1018cm-3
    n型光导层     GaN     100nm 1×1018cm-3
 n型电流阻塞层 Al0．2Ga0．8N     500nm 1×1018cm-3
    p型包覆层 Al0．1Ga0．9N     1．0μm 1×1018cm-3
    p型接触层     GaN     500nm 5×1018cm-3
还有，为了在n型接触层113上形成n型电极(未图示)并接触，半导体激光构造16的一部分借助于比如干式蚀刻从p型接触层120到n型接触层113被除去，使得n型接触层113的一部分外露。还有，在p型接触层120上形成有p型电极(未图示)。在本实施例中的半导体激光装置的发射波长为410nm。
在本实施例的半导体激光装置中，在缺陷密度通过凹陷104被减低了的区域上形成有半导体激光构造16。因此，可以得到具有特性比以往的半导体激光装置更好(长寿命、出色的激光输出等)的半导体激光装置。
还有，如图15所示，用带有电流阻塞构造18的半导体激光构造19取代上述半导体激光构造16被形成于第1半导体层102上的半导体激光装置也可以得到同样的效果。此电流阻塞构造18是通过形成厚度为0．8μm的p型包覆层119、然后在留下一部分p型包覆层119的同时通过设置宽度10μm的带状的掩模并进行干式蚀刻除去p型包覆层119直至其留下的部分的厚度到300nm为止、并在其上形成了厚度为500nm的n型电流阻塞层118后除去掩模而成的。p型包覆层119及n型电流阻塞层118的组成及载流子浓度分别与图14所示的半导体激光装置上的p型包覆层119及n型电流阻塞层118的一样。
还有，在本实施例中使用了与上述实施例1一样的第1半导体层102，但也可以改变为使用与上述实施例2一样的第1半导体层202。
实施例6
下面一边参照图16一边对基于本发明的实施例6进行说明。图16A-C为用于说明与实施例6相关的半导体基板的制造方法的工序剖面图。本实施例与上述实施例1不同点在于在带有上述实施例1中的凹陷104的第1半导体层102之上形成较厚的第2半导体层103之后得到由第2半导体层103组成的半导体基板。为了简化说明，以下主要对与上述实施例1不同的方面进行说明，略去或简化同样的说明。
首先，如图16A所示，借助于与在上述实施例1中所示的同样的方法在蓝宝石基板101上形成由以(0，0，0，1)面为主面的六方晶的GaN组成的第1半导体层102(厚度：2．0μm)。还有，在第1半导体层102上形成有深度为1．0μm程度的凹陷104。凹陷104由面方位为(1，-1，0，1)、(0，1，-1，1)、(1，0，-1，1)、(-1，1，0，1)、(0，-1，1，1)及(-1，0，1，1)的6片侧表面和面方位为(0，0，0，1)的底面构成，在第1半导体层102的主面上的凹陷104的边长各为1．5μm。以下把在蓝宝石基板101上形成了一些层而成的东西只称为基板。
其次，如图16B所示，用氢化物气相生长法在第1半导体层102上使由GaN组成的第2半导体层103进行晶体生长。在本实施例中，以凹陷104的底面为基准，第2半导体层103的厚度为300μm。在本实施例中所用的氢化物气相生长法的条件如下面的表2所示。
表2
    Ⅲ族原料气体 GaCl3流量50sccm
    Ⅴ族原料气体 NH3    流量5slm
    载运气体 N2    流量10slm
    压力 1．013×105Pa
    基板温度 1000℃
    生长速度 50μm／h
    生长时间 6小时
还有，在生长速度为50μm／h的情况下，把Ⅲ族原料气体(GaCl3)的流量设为50sccm，但在生长速度为比如100μm／h的情况下，也可以把Ⅲ族原料气体(GaCl3)的流量设为比如100sccm。还有，不仅N2，H2或N2和H2的混合气体也可以用作载运气体。
然后，如图16C所示，通过从基板除去蓝宝石基板101分离第2半导体层103并得到由GaN组成的半导体基板(GaN基板)。蓝宝石基板101的去除比如可以通过磨削进行。
在本实施例的制造方法中，在带有凹陷104的第1半导体层102上形成有第2半导体层(半导体基板)103。因此，与以往的技术相比，可以得到缺陷密度更低的第2半导体层(半导体基板)103。
还有，例如如图17所示那样，也可以不用表2所示的条件而用生长速度随时间改变的氢化物气相生长法代替。以下更详细地进行说明。首先，当在蓝宝石基板101上以生长速度40μm／h(v0)使由GaN组成的半导体层(GaN层)生长时，在GaN层的上表面自发地产生六角锥的凹陷。此六角锥的内表面成为GaN层晶体生长面的{1，-1，0，1}。自发地形成六角锥的凹陷的真正的原因虽然不知，但可以认为当以比通常的生长速度快的条件进行晶体生长时，这样的六角锥的凹陷会自发地产生。还有，可以考虑在不产生这样的凹陷的条件下决定晶体生长速度，但在本实施例中积极地利用这样的六角锥产生的条件。
如果把带有面方位为{1，-1，0，1}的内表面的凹陷的GaN层作为第1半导体层102(参照图16A)并在其上使第2半导体层(GaN基板)103生长，则不用借助于干式蚀刻等进行形成凹陷104的工序而只要执行使生长速度随时间适当改变的氢化物气相生长法就可以得到缺陷密度少的半导体层(半导体基板)。在本实施例中采用图17中的条件，作为氢化物气相生长经过时间(h)t1为1小时、t2为2小时、t3为12小时，于是，采用生长速度(μm／h)v0为40μm／h、v1为50μm／h、v2为10μm／h的条件执行氢化物气相生长法。使用了氢化物气相生长法的情形的晶体生长速度可以根据其他各条件适时选择，但只要是0．5μm／h以上200μm／h以下的晶体生长速度就可以保持所形成的第2半导体层(GaN基板)103的结晶性良好。还有，在本实施例中使用了与上述实施例1一样的第1半导体层102，但也可以改变为使用与上述实施例2一样的第1半导体层202。
还有，在上述实施例中，为了改善化学上的浸湿性使用了在蓝宝石基板101上形成中间层的构成，但也可以使用不形成中间层而通过进行氨包围气处理或进行氯化镓处理来改善化学上的浸湿性的构成。还有，在借助于图17所示那样的制造方法积极地制作上表面带有六角锥的凹陷的半导体层(GaN层)的情况下，也可以考虑用采用不形成中间层的蓝宝石基板101对上表面带有六角锥的凹陷的半导体层选择最佳的晶体生长条件的手法。
如上所述，根据本发明，可以把缺陷集中在半导体层的特点的地方，由此可以提供能使半导体层的缺陷密度减少的技术。

Claims (60)

1．一种半导体装置，其特征在于具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板和至少借助于来自上述凹陷的内表面的晶体生长在上述基板的上述表面上形成的半导体层。
2．根据权利要求1所述的半导体装置，其特征在于上述凹陷至少包含不与上述基板的上述表面平行的相互连接的2片内表面，上述2片内表面和与上述表面平行的面相交产生的2根线段的夹角为60°或120°。
3．根据权利要求2所述的半导体装置，其特征在于上述凹陷的上述形状为大致正三角形或大致正六边形。
4．根据权利要求2所述的半导体装置，其特征在于上述基板由具有六方晶的结晶构造的半导体层构成，上述凹陷被设在该半导体层的表面上。
5．根据权利要求4所述的半导体装置，其特征在于构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
6．根据权利要求4所述的半导体装置，其特征在于上述凹陷的上述内表面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
7．根据权利要求6所述的半导体装置，其特征在于上述n为1。
8．根据权利要求1所述的半导体装置，其特征在于多个上述凹陷被设在上述基板的上述表面上。
9．根据权利要求1至8中任一项所述的半导体装置，其特征在于至少包含活性层的多个半导体层被形成于上述基板上。
10．一种半导体装置，其特征在于具备有在表面上设有凸起的基板和至少借助于来自上述凸起的侧表面的晶体生长在上述基板的上述表面上形成的半导体层，上述凸起至少包含不与上述基板的上述表面平行的相互连接的2片侧表面，上述2片侧表面和与上述主面平行的面相交产生的2根线段的夹角为60°或120°。
11．根据权利要求10所述的半导体装置，其特征在于上述基板由具有六方晶的结晶构造的半导体层构成，上述凸起被设在该半导体层的表面上。
12．根据权利要求11所述的半导体装置，其特征在于构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
13．根据权利要求11所述的半导体装置，其特征在于上述凸起的上述侧面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
14．根据权利要求13所述的半导体装置，其特征在于上述n为1。
15．根据权利要求10所述的半导体装置，其特征在于多个上述凸起被设在上述基板的上述表面上。
16．根据权利要求10至15中任一项所述的半导体装置，其特征在于至少包含活性层的多个半导体层被形成于上述基板上。
17．一种半导体装置的制造方法，其特征在于包括准备在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板的工序和在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序。
18．一种半导体装置的制造方法，其特征在于包括准备基板的工序、在上述基板的表面上形成从基板的法线方向看具有封闭形状的凹陷的工序和在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序。
19．根据权利要求18所述的半导体装置的制造方法，其特征在于形成上述凹陷的工序被执行，使得面方位为(1，-1，0，1)的面或与此等价的面成为上述凹陷的内表面。
20．根据权利要求19所述的半导体装置的制造方法，其特征在于形成上述凹陷的工序是在以(0，0，0，1)面为主面的上述基板的上述主面上形成上述凹陷的底面形状为正三角形或正六边形的凹陷的工序。
21．根据权利要求17所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序是以上述凹陷的内表面为晶体生长面形成半导体层的工序。
22．根据权利要求21所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序包括在与上述凹陷的上述内表面垂直的方向上使上述半导体层晶体生长的工序。
23．根据权利要求18所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序是以上述凹陷的内表面为晶体生长面形成半导体层的工序。
24．根据权利要求23所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序包括在与上述凹陷的上述内表面垂直的方向上使上述半导体层晶体生长的工序。
25．根据权利要求17所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
26．根据权利要求18所述的半导体装置的制造方法，其特征在于形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
27．根据权利要求25所述的半导体装置的制造方法，其特征在于用有机金属气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
28．根据权利要求26所述的半导体装置的制造方法，其特征在于用有机金属气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
29．根据权利要求18所述的半导体装置的制造方法，其特征在于准备上述基板的工序是准备在蓝宝石基板之上形成由Ⅲ族氮化物类化合物半导体组成的层的基板的工序，形成上述凹陷的工序是在由上述Ⅲ族氮化物类化合物半导体组成的层的表面上形成上述凹陷的工序。
30．一种半导体基板，其特征在于具备有在表面上设置了从基板的法线方向看具有封闭形状的凹陷的基板和至少借助于来自上述凹陷的内表面的晶体生长在上述基板的上述表面上形成的半导体层。
31．根据权利要求30所述的半导体基板，其特征在于上述凹陷至少包含不与上述基板的上述表面平行的相互连接的2片内表面，上述2片内表面和与上述表面平行的面相交产生的2根线段的夹角为60°或120°。
32．根据权利要求31所述的半导体基板，其特征在于上述凹陷的上述形状为大致正三角形或大致正六边形。
33．根据权利要求31所述的半导体基板，其特征在于上述基板由具有六方晶的结晶构造的半导体层构成，上述凹陷被设在该半导体层的表面上。
34．根据权利要求33所述的半导体基板，其特征在于构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
35．根据权利要求33所述的半导体基板，其特征在于上述凹陷的上述内表面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
36．根据权利要求35所述的半导体基板，其特征在于上述n为1。
37．根据权利要求30至36中任一项所述的半导体基板，其特征在于多个上述凹陷被设在上述基板的上述表面上。
38．一种半导体基板，其特征在于具备有在表面上设有凸起的基板和至少借助于来自上述凸起的侧表面的晶体生长在上述基板的上述表面上形成的半导体层，上述凸起至少包含不与上述基板的上述表面平行的相互连接的2片侧表面，上述2片侧表面和与上述主面平行的面相交产生的2根线段的夹角为60°或120°。
39．根据权利要求38所述的半导体基板，其特征在于上述基板由具有六方晶的结晶构造的半导体层构成，上述凸起被设在该半导体层的表面上。
40．根据权利要求39所述的半导体基板，其特征在于构成上述基板的上述半导体层和形成于上述基板的上述表面上的上述半导体层都是由氮化物半导体构成的。
41．根据权利要求40所述的半导体基板，其特征在于上述凸起的上述侧面是面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面。
42．根据权利要求41所述的半导体基板，其特征在于上述n为1。
43．根据权利要求38至42中任一项所述的半导体基板，其特征在于多个上述凸起被设在上述基板的上述表面上。
44．一种半导体基板的制造方法，其特征在于包括准备晶体生长用基板的工序、在上述晶体生长用基板上沉积具有六方晶的结晶构造的第1半导体层的工序、通过对上述第1半导体层的一部分进行蚀刻使面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面外露的工序、在上述外露工序后在上述第1半导体层的表面上沉积具有六方晶的结晶构造的第2半导体层的工序。
45．根据权利要求44所述的半导体基板的制造方法，其特征在于上述外露工序包括在上述第1半导体层上设置从基板的法线方向看具有大致正三角形或大致正六边形的开口部的抗蚀模样的工序、以上述抗蚀模样为掩模对上述第1半导体层进行蚀刻并形成以面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面为内表面的凹陷的工序。
46．根据权利要求45所述的半导体基板的制造方法，其特征在于上述抗蚀模样各自带有等间隔排列的多个上述开口部。
47．根据权利要求44所述的半导体基板的制造方法，其特征在于上述外露工序包括在上述第1半导体层上设置从基板的法线方向看具有大致正三角形或大致正六边形的开口部的抗蚀模样的工序、以上述抗蚀模样为掩模对上述第1半导体层进行蚀刻并形成以面方位为(1，-1，0，n)(这里n为任意数)的面或与此等价的面为侧表面的凸起的工序。
48．根据权利要求47所述的半导体基板的制造方法，其特征在于上述抗蚀模样分别为等间隔排列的多个上述抗蚀模样。
49．一种半导体基板的制造方法，其特征在于包括形成在表面上带有了从基板的法线方向看具有封闭形状的凹陷的基板的工序、在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序和通过除去上述基板取出上述半导体层的工序。
50．根据权利要求49所述的半导体基板的制造方法，其特征在于上述凹陷是以面方位为(1，-1，0，1)的面或与此等价的面为上述凹陷的内表面的凹陷。
51．根据权利要求50所述的半导体基板的制造方法，其特征在于上述凹陷是在以(0，0，0，1)面为主面的上述基板的主面上具有正三角形或正六边形的底面的凹陷。
52．一种半导体基板的制造方法，其特征在于包括在表面上形成带有凸起的基板的工序、在上述基板的上述表面上形成具有六方晶的结晶构造的半导体层的工序和通过除去上述基板取出上述半导体层的工序。
53．根据权利要求52所述的半导体基板的制造方法，其特征在于上述凸起是以面方位为(1，-1，0，1)的面或与此等价的面为上述凸起的侧表面的凸起。
54．根据权利要求52所述的半导体基板的制造方法，其特征在于上述凸起是在以(0，0，0，1)面为主面的上述基板的主面上具有正三角形或正六边形的底面的凸起。
55．根据权利要求49所述的半导体基板的制造方法，其特征在于形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
56．根据权利要求52所述的半导体基板的制造方法，其特征在于形成上述半导体层的工序是形成由Ⅲ族氮化物类化合物半导体组成的层的工序。
57．根据权利要求55所述的半导体基板的制造方法，其特征在于用氢化物气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
58．根据权利要求56所述的半导体基板的制造方法，其特征在于用氢化物气相生长法形成由上述Ⅲ族氮化物类化合物半导体组成的层。
59．根据权利要求49所述的半导体基板的制造方法，其特征在于形成上述基板的工序包括准备蓝宝石基板的工序和在上述蓝宝石基板之形成表面上带有上述凹陷的由Ⅲ族氮化物类化合物半导体组成的层的工序。
60．根据权利要求52所述的半导体基板的制造方法，其特征在于形成上述基板的工序包括准备蓝宝石基板的工序和在上述蓝宝石基板之形成表面上带有上述凸起的由Ⅲ族氮化物类化合物半导体组成的层的工序。
CNB001295845A 1999-10-06 2000-10-08 半导体装置及半导体基板及它们的制造方法 Expired - Fee Related CN1212695C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP285582/1999 1999-10-06
JP28558299 1999-10-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNB200510056521XA Division CN100435436C (zh) 1999-10-06 2000-10-08 半导体基板的制造方法
CNB2004100633462A Division CN100337338C (zh) 1999-10-06 2000-10-08 半导体装置及半导体基板

Publications (2)

Publication Number Publication Date
CN1295365A true CN1295365A (zh) 2001-05-16
CN1212695C CN1212695C (zh) 2005-07-27

Family

ID=17693434

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB200510056521XA Expired - Fee Related CN100435436C (zh) 1999-10-06 2000-10-08 半导体基板的制造方法
CNB2004100633462A Expired - Fee Related CN100337338C (zh) 1999-10-06 2000-10-08 半导体装置及半导体基板
CNB001295845A Expired - Fee Related CN1212695C (zh) 1999-10-06 2000-10-08 半导体装置及半导体基板及它们的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB200510056521XA Expired - Fee Related CN100435436C (zh) 1999-10-06 2000-10-08 半导体基板的制造方法
CNB2004100633462A Expired - Fee Related CN100337338C (zh) 1999-10-06 2000-10-08 半导体装置及半导体基板

Country Status (5)

Country Link
US (1) US6821805B1 (zh)
EP (1) EP1091422A3 (zh)
JP (1) JP5186515B2 (zh)
KR (1) KR100751617B1 (zh)
CN (3) CN100435436C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350388B (zh) * 2007-07-20 2010-04-14 广镓光电股份有限公司 供半导体光电组件磊晶用的半导体结构组合及其制程
US7903708B2 (en) 2003-07-31 2011-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for fabrication thereof
CN110537303A (zh) * 2017-04-20 2019-12-03 欧司朗光电半导体有限公司 半导体激光二极管和用于制造半导体激光二极管的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
EP1420463A4 (en) * 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US8648328B2 (en) * 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US20150325741A1 (en) * 2013-08-21 2015-11-12 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
CN114552371B (zh) * 2022-02-23 2024-07-19 安徽格恩半导体有限公司 一种GaN基的激光二极管结构及制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122223A (en) 1979-05-29 1992-06-16 Massachusetts Institute Of Technology Graphoepitaxy using energy beams
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JPH0927612A (ja) 1995-07-10 1997-01-28 Fujitsu Ltd 量子効果半導体装置とその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP2828002B2 (ja) 1995-01-19 1998-11-25 松下電器産業株式会社 半導体発光素子およびその製造方法
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09167739A (ja) 1995-12-15 1997-06-24 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
JP2830814B2 (ja) * 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
JP3399216B2 (ja) * 1996-03-14 2003-04-21 ソニー株式会社 半導体発光素子
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
WO1998047170A1 (fr) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Procede assurant la croissance de semi-conducteurs de nitrure, substrat semi-conducteur de nitrure et dispositif semi-conducteur au nitrure.
TW420835B (en) * 1997-06-16 2001-02-01 Matsushita Electric Ind Co Ltd Semiconductor manufacture method and manufacturing device therefor
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3955367B2 (ja) * 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
KR100277940B1 (ko) * 1998-07-14 2001-02-01 구자홍 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3826581B2 (ja) 1998-08-06 2006-09-27 昭和電工株式会社 半導体基板および半導体基板の製造方法
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000124142A (ja) 1998-10-15 2000-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体層の製造方法
JP3659050B2 (ja) * 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000223417A (ja) * 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
KR100339518B1 (ko) * 1999-06-24 2002-06-03 조장연 질화물 반도체 백색 발광소자
KR20010009602A (ko) * 1999-07-12 2001-02-05 조장연 질화물 반도체 백색 발광소자
JP3427047B2 (ja) * 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903708B2 (en) 2003-07-31 2011-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for fabrication thereof
US8030110B2 (en) 2003-07-31 2011-10-04 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for fabrication thereof
CN1581610B (zh) * 2003-07-31 2012-04-11 夏普株式会社 氮化物半导体发光器件及其制造方法
CN101350388B (zh) * 2007-07-20 2010-04-14 广镓光电股份有限公司 供半导体光电组件磊晶用的半导体结构组合及其制程
CN110537303A (zh) * 2017-04-20 2019-12-03 欧司朗光电半导体有限公司 半导体激光二极管和用于制造半导体激光二极管的方法
CN110537303B (zh) * 2017-04-20 2021-10-01 欧司朗光电半导体有限公司 半导体激光二极管和用于制造半导体激光二极管的方法
US11196231B2 (en) 2017-04-20 2021-12-07 Osram Oled Gmbh Semiconductor laser diode and method for manufacturing a semiconductor laser diode

Also Published As

Publication number Publication date
EP1091422A3 (en) 2007-10-10
US6821805B1 (en) 2004-11-23
CN1553523A (zh) 2004-12-08
CN1661869A (zh) 2005-08-31
KR100751617B1 (ko) 2007-08-22
CN1212695C (zh) 2005-07-27
KR20010050884A (ko) 2001-06-25
CN100337338C (zh) 2007-09-12
EP1091422A2 (en) 2001-04-11
JP5186515B2 (ja) 2013-04-17
JP2010161386A (ja) 2010-07-22
CN100435436C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
CN100337338C (zh) 半导体装置及半导体基板
CN1259734C (zh) 氮化物半导体、其制造方法以及氮化物半导体元件
CN1203598C (zh) 氮化物半导体激光器
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
CN1252883C (zh) 氮化镓系列化合物半导体元件
CN1237578C (zh) 氮化物半导体器件及其制造方法
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
CN1264262C (zh) 氮化物半导体器件
CN1268046C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
US7364805B2 (en) Crystal film, crystal substrate, and semiconductor device
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
JP4513446B2 (ja) 半導体結晶の結晶成長方法
CN1922772A (zh) 氮化合物系半导体装置及其制造方法
CN1175533C (zh) 半导体元件及其制造方法
CN1734247A (zh) Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法和ⅲ－ⅴ族氮化物系半导体
CN1698213A (zh) 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
CN1638220A (zh) 氮化物半导体激光器件及其制造方法
CN1961432A (zh) 氮化物半导体元件及其制造方法
CN1169036A (zh) 发光器件及其制造方法
CN1467863A (zh) 半导体晶片、半导体装置及其制造方法
CN1296970C (zh) 氮化物半导体，半导体器件及其制造方法
CN1484324A (zh) 化合物半导体发光器件的外延衬底及制造方法和发光器件
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
CN1864277A (zh) 氮化物半导体；使用该半导体的发光器件,发光二极管,激光器件和灯；及其制造方法
CN1638055A (zh) 氮化物系化合物半导体元件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010817

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050727

Termination date: 20151008

EXPY Termination of patent right or utility model