[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1277724A - 只读存储器和只读存储器件 - Google Patents

只读存储器和只读存储器件 Download PDF

Info

Publication number
CN1277724A
CN1277724A CN98810574A CN98810574A CN1277724A CN 1277724 A CN1277724 A CN 1277724A CN 98810574 A CN98810574 A CN 98810574A CN 98810574 A CN98810574 A CN 98810574A CN 1277724 A CN1277724 A CN 1277724A
Authority
CN
China
Prior art keywords
memory
read
electrode
rom
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98810574A
Other languages
English (en)
Other versions
CN1199193C (zh
Inventor
H·G·古德森
P·E·诺达尔
G·I·莱斯塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1277724A publication Critical patent/CN1277724A/zh
Application granted granted Critical
Publication of CN1199193C publication Critical patent/CN1199193C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Devices For Executing Special Programs (AREA)
  • Shift Register Type Memory (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

一种只读存储器形成为可在无源导体矩阵上电寻址,其中矩阵中两导体(2,4)间的空间限定一个存储单元(5)。数据在存储单元中存储为阻抗值。存储单元(5)包括提供高阻抗的隔离材料(6)或一个或多个较好是具有各向异性导电特性的无机或有机半导体(9)。半导体材料(9)与矩阵中金属导体(2,4)的界面构成二极管结。通过在存储单元中适当地设置各隔离材料(6)和半导体材料(9),可以给出可电读取且对应于二进制或多值编码的逻辑值的确定阻抗值。一个或多个只读存储器(ROM)可设于半导体衬底(1)上,以完成只读存储器件,半导体衬底(1)上还包括驱动和控制电路(13)。该器件可以平面实现,或可以通过以水平层(15)层叠数个只读存储器(ROM),并使它们通过寻址总线与衬底(1)连接立体实现。

Description

只读存储器和只读存储器件
本发明涉及电可寻址非易失只读存储器，该存储器包括多个存储单元，其写操作是只读存储器制造工艺的一部分，根据存储器永久性定义所写入或所存储的数据的确定协议，每个单元被永久性指定一种或两种或更多种逻辑态，还包括寻址用的电导体无源矩阵，其中，无源电导体矩阵包括在彼此间隔且平行的平面内的第一和第二电极结构，每个平面内具有平行电极，提供这种矩阵，使各电极形成基本正交的x、y矩阵，其中第一电极结构中的电极包括矩阵的各列或x电极，第二电极结构中的电极包括矩阵的各行或y电极，其中x电极和y电极交点间的至少一部分空间限定只读存储器的存储单元，其中存储单元中的接触区由分别沿y电极的每个侧缘延伸的部分限定，在那里y电极和存储单元中的x电极重叠，其中至少设置有一种具有与所选导电电极材料有关的整流特性的半导体材料，和第一电隔离材料，其中与存储单元中电极电接触的半导体材料在半导体材料和电极材料间的界面形成二极管结。
本发明还涉及包括本发明的一个或多个只读存储器的只读存储器件，及包括本发明的两个或多个只读存储器的只读存储器件。
平面上数据存储位置或位点的矩阵寻址，是用适量电寻址线获得大量可存取存储位置的一种简单有效的方式。在方形x、y矩阵中，x方向和y方向各有n条线，存储位置数换算为n2。目前，这种基本原理以按一种形式或另一种形式在固态存储装置的大量不同实施例中实现。其中，存储位置包括通过矩阵中的交点及一般为电荷存储器件的存储元件与外部通信的简单电子电路。即使这种装置技术上和商业上非常成功，但它们仍存在一些缺点，特别是每个存储位置都具有一种导致成本增加和数据存储密度降低的复杂结构。在所谓的易失存储装置的该大子类中，电路必须一直保持电流供应以保持存储的信息，伴随而来的是产生热量和电功耗。另一方面，非易失装置避免了这种问题，但代价是存取和开关时间减少及功耗增大复杂性提高。
现有技术提供了大量无源矩阵中电寻址的半导体只读存储器的例子。美国专利4099260(Lynes等人)公开了一种制造成大规模集成器件的半导体只读存储器(ROM)，其中一种导电类型的自隔离位线表面区形成于半导体衬底中，直接处于相反导电类型的本体区中。与本体区相同导电类型的沟道停止区形成在两位线区之间的间隔中。位于位线区上且与之垂直的金属化字线形成为通过隔离层与位线隔离。存储单元包括单肖特基二极管。这类二极管将形成在或不形成在字线和位线的每个交点处，这取决于制造期间是否在隔离层中形成开口，以便字线与位线的轻掺杂部分接触。据说这类ROM具有小面积、高速度、低功耗和低成本。
另外，美国专利4000713(Bauge & Mollier)中有一种例如肖特基二极管和晶体管等半导体元件按矩阵形式集成于芯片上的所谓器件。这种矩阵可以定制设计，以提供要求的功能。例如，它可以用作可编程逻辑阵列(PLA)中的AND或OR矩阵，或用作据说在存储密度和功耗方面具有较好特性的只读存储器。具有某种程度上不同设计的平行金属电极的第一电极结构设置于例如P型半导体衬底上。在半导体衬底上提供氧化层，并在氧化层中形成开口，以便通过金属线提供阳极接触和阴极接触，这些金属线构成电极矩阵中的第一金属级。两个n-区位于阴极接触下。这些区延伸到下面的集电层，于是形成肖特基二极管。在第一金属级或电极级之上，提供隔离层，在隔离层上提供例如包括垂直的第二电极结构的第二金属级。穿过隔离层的开口确保与矩阵中各个元件中包括的这样一组的阴极接触接触。
最后，美国专利5272370(French)中有一种基于形成在玻璃或另一基片上的层叠薄膜中的开放式和封闭式存储单元矩阵的薄膜ROM器件。每个封闭存储单元包括一薄膜二极管，可以利用例如氢化非晶硅等半导体膜的叠层形成具有不同导电特性的二极管，其中各膜具有不同的导电类型。因而，ROM矩阵中的信息量可增大。然后，可以根据某种制造协议，将每个形成有二极管结构的存储元件设定为不同逻辑电平。在存储元件没有二极管结构或半导体被隔离层覆盖从而不形成电极接触的情况下，存储元件可用于形成确定的第一逻辑电平，例如逻辑0。
即便通过在封闭电极接触中提供二极管结，上述现有技术器件都以公知方式实现了无源矩阵中的电寻址，但由于利用不同类型的半导体，某种程度上说具有相对高的复杂性。然而，在以上提到的最后一篇出版物(美国专利5272370)中所公开的ROM器件中，矩阵中可能存储两种以上的逻辑值，但预先建议要使用不同二极管类型，因此，要求在具有二极管结的位点使用数层不同掺杂的半导体层。
因此，本发明的主要目的是提供一种只读存储器或ROM，允许对只读存储器中的各个存储单元进行无源矩阵中的电寻址，并且不需要刷新，以保持存储单元中存储的数据，同时该只读存储器能够利用如半导体和薄膜技术中所用的公知技术和方法简单且便宜地实现。
具体说，本发明的目的是提供一种基于使用例如聚合物材料等有机材料的非易失只读存储器，导体、隔离区和半导体材料都可以利用薄膜技术实现，某种程度上可以提供更灵活的技术解决方案，尤其是与使用结晶无机半导体的情况相比，可以大幅度降低成本。
另外，还有一目的是提供一种只读存储器，允许预定的存储单元或存储位置能多电平编码。
本发明最后一目的是提供一种只读存储器，可以用于实现立体的只读存储器件。
本发明的这些和其它目的及优点可利用一种只读存储器实现，该只读存储器的特征在于：y电极设置于形成为形状和大小与y电极基本相同的条形结构的第二电隔离材料上，并设置成与x电极相邻作为矩阵的一部分，半导体材料设置于各电极结构上，利用覆盖存储单元的整个接触区的半导体材料的有源部分，产生只读存储器中存储单元的第一逻辑态，二极管结包括存储单元的整个接触区，利用被第一隔离材料覆盖的存储单元中的两电极结构，产生只读存储器中所选存储单元的第二逻辑态，利用只覆盖部分接触区的半导体材料的有源部分，产生只读存储器中存储单元的一个或几个附加逻辑态，从而存储于存储器中的数据可由二进制或多值编码的逻辑态表示，每种情况下的逻辑态由存储单元的阻抗值给出，所说阻抗值基本上由以下一种或几种因素给出：半导体材料的阻抗特性，隔离材料的阻抗特性，半导体材料的有源部分的大小，构成二极管结的那部分接触区的大小，及二极管结的阻抗特性。
根据本发明的第一只读存储器件的特征在于，只读存储器设于半导体材料的衬底上或半导体材料的两衬底之间，通过衬底与用于驱动和寻址的驱动和控制电路相连，所说驱动和控制电路集成于衬底或两衬底上，并利用与衬底材料相适应的半导体技术实现；根据本发明的第二只读存储器件的特征在于，只读存储器以各水平层层叠，以提供立体存储器件，立体存储器件设于半导体材料的衬底上或半导体材料的两衬底之间，通过衬底与用于驱动和寻址的驱动和控制电路相连，所说驱动和控制电路集成于衬底或两衬底上，并利用与衬底材料相适应的半导体技术实现。
其中根据本发明的只读存储器构成只有一个附加逻辑态的二进制逻辑存储器，较好是，表示逻辑0或逻辑1的第一逻辑态由形成于存储单元中的二极管的有效正偏电阻给出，其中半导体材料与x电极和y电极都接触，相应地表示逻辑1或逻辑0的附加逻辑态由设于存储单元中的第一隔离材料的选定电阻值给出，其中半导体材料不与x电极或y电极接触，存储单元中的所说隔离材料较好是具有无限大的电阻值。
其中根据本发明的只读存储器形成为具有两个或多个附加逻辑态的多电平逻辑存储器，较好是，第一逻辑态由形成于存储单元中的二极管的有效正偏电阻给出，其中半导体材料与x电极和y电极都接触，附加逻辑态由设于存储单元中的隔离材料的确定电阻值给出，其中半导体材料至多与x电极或y电极接触，每种情况下所选定的电阻值介于形成于二极管中的存储单元的有效正偏电阻和无限大之间。
在根据本发明第一实施例的只读存储器中，所选存储单元中的第一隔离材料，以整体或局部覆盖存储单元中各电极的分离的层状隔离区形式，设于各电极结构之上，取决于半导体材料的有源部分和/或后一种情况下二极管结区的所选存储单元，获得对应于多值编码的一个电平的逻辑态。该实施例中的半导体材料较好是整层设于各电极结构之上，而且在所选存储单元中的隔离区之上，或者，半导体材料设于各电极结构之上，并与所选存储单元中的隔离区相邻，从而半导体材料和隔离区在同一连续层内相互齐平。
在本发明第二实施例的只读存储器中，第一隔离材料以基本整层的形式设于各电极结构之上，所选存储单元中有去除部分，以便去除的部分整体或局部露出所选存储单元的各电极，取决于半导体材料的有源部分和/或后一种情况下二极管结区的所说存储单元获得对应于多值编码中一个电平的逻辑态。该实施例中的半导体材料较好是可以整层设于各电极结构之上和隔离层之上，而且与隔离层的去除部分中电极结构接触，或者，半导体材料可以设于各电极结构之上，并与所选存储单元中的隔离层相邻，从而半导体材料和隔离层在同一连续层内相互齐平。
在本发明第三实施例的只读存储器中，所选存储单元中的半导体材料以整层或局部覆盖各单元中的各电极的分离层状半导体区的形式，设于各电极结构之上，取决于半导体材料的有源部分和/或后一种情况下二极管结区的所选存储单元，获得对应于多值编码的一个电平的逻辑态。该实施例中的第一隔离材料较好是整层设于各电极结构之上，而且在所选存储单元中的各半导体区之上，或者第一隔离材料设于各电极结构之上，并与所选存储单元中的半导体区相邻，以便第一隔离材料和各半导体区在同一连续层内相互齐平。
在本发明第四实施例的只读存储器中，半导体材料以基本整层的形式设于各电极结构之上，并在所选存储单元中有去除部分，以便去除部分整个或局部露出所选存储单元中的各电极，取决于半导体材料的有源部分和/或后一种情况下二极管结区的所说存储单元，获得对应于多值编码的一个电平的逻辑态。该实施例中的第一隔离材料较好是整层设于各电极结构和半导体材料之上，并且隔离半导体材料的去除部分中电极结构，或者第一隔离材料设于各电极结构之上，并与所选存储单元中的半导体层相邻，以便第一隔离材料和半导体层在同一连续层内相互齐平。
最后，根据本发明，半导体材料较好是非晶硅、多晶硅或有机半导体，所说有机半导体较好是共轭聚合物。
根据本发明，半导体材料可以是各向异性导体。半导体材料较好是包括一种以上的半导体，或也可以加入或与导电材料结合。
半导体材料、隔离材料和电极结构较好形成为薄膜。
下面将结合各附图更详细地介绍本发明的背景及其实施例的各种例子。
图1示意性展示了具有设于底板间或衬底间的无源电极矩阵的存储器件的一般实施例，
图2是这种矩阵中会产生的寄生电流环路的示意例，
图3a是本发明第一实施例的只读存储器的平面图和沿线A-A取的剖面图，
图3b是沿该实施例的第二变形中的线A-A取的图3a的只读存储器的剖面图，
图4a是本发明第二实施例的只读存储器的平面图和沿线A-A取的剖面图，
图4b是沿该实施例的第二变形中的线A-A取的图4a的只读存储器的剖面图，
图5a是本发明第三实施例的只读存储器的平面图和沿线A-A取的剖面图，
图5b是沿该实施例的第二变形中的线A-A取的图5a的只读存储器的剖面图，
图6a是本发明第四实施例的只读存储器的平面图和沿线A-A取的剖面图，
图6b是沿第二实施例的第二变形中的线A-A取的图4a的只读存储器的剖面图，
图7a是图3a中实施例的存储单元的多电平编码的例子，
图7b是图4a中实施例的存储单元的多电平编码的例子，
图8a是图5a中实施例的存储单元的多电平编码的例子，
图8b是图6a中实施例的存储单元的多电平编码的例子，
图9a是穿过本发明第一只读存储器件的剖面图，及
图10a是穿过本发明第二只读存储器件的剖面图。
下面更具体地讨论本发明的一般性背景。图1中示出了一般性的矩阵寻址系统，其中例如m个导线2相互间隔，并在x方向延伸，例如n个重叠导线4在y方向延伸，分别按正交x、y电极矩阵形成第一和第二电极结构。x电极2和y电极4设置地彼此相当靠近，从而提供几何上很好限定的重叠区或两电极间的交点。每个交点附近和之间的空间大概由根据这些交点处交叉的x电极和y电极的宽度给出的重叠区限定，包括以下将表示为存储单元5的那些，见图2。存储单元5中，各x和y电极2、4的相互重叠区表示为存储单元的接触区。根据本发明，数据作为一个阻抗值存储在每个存储单元中，例如每个交点处x和y电极间的电阻值。每个交点或存储位置的逻辑态通过测量存储单元的彼此交叉的x电极和y电极间的电阻抗发现。
与公知的电流寻址和矩阵形存储系统明显不同，在存储单元中没有分立有源电路元件的情况下，本发明允许使用纯无源电寻址。众所周知，在无源矩阵中使用具有存储单元的电子存储器受到了电极矩阵中另外的电流路径或寄生电流路径的拖累。图2中示出该问题，图中由较细的装订线表示通过寻址电极mk、ni间交点给出的存储单元5ki产生的另外的电流路径，其到达相邻的存储单元。在矩阵的尺寸即x·y乘积增大时，寄生电流问题也放大。如果每个交点处的存储元件具有纯电阻阻抗，则会造成写操作中，电阻差被通过另外的电流路径泄漏的电流所掩盖，例如图2所示。如果每个交点处的电连接具有高度非线性电流电压特性，则寄生电流问题可能会减轻，或完全消除。这可以按所属领域公知的已提出的方式，即通过在每个交点处提供有阻抗或电阻的串联整流二极管，十分简单地实现。
本发明的主要目的是以简单、便宜、可靠、同时允许使可控阻抗形式的合适存储结构的方式，形成这种二极管网络。根据本发明，x和y电极较好是可以包围一层例如薄膜结构的半导体材料。具体说，该半导体材料较好是tiophene或PPV型共轭聚合物。通过相对于半导体材料选择合适的电极材料，可以在电极-半导体界面得到二极管结，该二极管可以具有非常好的整流特性。简单的线性化分析表明，可以没有由寄生电流造成的失真或噪声地寻址的电极交点即存储单元的数量，约等于每个交点处的二极管整流比，即，在给定的偏置电压下正和反向电流间的关系。
如图1中所例示的，其中具有有限电阻的连续材料层在电极矩阵的交点之间的间隔中延伸的无源矩阵存储器的另一基本问题是，甚至在每个交点处完美整流的电流也会在这些间隔中的电极线2、4间流动。即便这些间隔中的路径长度比它们在交点处即存储单元中更长，并且电极结构间的层极薄，具有大表面电阻，许多这种电流路径的综合效应对所测量的阻抗也是有害的，因此，最后要设定交点数量的上限，及可以在无源矩阵中实现的存储单元数量的上限。
通过使膜的导电性高度地各向异性，即，在要求的电流方向具有高导电性，其它方向具有低导电性，可以避免最不希望的串扰。在图1的情况下，这相当于垂直于矩阵平面具有高导电性，在矩阵平面内具有低导电性。具有这种特性的聚合物组分已有文献记载，例如，应用物理学报，第68卷，2：147-149(1996)，M.Granstrm和O.Ingans的论文“聚合物混合光发射二极管的白光发射”，已转让给本申请人的申请号为973390的NO专利申请中公开了电极装置和以其为基础的器件。
从如图1所示的公知的基本结构开始，其中x和y电极2、4设置于各向异性薄膜的每一侧上，电极交点处具有高整流比，数据可以通过在所选交点处的二极管间控制地淀积电隔离材料被编码，下面将结合图3a更详细介绍这一切。如果这种所选交点具有无限大电阻，则每个交点或每个存储单元可以例如利用正向偏压被二进制编码，这种正向偏压在R＝RF时给出逻辑1，其中RF是该交点处二极管的有效正向偏置电阻，在R＝∞时，给出逻辑0，其中有意在交点处插入无穷大电阻。通过利用较大范围的电阻值，可以获得较大的数据存储容量，等效于存储于每个存储单元中的几位，例如电阻值为R1，R2，R3，.....，RF＜R1＜R2＜R3＜∞。
下面将结合图3-8介绍根据本发明各实施例的只读存储器的各实例。在这些实施例中，采用一种在制造中简化调节任务并具有数个优点的特定寻址几体形状。这些实施例不同于在并列的相同日期申请的国际申请PCT/NO/9800263中介绍的那些实施例，上述申请与本申请具有相同优先权基础，这些实施例中半导体材料和隔离材料不以夹层结构设于两电极结构之间，而代之以设于以桥式结构设置的各电极结构之上，例如从图3a和3b可以看出。这里每个y电极设于电隔离或介质材料条12上，所说电隔离或介质材料条12的形状和大小基本上与y电极4相同，并靠在设成与y电极4正交的x电极2上，从而使x电极和y电极2、4间没有物理或电接触。
图3a分别以平面图和剖面图示出了本发明第一实施例的只读存储器，其中电极2、4设成桥式结构。在X和y电极2、4间的交点限定的存储单元5上，利用设于各电极结构之上的所选存储单元中的作为分离层状隔离区7的第一隔离材料6编码数据。半导体材料9设于带有电极2、4的各电极结构和隔离区7之上，并将只在不存在隔离区7的地方，与存储单元5中的电极2、4接触。接触区11由存储单元5中y电极4上各侧缘上的区表示，这种情况下给出其阻抗值的半导体材料的有源区，从y电极4通过半导体材料9延伸为与x电极2接触。为简便起见，从图3a中的平面图中略去了半导体材料，该半导体材料较好可以是各向异性半导体材料，但在例如存储单元间的距离不是很小，即存储密度低的地方，半导体材料较好是各向异性导电的半导体材料。在图3a实施例的一个变形中，半导体材料9设于露出的电极2、4之上，并与隔离区7相邻，从而隔离区7的表面和半导体材料9相互齐平，如图3b所示。因此，可以减小衬底1、3间的距离，没有什么能妨碍电极4靠在自然为电隔离的衬底3上。
在输入将要存储于图3a所示实施例的只读存储器中的数据时，也可以使用多电平编码，以后将结合图7a更详细地作介绍。
图4a示出了本发明第二实施例的只读存储器。这里，代之以通过利用设于各电极结构之上的基本整层电隔离材料6的隔离区7编码存储单元，但所选存储单元5中有去除部分8。一整层半导体层9设于隔离层6之上，并将只与隔离层6的去除部分8处存储单元5中的电极2、4接触。接触区11以与图3a实施例中相应的方式形成。为了简便起见图4a的平面图中也省略了半导体层9。图4a的实施例中，半导体层9也可以只设于去除部分8中，从而使其与隔离层6的表面相互齐平，如图4b所示。去除部分8然后形成隔离的存储单元5，因此这些存储单元中的半导体材料不必是各向异性半导体材料，但在半导体材料不在暗电流(blind current)或本体电流可以通过两存储单元之间的地方形成连续层时，半导体材料较好可以具有各向同性的导电特性。另外，这里电极4也可以靠在电隔离衬底3上。那么，自然y电极表面也会与半导体材料和第一隔离材料表面齐平。在图4所示实施例中，也可以实现多电平编码，这将在以后结合图7b作更详细的介绍。
图5a示出了本发明第三实施例的只读存储器。它不同于先前的两个实施例，其中利用以半导体区10形式设置于所选存储单元5中的半导体材料9，例如编码第一逻辑值，而第一隔离材料6基本整层设置于半导体区10和开放式存储单元5之上。为简便起见，图5a的平面图中也省略了该层。在两存储单元5之间不存在暗电流或本体电流时，半导体区10通过隔离材料6相互隔离，因此可以是各向异性导电的半导体材料。如前所述，接触区11限定半导体区的有源部分，所说有源部分自然从y电极的各侧缘延伸到与存储单元中的底层x电极接触。在图5a的实施例中，隔离材料也可以设置成与半导体区10的表面齐平，如图5b所示，并且y电极4靠在衬底3上。图5b的实施例从功能上和几何形状上都不同于图4b的实施例。但在图4b的实施例中，首先淀积带有去除部分8的隔离层6，然后，例如通过首先在隔离层6和去除部分8上整层设置，然后削去，使之只存在于去除部分8上，在去除部分8上淀积半导体材料9。然而，在图5b的变形实施例中，半导体材料9首先淀积成半导体区10，然后隔离层6基本整层淀积在半导体区10和其余开放式存储单元之上，此后，进行削除直到与半导体区10齐平，如图5b所示。
图5a的实施例中，也可以使用多电平编码，例如以下将结合图8a讨论的。
图6a示出了本发明第四实施例的只读存储器。这里，半导体材料9作为基本一整层淀积于各电极结构上，但所选存储单元5具有去除部分或窗口17，从而在设置了半导体材料9且存在接触区11的存储单元中只获得二进制编码的第一逻辑态，同时在位于半导体材料的去除部分的存储单元中获得另一逻辑态。然后，在半导体材料上，淀积基本一整层第一隔离材料6，然而，为了简便起见，图6a的平面图中省略了该第一隔离材料。另外，这里该隔离材料可以只淀积于半导体材料的去除部分17中，从而隔离材料6的表面与半导体层9的表面齐平，如图6b所示，而y电极4同时可以很好地靠在隔离衬底3上。容易看出，图6b的实施例的几何形状和功能与图3b的实施例类似，不同的仅在于半导体材料9和隔离材料6的设置顺序。
另外，图6a的实施例中，也可以使用多电平编码，下面将结合图8b作更详细地介绍。
如上所述，图3-6的实施例允许在预选的存储单元中对数据进行多值编码。这种情况下，建议使用例如共轭聚合物形式的具有各向异性导电性质的半导体材料。半导体材料在接触区11中，分别与x电极和y电极接触，所说接触区11分别定位成在y电极与x电极交叉处，沿y电极的各侧缘。因此，每个存储单元包括两个接触区，并具有有源部分，所说有源部分延伸穿过半导体材料，并沿其侧缘在y电极间延伸，到达x电极宽度w的至少一部分Δw上的x电极。然后，通过调节接触区的长度，使上述存储单元的阻抗值介于最大值例如无穷大和与二极管正向偏压有关的值之间，从而进行存储于存储单元中的数据的多电平编码。
实际上，这可以通过利用存储单元中的隔离区7，只覆盖存储单元中电极交点处x电极和y电极2、4的一部分进行。因此，接触区暴露于未示出的半导体材料9，例如从对应于图3a中的实施例的图7a可以看出，但利用预选存储单元的多电平编码。图7b对应于图4a中的实施例，它不同于图7a中的实施例，其中隔离材料6不以隔离区7的形式设置，而是作为带有去除部分或窗口8的整层，其中未示出的半导体材料设置成，在位于半导体材料下且沿y电极4各侧缘的接触区11处，与存储单元中的x电极和y电极2、4接触，从而半导体材料的有源部分与宽度Δw小于x电极宽度w的接触区上的电极2、4接触。
如果半导体材料再次以半导体区的形式设于存储单元之上，则获得图8a所示的接触区11，其宽度Δw只是x电极2的宽度w的一部分。半导体9的有源部分在接触区11中的电极2、4间延伸。该实施例对应于图5a中的实施例。以相同方式在对应于图6a实施例的图8b中的半导体材料9中，提供去除部分或窗口17，从而再次得到其宽度Δw小于x电极的宽度w的接触区11。
然后，通过分别调节隔离区7、半导体区10或分别位于隔离材料6中和半导体材料9中的去除部分8、17的几何形状，存储单元中数据的编码可以以几个电平进行。
应理解，区7、10和去除部分8、17可以具有不同于图7a、b、和8a、b所示形状的形状。例如可以将所说各区和去除部分构图成为分别获得条形和槽形，但仍被设计成可以获得提供多值逻辑编码中的希望电平的接触区11。
在各电极结构上提供半导体材料带来了数个明显的优点。第一，可以在整层施加半导体材料之前，利用半导体技术中公知的方法和设备，淀积第一电极矩阵及第一隔离材料6和隔离条12。于是，可以在相同衬底上，按高精确度一层接一层进行大量调节，并且由于不必以高相互定位精度按夹层结构结合衬底1和3，所以避免了调节中的重要步骤。第二，带有各x电极和y电极2、4的各衬底可以制成半成品，即，没有隔离材料6和半导体材料9。这种半成品可以储存起来，等待数据编码和最后的处理。在图6的实施例中，衬底例如可以制成结晶硅。如从已转让给本申请人的NO专利申请973782可知道的，可以选择单片结构，提供互连、逻辑功能、信号传输、放大等的有源电路可以制于硅衬底中，并直接与同一衬底上的X和y电极相连。可以利用顺序工艺步骤完成远离最上层半导体层的整个结构，利用半导体处理的标准技术不难实施所说工艺步骤。最上层半导体层是整层施加的。所用半导体材料必须具有合适的整流和导电性，同时希望本体成本低、工艺简单、寿命长等，并且必须获得与各电极结构的最佳接触。半导体材料例如可以是PPV或tiophene型的共轭聚合物。或者，可以使用非晶硅或多晶硅。在半导体材料为共轭聚合物时，可以得到特别简单且便宜的方案，所说共轭聚合物可以利用医生刮刀或旋涂、浸涂或弯液涂(meniscus coating)涂敷。
这里，应注意，使用多值编码编码数据对在读取存储单元中的阻抗值时的判断有较高要求，并且如果存在着本体和寄生电流掩盖阻抗值信号的危险，可以增大每个电极结构中电极2、4间的距离及存储单元5，或在分别示于图4b和图5b中的实施例变形的情况下，可以使用多值编码，这容易使存储单元设置成具有大面积密度，并保持读取例如按两位码存储的数据所必需的判断，即在由存储单元中完全掩蔽的接触区和完全暴露的接触区分别给出的码电平间有两个电平。然而，建议例如利用三或四位编码，可以增大编码中电平的数量。后者由十六个电平表示，因此，如果用常规微光刻方法制造存储单元，则这种方式会产生尺寸和可实现的间距问题。
有利的是，由如现有技术所公知的例如按层设置的几种半导体形成半导体材料，可以获得特定类型的二极管，例如所属领域公知的，或者改变阻抗特性。为相同目的，半导体材料还可以与导电材料结合或其中附加导电材料。
根据本发明的一个或多个只读存储器ROM较好是设置于例如硅构成的半导体衬底1上。在该衬底中或按兼容的半导体技术与之集成，可以为只读存储器提供驱动和控制电路13。图9示出了一个实施例，其中四个只读存储器ROM例如设置于带有集成的驱动和控制电路13的硅衬底1上。
代替以平面结构设置只读存储器，还可以按层垂直设置它们，例如图10所示。也可以采用例如集成有驱动和控制电路13的硅半导体衬底1。沿这类层叠存储器件的侧缘，可以设置寻址和驱动总线14，用于连接各电极结构即电极矩阵中的各电极与硅衬底中的驱动和控制电路，如图7所示，图7中示出了层叠只读存储器ROM151....15n的实施例，这些存储器彼此间通过例如陶瓷等隔离层161...16n隔开。
根据本发明的只读存储器和只读存储器件较好是可以以与如一般用于个人计算机的标准接口兼容的卡片格式实现。实际上，只读存储器件中的只读存储器可利用公知的薄膜技术实现，只读存储器件可与硅衬底集成，表现为混合器件。实际上，已证明本发明的只读存储器的电极结构和存储单元的厚度最多为几微米，实际上，利用本技术每平方微米至少有两个存储单元。因此，具有一个存储层且面积为1平方厘米的只读存储器可以用二进制编码存储25Mbyte。使用某种程度上似乎很实际的两位或四位编码，自然可以相应地增大数据存储密度。推测另外减小存储单元的尺寸，从而以此方式可以使存储密度增大四倍是现实的。因此，每个只读存储器可以存储数百Mbyte，自然，数据存储密度与立体构成的只读存储器件的叠层的层数成比例地增大。
与个人计算机所用的标准卡式接口或还原声和图像材料的回放设备用的译码装置一起，可以使用本发明的只读存储器作为通常存储于介质例如CD-ROM等介质中的源材料的数据载体。
可以利用制造工艺并与之集成实现对本发明只读存储器的写入即数据输入和编码。较好是利用公知的薄膜技术和光刻法制造该只读存储器。基本上所有材料都可以整层提供，电极结构及掩蔽区和去除部分(窗口)都利用光掩模和腐蚀形成。然后，通过根据预定协议定位和使掩模的掩蔽区或窗口形成一定尺寸，借助掩模区或窗口的“编码”光掩模，进行数据的“写入”，每个存储单元都可以被正确地编码。对于制造大量带有相同源信息例如音乐或电影的程序材料的只读存储器来说，容易实现这种处理。

Claims (26)

1.一种电可寻址非易失只读存储器，包括：多个存储单元(5)，其写操作是只读存储器制造工艺的一部分，根据在存储器中永久性定义所写入或存储的数据的确定协议，每个单元被永久性指定一种或两种或更多种逻辑态，还包括寻址用的电导体(2，4)无源矩阵，其中，无源电导体矩阵包括在彼此间隔且平行的平面内的第一和第二电极结构，每个平面内具有平行电极(2，4)，提供这种矩阵，使各电极形成基本正交的x、y矩阵，其中第一电极结构中的电极包括矩阵的各列或x电极，第二电极结构中的电极(4)包括矩阵的各行或y电极，其中x电极(2)和y(4)电极交点间的至少一部分空间限定只读存储器的存储单元(5)，其中存储单元(5)中的接触区(11)由分别沿y电极(4)的每个侧缘延伸的部分限定，在那里y电极和存储单元(5)中的x电极(2)重叠，其中至少设置有一种具有与所选导电电极材料有关的整流特性的半导体材料(9)，和第一电隔离材料(6)，其中与存储单元中电极(2，4)电接触的半导体材料(9)在半导体材料和电极材料间的界面形成二极管结，其特征在于，y电极(4)设置于形成为形状和大小与y电极(4)基本相同的条形结构的第二电隔离材料(12)上，并设置成与x电极(2)相邻作为矩阵的一部分，半导体材料设置于各电极结构上，利用覆盖存储单元的整个接触区(11)的半导体材料(9)的有源部分，产生只读存储器中存储单元(5)的第一逻辑态，二极管结包括存储单元的整个接触区(11)，利用被第一隔离材料(6)覆盖的存储单元中的两电极结构，产生只读存储器中所选存储单元(5)的第二逻辑态，利用只覆盖部分接触区(11)的半导体材料(9)的有源部分，产生只读存储器中存储单元(5)的一个或几个附加逻辑态，从而存储于存储器中的数据可由二进制或多值编码的逻辑态表示，每种情况下的逻辑态由存储单元(5)的阻抗值给出，所说阻抗值基本上由以下一种或几种因素给出：半导体材料的阻抗特性，隔离材料的阻抗特性，半导体材料的有源部分的大小，构成二极管结的那部分接触区的大小，及二极管结的阻抗特性。
2.根据权利要求1的只读存储器，其中只读存储器构成一个只有一个附加逻辑态的二进制逻辑存储器，其特征在于，表示逻辑0或逻辑1的第一逻辑态由形成于存储单元(5)中的二极管的有效正偏电阻给出，其中半导体材料(9)与x电极(2)和y电极(4)都接触，相应地表示逻辑1或逻辑0的附加逻辑态由设于存储单元(5)中的第一隔离材料(6)的选定电阻值给出，其中半导体材料(9)不与x电极(2)或y电极(4)接触。
3.根据权利要求2的只读存储器，其特征在于，存储单元(5)中的所说隔离材料(6)具有无限大的电阻值。
4.根据权利要求1的只读存储器，其中只读存储器形成为具有两个或多个附加逻辑态的多电平逻辑存储器，其特征在于，第一逻辑态由形成于存储单元(5)中的二极管的有效正偏电阻给出，其中半导体材料(9)与x和y电极(2，4)都接触，附加逻辑态由设于存储单元(5)中的隔离材料(6)的确定电阻值给出，其中半导体材料(9)至多与x电极(2)或y电极(4)接触，每种情况下所选定电阻值介于形成有二极管的存储单元(5)的有效正偏电阻和无限大之间。
5.根据权利要求1的只读存储器，其特征在于，所选存储单元(5)中的隔离材料(6)，以整体或局部覆盖存储单元(5)中电极(2，4)的分离层状隔离区(7)形式，设于各电极结构之上，取决于半导体材料的有源部分和/或后一种情况下接触区的二极管结区的所选存储单元获得对应于多值编码的一个电平的逻辑态。
6.根据权利要求5的只读存储器，其特征在于，半导体材料(9)整层设于各电极结构之上，并在所选存储单元(5)中的隔离区(7)之上。
7.根据权利要求5的只读存储器，其特征在于，半导体材料(9)设在各电极结构之上，并与所选存储单元(5)中的隔离区(7)相邻，从而半导体材料(9)和隔离区(7)在同一连续层内相互齐平。
8.根据权利要求1的只读存储器，其特征在于，第一隔离材料(6)以基本整层形式设于两电极结构之上，并且所选存储单元(5)中有去除部分(8)，以便去除部分(8)整体或局部露出所选存储单元(5)的电极(2，4)，取决于半导体材料(9)的有源部分和后一种情况下二极管结区的所说存储单元获得对应于多值编码中一个电平的逻辑态。
9.根据权利要求8的只读存储器，其特征在于，半导体材料(9)整层设于两电极结构和隔离层(6)之上，并与隔离层(6)的去除部分中电极结构接触。
10.根据权利要求8的只读存储器，其特征在于，半导体材料(9)设在两电极结构之上，并与所选存储单元(5)中的隔离层(6)相邻，从而半导体材料(9)和隔离层(6)在同一连续层内相互齐平。
11.根据权利要求1的只读存储器，其特征在于，所选存储单元(5)中的半导体材料(9)，以整个或局部覆盖存储单元(5)中的电极(2，4)的分离层状半导体区(10)的形式，设于各电极结构之上，取决于半导体材料(9)的有源部分和/或后一种情况下二极管结区的所说存储单元获得对应于多值编码中一个电平的逻辑态。
12.根据权利要求11的只读存储器，其特征在于，第一隔离材料(6)整层设于各电极结构之上，并在所选存储单元(5)中的半导体区(10)之上。
13.根据权利要求11的只读存储器，其特征在于，第一隔离材料(6)设于各电极结构之上，并与所选存储单元(11)中的半导体区(10)相邻，从而第一隔离材料(6)和半导体区(10)在同一连续层内相互齐平。
14.根据权利要求1的只读存储器，其特征在于，半导体材料(9)以基本整层的形式设于各电极结构之上，并且所选存储单元(15)中有去除部分(17)，从而去除部分(17)整个或局部暴露所选存储单元(5)中的电极(2，4)，取决于半导体材料(9)的有源部分和/或后一种情况下二极管结区的所说存储单元获得对应于多值编码中一个电平的逻辑态。
15.根据权利要求14的只读存储器，其特征在于，第一隔离材料(6)整层设于各电极结构和半导体材料(9)之上，并且隔离半导体层(9)的去除部分(17)中的各电极结构。
16.根据权利要求14的只读存储器，其特征在于，第一隔离材料(6)设于各电极结构之上，并与所选存储单元(5)中的半导体材料(9)相邻，从而第一隔离材料(6)与半导体层(9)在同一连续层内相互齐平。
17.根据权利要求1的只读存储器，其特征在于，半导体材料(9)是非晶硅。
18.根据权利要求1的只读存储器，其特征在于，半导体材料(9)是多晶硅。
19.根据权利要求1的只读存储器，其特征在于，半导体材料(9)是有机半导体。
20.根据权利要求19的只读存储器，其特征在于，所说有机半导体材料(9)是共轭聚合物。
21.根据权利要求1的只读存储器，其特征在于，半导体材料(9)是各向异性导体。
22.根据权利要求1的只读存储器，其特征在于，半导体材料(9)包括一种以上的半导体。
23.根据权利要求1的只读存储器，其特征在于，半导体材料(9)被加入导电材料或与导电材料结合。
24.根据权利要求1的只读存储器，其特征在于，半导体材料(9)、隔离材料(6)和电极结构形成为薄膜。
25.一种包括权利要求1-24的一个或多个只读存储器(ROM)的只读存储器，其特征在于，只读存储器(ROM)设于半导体材料的衬底(1)上或半导体材料的两衬底(1，3)之间，并通过衬底与用于驱动和寻址的驱动和控制电路(13)连接，所说驱动和控制电路(13)集成于衬底(1)或两衬底(1，3)中，并利用与衬底材料适应的半导体技术实现。
26.一种包括权利要求1-24的两个或多个只读存储器的只读存储器，其特征在于，只读存储器按层层叠，以提供立体存储器件，立体存储器件设于半导体材料的衬底(1)上或半导体材料的两衬底(1，3)之间，并通过衬底或两衬底与用于驱动和寻址的驱动和控制电路(13)相连，所说驱动和控制电路(13)集成于衬底(1)或两衬底(1，3)上，并利用与衬底材料相适应的半导体技术实现。
CNB988105748A 1997-09-01 1998-08-28 只读存储器和只读存储器件 Expired - Fee Related CN1199193C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO973993 1997-09-01
NO973993A NO973993L (no) 1997-09-01 1997-09-01 Leseminne og leseminneinnretninger

Publications (2)

Publication Number Publication Date
CN1277724A true CN1277724A (zh) 2000-12-20
CN1199193C CN1199193C (zh) 2005-04-27

Family

ID=19901057

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB988105748A Expired - Fee Related CN1199193C (zh) 1997-09-01 1998-08-28 只读存储器和只读存储器件
CNB988105691A Expired - Fee Related CN1199192C (zh) 1997-09-01 1998-08-28 只读存储器和只读存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB988105691A Expired - Fee Related CN1199192C (zh) 1997-09-01 1998-08-28 只读存储器和只读存储器件

Country Status (14)

Country Link
US (2) US6380597B1 (zh)
EP (2) EP1010181B1 (zh)
JP (2) JP3526550B2 (zh)
KR (2) KR100368819B1 (zh)
CN (2) CN1199193C (zh)
AT (2) ATE213089T1 (zh)
AU (2) AU742011B2 (zh)
CA (2) CA2302014C (zh)
DE (2) DE69803781T2 (zh)
DK (2) DK1010180T3 (zh)
ES (2) ES2172181T3 (zh)
NO (2) NO973993L (zh)
RU (2) RU2212716C2 (zh)
WO (2) WO1999014762A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310311C (zh) * 2002-02-05 2007-04-11 张国飙 改进的三维掩膜编程只读存储器
CN101322195B (zh) * 2005-12-07 2012-02-22 Nxp股份有限公司 具有存储矩阵的电子电路
CN102142443B (zh) * 2006-02-23 2013-04-03 株式会社半导体能源研究所 半导体装置以及其制造方法

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8280682B2 (en) 2000-12-15 2012-10-02 Tvipr, Llc Device for monitoring movement of shipped goods
US6266623B1 (en) * 1994-11-21 2001-07-24 Phatrat Technology, Inc. Sport monitoring apparatus for determining loft time, speed, power absorbed and other factors such as height
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6893896B1 (en) * 1998-03-27 2005-05-17 The Trustees Of Princeton University Method for making multilayer thin-film electronics
WO2000003291A1 (en) 1998-07-08 2000-01-20 E Ink Corporation Methods for achieving improved color in microencapsulated electrophoretic devices
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
JP2003508807A (ja) 1999-08-31 2003-03-04 イー−インク コーポレイション 電子的に駆動されるディスプレイ用トランジスタ
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US6515888B2 (en) 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6765813B2 (en) 2000-08-14 2004-07-20 Matrix Semiconductor, Inc. Integrated systems using vertically-stacked three-dimensional memory cells
US6424581B1 (en) 2000-08-14 2002-07-23 Matrix Semiconductor, Inc. Write-once memory array controller, system, and method
US6658438B1 (en) 2000-08-14 2003-12-02 Matrix Semiconductor, Inc. Method for deleting stored digital data from write-once memory device
US6545891B1 (en) 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
US6711043B2 (en) 2000-08-14 2004-03-23 Matrix Semiconductor, Inc. Three-dimensional memory cache system
US6584541B2 (en) 2000-09-15 2003-06-24 Matrix Semiconductor, Inc. Method for storing digital information in write-once memory array
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6912696B2 (en) * 2000-12-05 2005-06-28 Oki Electric Industry Co., Ltd. Smart card and circuitry layout thereof for reducing cross-talk
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
US20020108054A1 (en) * 2001-02-02 2002-08-08 Moore Christopher S. Solid-state memory device storing program code and methods for use therewith
US6778974B2 (en) 2001-02-02 2004-08-17 Matrix Semiconductor, Inc. Memory device and method for reading data stored in a portion of a memory device unreadable by a file system of a host device
US7424201B2 (en) * 2001-03-30 2008-09-09 Sandisk 3D Llc Method for field-programming a solid-state memory device with a digital media file
US6895490B1 (en) 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US6996660B1 (en) 2001-04-09 2006-02-07 Matrix Semiconductor, Inc. Memory device and method for storing and reading data in a write-once memory array
US7003619B1 (en) 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US6873540B2 (en) 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
US6627944B2 (en) 2001-05-07 2003-09-30 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
AU2002340793A1 (en) 2001-05-07 2002-11-18 Coatue Corporation Molecular memory device
JP4731794B2 (ja) 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
WO2003017282A1 (fr) 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6490218B1 (en) 2001-08-17 2002-12-03 Matrix Semiconductor, Inc. Digital memory method and system for storing multiple bit digital data
US6735546B2 (en) 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
US6724665B2 (en) 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
US7000063B2 (en) 2001-10-05 2006-02-14 Matrix Semiconductor, Inc. Write-many memory device and method for limiting a number of writes to the write-many memory device
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
US6563745B1 (en) 2001-12-14 2003-05-13 Matrix Semiconductor, Inc. Memory device and method for dynamic bit inversion
US6928590B2 (en) 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US6901549B2 (en) 2001-12-14 2005-05-31 Matrix Semiconductor, Inc. Method for altering a word stored in a write-once memory device
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
US6649505B2 (en) 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
DE10214529B4 (de) * 2002-04-02 2006-07-27 Infineon Technologies Ag ROM-Speicheranordnung
US6625055B1 (en) * 2002-04-09 2003-09-23 Hewlett-Packard Development Company, L.P. Multiple logical bits per memory cell in a memory device
US6567304B1 (en) 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
JP2004046773A (ja) * 2002-05-21 2004-02-12 Nec Infrontia Corp 履歴管理システム
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US6642587B1 (en) * 2002-08-07 2003-11-04 National Semiconductor Corporation High density ROM architecture
US7012276B2 (en) 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
JP2006511965A (ja) * 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7051251B2 (en) 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7103729B2 (en) * 2002-12-26 2006-09-05 Intel Corporation Method and apparatus of memory management
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US7511352B2 (en) * 2003-05-19 2009-03-31 Sandisk 3D Llc Rail Schottky device and method of making
KR100596755B1 (ko) 2003-05-30 2006-07-04 엘지전자 주식회사 홈 네트워크 시스템
KR100638017B1 (ko) 2003-05-30 2006-10-23 엘지전자 주식회사 네트워크 디바이스
US7192811B2 (en) * 2003-06-23 2007-03-20 Macronix International Co., Ltd. Read-only memory device coded with selectively insulated gate electrodes
US7376008B2 (en) 2003-08-07 2008-05-20 Contour Seminconductor, Inc. SCR matrix storage device
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7177189B2 (en) * 2004-03-01 2007-02-13 Intel Corporation Memory defect detection and self-repair technique
US7398348B2 (en) 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7675123B2 (en) * 2004-10-29 2010-03-09 Agfa-Gevaert Nv Printable non-volatile passive memory element and method of making thereof
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7277336B2 (en) 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US9104315B2 (en) * 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
JP4950037B2 (ja) * 2005-04-27 2012-06-13 スパンション エルエルシー 半導体装置、データの読み出し方法及び半導体装置の製造方法
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7212454B2 (en) 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US7633128B2 (en) * 2005-07-15 2009-12-15 Guobiao Zhang N-ary mask-programmable memory
US7627733B2 (en) * 2005-08-03 2009-12-01 Sandisk Corporation Method and system for dual mode access for storage devices
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7911339B2 (en) 2005-10-18 2011-03-22 Apple Inc. Shoe wear-out sensor, body-bar sensing system, unitless activity assessment and associated methods
US7706165B2 (en) 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US7769978B2 (en) * 2005-12-21 2010-08-03 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7793068B2 (en) * 2005-12-21 2010-09-07 Sandisk Corporation Dual mode access for non-volatile storage devices
US7747837B2 (en) 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7667996B2 (en) * 2006-02-15 2010-02-23 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7643895B2 (en) 2006-05-22 2010-01-05 Apple Inc. Portable media device with workout support
US8073984B2 (en) 2006-05-22 2011-12-06 Apple Inc. Communication protocol for use with portable electronic devices
US20070271116A1 (en) 2006-05-22 2007-11-22 Apple Computer, Inc. Integrated media jukebox and physiologic data handling application
US9137309B2 (en) * 2006-05-22 2015-09-15 Apple Inc. Calibration techniques for activity sensing devices
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7813715B2 (en) 2006-08-30 2010-10-12 Apple Inc. Automated pairing of wireless accessories with host devices
US7913297B2 (en) 2006-08-30 2011-03-22 Apple Inc. Pairing of wireless devices using a wired medium
US7698101B2 (en) 2007-03-07 2010-04-13 Apple Inc. Smart garment
US8460256B2 (en) 2009-07-15 2013-06-11 Allegiance Corporation Collapsible fluid collection and disposal system and related methods
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
UA81208C2 (en) * 2007-06-01 2007-12-10 Yurii Bogdanovych Zarvanytskyi Three-dimensional device for processing information and a method for processing information
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8450835B2 (en) * 2008-04-29 2013-05-28 Sandisk 3D Llc Reverse leakage reduction and vertical height shrinking of diode with halo doping
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
CN101359509B (zh) * 2008-09-02 2010-06-02 北京芯技佳易微电子科技有限公司 一次性可编程存储器电路及其编程和读取方法
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
CN101645054B (zh) * 2009-08-25 2011-07-13 中兴通讯股份有限公司 一种数据采集卡、数据采集卡的扩展控制系统及其方法
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
CN108806756A (zh) 2016-04-14 2018-11-13 成都三维艾匹科技有限公司 含有多条哑位线的多位元三维一次编程存储器
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10002872B2 (en) 2016-04-16 2018-06-19 Chengdu Haicun Ip Technology Llc Three-dimensional vertical one-time-programmable memory
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
CN110534519B (zh) 2018-05-27 2022-04-22 杭州海存信息技术有限公司 改进的三维纵向存储器
US12063794B2 (en) 2020-11-24 2024-08-13 Southern University Of Science And Technology High-density three-dimensional vertical memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742592A (en) * 1970-07-13 1973-07-03 Intersil Inc Electrically alterable integrated circuit read only memory unit and process of manufacturing
US4162538A (en) * 1977-07-27 1979-07-24 Xerox Corporation Thin film programmable read-only memory having transposable input and output lines
US4425379A (en) * 1981-02-11 1984-01-10 Fairchild Camera & Instrument Corporation Polycrystalline silicon Schottky diode array
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4516223A (en) * 1981-08-03 1985-05-07 Texas Instruments Incorporated High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US4598386A (en) * 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US4884238A (en) * 1988-03-09 1989-11-28 Honeywell Inc. Read-only memory
JP2508247B2 (ja) * 1989-03-20 1996-06-19 三菱電機株式会社 マスクｒｏｍの製造方法
JPH04115565A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
KR960010736B1 (ko) 1991-02-19 1996-08-07 미쓰비시뎅끼 가부시끼가이샤 마스크 rom 및 그 제조방법
GB9113795D0 (en) * 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
EP0835527B1 (en) * 1995-06-07 2001-08-16 Micron Technology, Inc. A stack/trench diode for use with a multi-state material in a non-volatile memory cell
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
TW334618B (en) * 1997-02-05 1998-06-21 United Microelectronics Corp The multi-levels ROM and its manufacturing method
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310311C (zh) * 2002-02-05 2007-04-11 张国飙 改进的三维掩膜编程只读存储器
CN101322195B (zh) * 2005-12-07 2012-02-22 Nxp股份有限公司 具有存储矩阵的电子电路
CN102142443B (zh) * 2006-02-23 2013-04-03 株式会社半导体能源研究所 半导体装置以及其制造方法

Also Published As

Publication number Publication date
AU742011B2 (en) 2001-12-13
CA2302014C (en) 2003-11-11
JP3526550B2 (ja) 2004-05-17
WO1999014763A1 (en) 1999-03-25
KR20010023570A (ko) 2001-03-26
AU750496B2 (en) 2002-07-18
KR100368819B1 (ko) 2003-01-24
DE69803781T2 (de) 2002-09-12
CA2302015A1 (en) 1999-03-25
EP1010180B1 (en) 2002-02-06
NO973993D0 (no) 1997-09-01
NO310946B1 (no) 2001-09-17
DK1010180T3 (da) 2002-04-29
CN1199193C (zh) 2005-04-27
JP2001516964A (ja) 2001-10-02
ES2172181T3 (es) 2002-09-16
US6380597B1 (en) 2002-04-30
NO992122L (no) 1999-04-30
DE69803781D1 (de) 2002-03-21
CA2302015C (en) 2004-04-20
US6236587B1 (en) 2001-05-22
WO1999014762A1 (en) 1999-03-25
AU9009398A (en) 1999-04-05
KR100368820B1 (ko) 2003-01-25
EP1010181A1 (en) 2000-06-21
DE69803782D1 (de) 2002-03-21
ATE213089T1 (de) 2002-02-15
CA2302014A1 (en) 1999-03-25
ES2172189T3 (es) 2002-09-16
KR20010023572A (ko) 2001-03-26
RU2212716C2 (ru) 2003-09-20
RU2216055C2 (ru) 2003-11-10
EP1010180A1 (en) 2000-06-21
AU8821098A (en) 1999-04-05
CN1277723A (zh) 2000-12-20
ATE213090T1 (de) 2002-02-15
NO992122D0 (no) 1999-04-30
EP1010181B1 (en) 2002-02-06
JP2002500430A (ja) 2002-01-08
DE69803782T2 (de) 2002-10-02
NO973993L (no) 1999-03-02
JP3526551B2 (ja) 2004-05-17
DK1010181T3 (da) 2002-04-29
CN1199192C (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
CN1199193C (zh) 只读存储器和只读存储器件
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
RU2000108581A (ru) Постоянная память и постоянные запоминающие устройства
CN1082249C (zh) 存储器及其制造方法
RU2000108482A (ru) Постоянная память и постоянное запоминающее устройство
US20090261314A1 (en) Non-volatile memory device and method of fabricating the same
JP2008182252A (ja) スタックにおける電気的相互垂直接続
CN1487523A (zh) 用在mram器件中的改进的二极管及其制造方法
CN1389919A (zh) 交叉点二极管存储阵列寻址制造技术
RU2201639C1 (ru) Масштабируемое устройство обработки данных
CN1212452A (zh) 三维只读存储器
US10079239B2 (en) Compact three-dimensional mask-programmed read-only memory
NO310899B1 (no) Leseminne og leseminneinnretninger
CN1485925A (zh) 三维存储器之只读存储元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee