CN1255952C - Manchester编码器和解码器 - Google Patents
Manchester编码器和解码器 Download PDFInfo
- Publication number
- CN1255952C CN1255952C CN 03132569 CN03132569A CN1255952C CN 1255952 C CN1255952 C CN 1255952C CN 03132569 CN03132569 CN 03132569 CN 03132569 A CN03132569 A CN 03132569A CN 1255952 C CN1255952 C CN 1255952C
- Authority
- CN
- China
- Prior art keywords
- trigger
- input
- connects
- output
- control end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开一种Manchester编码器和解码器，它可以用于工业控制总线、计算机接口等装置。它由编码器(1)和解码器(2)组成，编码器(1)将数据信号与时钟信号整合为单一的Manchester编码形式的输出数据信号，该输出数据信号通过数据线(3)输入解码器(2)后分解出使数据传送系统的收发两端同步的时钟信号。本发明仅由较简单的电路组成，不需要锁相环，具有简单可靠、成本低廉和易于实现和使用的优点。
Description
技术领域：本发明涉及一种Manchester编码器和解码器，它可以用于工业控制总线、计算机接口等装置。
背景技术：工业控制总线、计算机网络系统的通信任务是传送数据或数据化的信息。这些数据通常以离散的二进制0、1序列的方式表示。码元是所传输数据的基本单位。在总线与网络通信中所传输的大多为二元码，它的每一位只能在1或0两个状态中取一个。Manchester(即曼彻斯特)编码是一种常用的基带信号编码。它具有内在的时钟信息，因而能使网络上的每一个系统保持同步。在曼彻斯特编码中，时间被划分为等间隔的小段。其中每小段代表一位数据。每一小段时间本身又分为两半，前半个时间段所传信号是该时间段传送比特值的反码，后半个时间段传送的是比特值本身。可见在一个时间段内，其中间点总有一次信号电平的变化；因此该码携带有信号传送的同步信息而不需另外传送同步信号。Manchester编码器的基本功能是将CPU输出的数据信号与时钟信号整合为单一的Manchester编码形式的输出数据信号，Manchester解码器的基本功能是将Manchester编码形式的输入数据信号分解为数据信号与时钟信号，以便CPU或DSP、MCU等处理单元读取。Manchester编码应用广泛，有多种网络通讯控制芯片中集成有Manchester编码器和Manchester解码器，也有专门的Manchester编码和解码芯片。这些芯片的共同特点是，编码和解码基于PLL(锁相环)实现，电路复杂。
发明内容：为了克服现有的Manchester编码器和解码器电路复杂的缺陷，提供一种电路结构简单的编码器和解码器。本发明是通过下述方案予以实现的：一种Manchester编码器和解码器，它由编码器1和解码器2组成，编码器1将数据信号与时钟信号整合为单一的Manchester编码形式的输出数据信号，该输出数据信号通过数据线3输入解码器2后分解出使数据传送系统的收发两端同步的时钟信号，编码器1由反相器K1、多路开关U1、异或门K2、三个“D”型的触发器(D1、D2和D3)和电源+V组成，数据输入端口SPI连接多路开关U1的脚A2和反相器K1的输入端，反相器K1的输出端连接多路开关U1的脚A1，时钟输入端口SPCLK连接异或门K2的一个输入端和触发器D1的输入端D，触发器D1的控制端(PRN和CLRN)连触发器D2的控制端(PRN和CLRN)、触发器D3的控制端(PRN和CLRN)和电源+V，触发器D1的时钟输入端连高频时钟端口CLK、触发器D2的时钟输入端和触发器D3的时钟输入端，触发器D1的输出端Q连触发器D2的输入端D，触发器D2的输出端Q连触发器D3的输入端D和多路开关U1的脚WRSL，触发器D3的输出端Q连异或门K2的另一个输入端，异或门K2的输出端连多路开关U1的脚CLKN，多路开关U1的脚QA连编码器输出端MC-T，解码器2由六个“T”型的触发器(T1-T6)、反相器K3、反相器K4、或门K5、二个“D”型的触发器(D4、D5)和电源+V组成，解码器输入端MC-N通过数据线3连接编码器输出端MC-T，解码器输入端MC-N连接反相器K4的输入端和触发器T1的时钟输入端，触发器T1的控制端PRN连触发器T1的输入端T和电源+V，触发器T1的输出端Q连或门K5的一个输入端，触发器T1的控制端CLRN连触发器T2的控制端CLRN和触发器D5的输出端Q，反相器K4的输出端连触发器T2的时钟输入端，触发器T2的控制端PRN连接触发器T2的输入端T和电源+V，触发器T2的输出端Q连接或门K5的另一个输入端，或门K5的输出端连接触发器D4的输入端D，触发器D4的两个控制端(PRN和CLRN)连接在一起并与电源+V连接，触发器D4的输出端Q连接解码器输出端SPI-N、触发器T3的控制端CLRN、触发器T4的控制端CLRN、触发器T5的控制端PRN和触发器T6的控制端PRN，触发器D4的时钟输入端连高频时钟输入端CLK1、反相器K3的输入端和触发器T3的时钟输入端，触发器T3的输入端T和控制端PRN连接触发器T4的输入端T和控制端PRN、触发器T5的输入端T和控制端CLRN、触发器T6的输入端T和控制端CLRN、电源+V，触发器T3的输出端Q连触发器T4的时钟输入端，触发器T4的输出端Q连触发器T5的时钟输入端，触发器T5的输出端Q连触发器T6的时钟输入端，触发器T6的输出端Q连触发器D5的输入端D，触发器D5的时钟输入端连反相器K3的输出端，触发器D5的控制端PRN连电源+V，触发器D5的控制端CLRN连接初始化信号输入端INIT。编码器1的工作原理为：数据信号及其反相信号分别送至U1的两个输入端，任一时刻编码器1的输出都是这两个输入信号中的一个，两个输入信号的选择由SPCLK端的时钟信号来实现，为消除SPI端与SPCLK端信号边沿不同步对编码器性能的影响，用于输出选择的SPCLK端信号延迟2个CLK周期(由D1和D2实现)，用于U1的同步时钟的SPCLK端信号延迟3个CLK周期(由D1、D2和D3实现)。解码器2工作原理如表1“Manchester解码器时序”所示。INIT端信号的下降沿将Manchester解码器初始化为一个确定的状态，随后的IMT端信号上升沿及CLK1端信号下降沿使Manchester解码器处于等待接收输入数据的状态；如表1中的步骤1到4所示。
当MC-N端输入信号发生变化时，Manchester解码器按表1中的步骤5到14所示连续变化，实现了Manchester解码，得到的SPI-N端输出信号是与MC-N端输入信号同步的时钟信号。当一个周期完成时，Manchester解码器自动恢复到等待接收输入数据的状态，准备接受MC-N端下一次变化。
表1中的步骤5到14给出的是MC-N端发生由高到低变化时的时序。当MC-N端发生由低到高变化时，只需将表1中的T1与T2两列互换即可得到相应的变化时序。
表1 Manchester解码器时序
本发明仅由较简单的电路组成，不需要锁相环，具有简单可靠、成本低廉和易于实现和使用的优点。
附图说明：图1是本发明的结构框图，图2是具体实施方式中编码器1的电路结构示意图，图3是实施方式中解码器2的电路结构示意图。
具体实施方式：下面结合图1至图3具体说明本实施方式。本实施方式由编码器1和解码器2组成，编码器1将数据信号与时钟信号整合为单一的Manchester编码形式的输出数据信号，该输出数据信号通过数据线3输入解码器2后分解出使数据传送系统的收发两端同步的时钟信号，编码器1由反相器K1、多路开关U1、异或门K2、三个“D”型的触发器(D1、D2和D3)和电源+V组成，数据输入端口SPI连接多路开关U1的脚A2和反相器K1的输入端，反相器K1的输出端连接多路开关U1的脚A1，时钟输入端口SPCLK连接异或门K2的一个输入端和触发器D1的输入端D，触发器D1的控制端(PRN和CLRN)连触发器D2的控制端(PRN和CLRN)、触发器D3的控制端(PRN和CLRN)和电源+V，触发器D1的时钟输入端连高频时钟端口CLK、触发器D2的时钟输入端和触发器D3的时钟输入端，触发器D1的输出端Q连触发器D2的输入端D，触发器D2的输出端Q连触发器D3的输入端D和多路开关U1的脚WRSL，触发器D3的输出端Q连异或门K2的另一个输入端，异或门K2的输出端连多路开关U1的脚CLKN，多路开关U1的脚QA连编码器输出端MC-T，解码器2由六个“T”型的触发器(T1-T6)、反相器K3、反相器K4、或门K5、二个“D”型的触发器(D4、D5)和电源+V组成，解码器输入端MC-N通过数据线3连接编码器输出端MC-T，解码器输入端MC-N连接反相器K4的输入端和触发器T1的时钟输入端，触发器T1的控制端PRN连触发器T1的输入端T和电源+V，触发器T1的输出端Q连或门K5的一个输入端，触发器T1的控制端CLRN连触发器T2的控制端CLRN和触发器D5的输出端Q，反相器K4的输出端连触发器T2的时钟输入端，触发器T2的控制端PRN连接触发器T2的输入端T和电源+V，触发器T2的输出端Q连接或门K5的另一个输入端，或门K5的输出端连接触发器D4的输入端D，触发器D4的两个控制端(PRN和CLRN)连接在一起并与电源+V连接，触发器D4的输出端Q连接解码器输出端SPI-N、触发器T3的控制端CLRN、触发器T4的控制端CLRN、触发器T5的控制端PRN和触发器T6的控制端PRN，触发器D4的时钟输入端连高频时钟输入端CLK1、反相器K3的输入端和触发器T3的时钟输入端，触发器T3的输入端T和控制端PRN连接触发器T4的输入端T和控制端PRN、触发器T5的输入端T和控制端CLRN、触发器T6的输入端T和控制端CLRN、电源+V，触发器T3的输出端Q连触发器T4的时钟输入端，触发器T4的输出端Q连触发器T5的时钟输入端，触发器T5的输出端Q连触发器T6的时钟输入端，触发器T6的输出端Q连触发器D5的输入端D，触发器D5的时钟输入端连反相器K3的输出端，触发器D5的控制端PRN连电源+V，触发器D5的控制端CLRN连接初始化信号输入端IMT。多路开关U1的型号是74298，时钟输入端SPCLK输入4MHZ的时钟信号，高频时钟端口CLK和CLK1输入40MHZ的时钟信号。
Claims (1)
1、一种Manchester编码器和解码器，它由编码器(1)和解码器(2)组成，编码器(1)将数据信号与时钟信号整合为单一的Manchester编码形式的输出数据信号，该输出数据信号通过数据线(3)输入解码器(2)后分解出使数据传送系统的收发两端同步的时钟信号；其特征是编码器(1)由反相器K1、多路开关(U1)、异或门K2、三个“D”型的触发器(D1、D2和D3)和电源(+V)组成，数据输入端口(SPI)连接多路开关(U1)的脚A2和反相器K1的输入端，反相器K1的输出端连接多路开关(U1)的脚A1，时钟输入端口(SPCLK)连接异或门K2的一个输入端和触发器D1的输入端D，触发器D1的控制端PRN和控制端CLRN连触发器D2的控制端PRN和控制端CLRN、触发器D3的控制端PRN和控制端CLRN和电源(+V)，触发器D1的时钟输入端连高频时钟端口(CLK)、触发器D2的时钟输入端和触发器D3的时钟输入端，触发器D1的输出端Q连触发器D2的输入端D，触发器D2的输出端Q连触发器D3的输入端D和多路开关(U1)的脚WRSL，触发器D3的输出端Q连异或门K2的另一个输入端，异或门K2的输出端连多路开关(U1)的脚CLKN，多路开关(U1)的脚QA连编码器输出端(MC-T)；解码器(2)由六个“T”型的触发器(T1-T6)、反相器K3、反相器K4、或门K5、二个“D”型的触发器(D4、D5)和电源(+V)组成，解码器输入端(MC-N)通过数据线(3)连接编码器输出端(MC-T)，解码器输入端(MC-N)连接反相器K4的输入端和触发器T1的时钟输入端，触发器T1的控制端PRN连触发器T1的输入端T和电源(+V)，触发器T1的输出端Q连或门K5的一个输入端，触发器T1的控制端CLRN连触发器T2的控制端CLRN和触发器D5的输出端Q，反相器K4的输出端连触发器T2的时钟输入端，触发器T2的控制端PRN连接触发器T2的输入端T和电源(+V)，触发器T2的输出端Q连接或门K5的另一个输入端，或门K5的输出端连接触发器D4的输入端D，触发器D4的控制端PRN和控制端CLRN连接在一起并与电源(+V)连接，触发器D4的输出端Q连接解码器输出端(SPI-N)、触发器T3的控制端CLRN、触发器T4的控制端CLRN、触发器T5的控制端PRN和触发器T6的控制端PRN，触发器D4的时钟输入端连高频时钟输入端(CLK1)、反相器K3的输入端和触发器T3的时钟输入端，触发器T3的输入端T和控制端PRN连接触发器T4的输入端T和控制端PRN、触发器T5的输入端T和控制端CLRN、触发器T6的输入端T和控制端CLRN、电源(+V)，触发器T3的输出端Q连触发器T4的时钟输入端，触发器T4的输出端Q连触发器T5的时钟输入端，触发器T5的输出端Q连触发器T6的时钟输入端，触发器T6的输出端Q连触发器D5的输入端D，触发器D5的时钟输入端连反相器K3的输出端，触发器D5的控制端PRN连电源(+V)，触发器D5的控制端CLRN连接初始化信号输入端(INIT)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03132569 CN1255952C (zh) | 2003-08-21 | 2003-08-21 | Manchester编码器和解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03132569 CN1255952C (zh) | 2003-08-21 | 2003-08-21 | Manchester编码器和解码器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1514547A CN1514547A (zh) | 2004-07-21 |
| CN1255952C true CN1255952C (zh) | 2006-05-10 |
Family
ID=34239869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03132569 Expired - Fee Related CN1255952C (zh) | 2003-08-21 | 2003-08-21 | Manchester编码器和解码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1255952C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100376084C (zh) * | 2006-05-19 | 2008-03-19 | 宁波中科集成电路设计中心有限公司 | 一种曼彻斯特编码的解码方法及应用装置 |
| CN102256118B (zh) * | 2011-08-15 | 2014-03-26 | 成都市广达电子电讯技术开发有限公司 | 一种ts码流同步电路及方法 |
| CN104978291B (zh) * | 2014-04-09 | 2019-10-22 | Nxp股份有限公司 | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 |
| CN105281776B (zh) * | 2014-07-08 | 2019-03-05 | 南车株洲电力机车研究所有限公司 | 一种可纠错的曼彻斯特解码装置及其方法 |
| CN108847849B (zh) * | 2018-07-25 | 2021-06-01 | 北京隆普智能科技有限公司 | 一种基本编解码单元以及编解码器 |
-
2003
- 2003-08-21 CN CN 03132569 patent/CN1255952C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1514547A (zh) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104808966B (zh) | 有效编码的方法和装置 | |
| JP5541234B2 (ja) | トランシーバ | |
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| JP2021145338A (ja) | マルチモード変調を用いる向上した仮想ｇｐｉｏ | |
| CN1169193A (zh) | 同步dma传输协议 | |
| US10484164B2 (en) | Clock and data recovery for pulse based multi-wire link | |
| CN105283863A (zh) | 相机控制接口扩展总线 | |
| US10579581B2 (en) | Multilane heterogeneous serial bus | |
| EP3191969B1 (en) | Serial sideband signaling link | |
| US20060061494A1 (en) | Encoder apparatus and decoder apparatus | |
| WO1983001360A1 (en) | Data communication system | |
| CN1255952C (zh) | Manchester编码器和解码器 | |
| JPH03191633A (ja) | データ転送方式 | |
| CN103763090A (zh) | 一种数据传输装置及方法 | |
| CN105072058B (zh) | 一种基于光纤传输的数据正反相位编码方法及数据传输方法 | |
| US20080181242A1 (en) | Communications gateway between two entities | |
| Laddha et al. | Implementation of serial communication using UART with configurable baud rate | |
| TWI698092B (zh) | 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統 | |
| CN103605626B (zh) | 一种单线串行总线协议及转换电路 | |
| CN105488010A (zh) | 一种背板实时同步接口协议 | |
| CN114756498A (zh) | 芯片、主控芯片、芯片通信方法、芯片阵列及相关设备 | |
| CN203376748U (zh) | 单总线接收逻辑结构 | |
| CN100428632C (zh) | 一种组合编码器和组合解码器 | |
| US10031547B2 (en) | CCIe receiver logic register write only with receiver clock | |
| CN116886786B (zh) | 两相捆绑与四相双轨协议间的转换装置、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190801 Address after: 150000 Heilongjiang Province, Harbin City Economic Development Zone haping Road District Dalian road and Xingkai road junction Patentee after: Harbin University of Technology Robot Group Co., Ltd. Address before: 150001 Harbin, Nangang, West District, large straight street, No. 92 Patentee before: Harbin Institute of Technology |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060510 Termination date: 20190821 |