CN113973033B - 具有基于扰动影响的自适应的均衡器 - Google Patents
具有基于扰动影响的自适应的均衡器 Download PDFInfo
- Publication number
- CN113973033B CN113973033B CN202110443528.6A CN202110443528A CN113973033B CN 113973033 B CN113973033 B CN 113973033B CN 202110443528 A CN202110443528 A CN 202110443528A CN 113973033 B CN113973033 B CN 113973033B
- Authority
- CN
- China
- Prior art keywords
- perturbation
- dynamic
- filter
- tap coefficient
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
采用离散时间滤波器的均衡方法和均衡器被提供有基于动态扰动影响的自适应功能。在均衡过程期间可以单独地扰动抽头系数值,并且监视对残余ISI的影响以估计梯度分量或差矩阵的行。可以对梯度或差矩阵分量进行组装和滤波,以获得适于计算具有减小的自适应噪声的抽头系数更新的分量。基于动态扰动影响的更新可以与基于预先计算的扰动影响的更新进行内插,以实现更快的收敛,并更好地适应可归因于过程、电源电压和温度的变化的模拟组件性能变化。
Description
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如,光纤电缆或绝缘铜线)发生。每一个发送设备通常以固定的码元速率传送码元,同时每一个接收设备检测(可能损毁的)码元序列并且试图重构所传送的数据。“码元”是持续达固定时间段的信道的状态或显著状况,该固定时间段被称为“码元间隔”。例如,码元可以是电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的改变被称为码元转换。每个码元可以表示(即,编码)数据的一个或多个二进制位。替代地,数据可以通过码元转换来表示,或通过两个码元或更多个码元的序列来表示。
许多数字通信链路对于每码元只使用一个位;二进制“0”由一个码元(例如,第一范围内的电压或电流信号)来表示,并且二进制“1”由另一个码元(例如,第二范围内的电压或电流信号)来表示,但是更高阶信号星座图(constellation)是已知的并且被频繁使用。在4电平脉冲幅度调制(“PAM4”)中,每个码元间隔可以承载被标注为-3、-1、+1和+3的四个码元中的任何一个。因而可以由每一个码元表示两个二进制位。
信道非理想性产生分散,这可以导致每一个码元扰动其相邻码元,这一结果称为“码元间干扰”(“ISI”)。ISI可以使接收设备难以确定在每一个间隔中发送了哪些码元,特别是当此类ISI与加性噪声相组合时。
为了对抗噪声和ISI,接收设备可以采用各种均衡技术。线性均衡器通常必须在降低ISI与避免噪声放大之间进行平衡。通常优选判决反馈均衡器(“DFE”),因为它们能够在不固有地放大噪声的情况下对抗ISI。顾名思义,DFE采用反馈路径来去除先前判决的码元导出的ISI影响。其他均衡器设计也是已知的。随着码元速率的不断提高,无论使用哪种均衡器,都必须对付不断增加的ISI水平,并且必须在不断减小的码元间隔中完成它们的处理。为了使情况更具挑战性,所选择的均衡器设计必须应对由于过程变化、电源电压变化和温度变化(统称为“PVT变化”)而导致的其组件性能的潜在改变。
发明内容
因此,本文公开了采用离散时间滤波器的、具有基于扰动影响的自适应功能的均衡方法和均衡器。一种说明性的均衡器至少包括:离散时间有限脉冲响应(“FIR”)滤波器,用于将输入信号转换成经滤波的信号;判决元件,用于确定由经滤波的信号表示的信道码元;误差模块,用于部分地基于信道码元来测量与经滤波的信号相关联的残余码元间干扰(“ISI”);以及自适应模块,用于确定滤波器抽头系数扰动对残余ISI的动态影响,并用于基于该动态影响来确定针对滤波器的抽头系数的更新。
相关联的均衡方法至少包括:使用离散时间有限脉冲响应(“FIR”)滤波器将输入信号转换成经滤波的信号;使用判决元件确定由经滤波的信号表示的信道码元;部分地基于信道码元来测量与经滤波的信号相关联的残余码元间干扰(“ISI”);对滤波器的抽头系数进行扰动以确定对残余ISI的动态影响;以及基于该动态影响来更新抽头系数。
针对设备制造商,均衡方法可包括:提供离散时间有限脉冲响应(“FIR”)滤波器,以将输入信号转换成经滤波的信号;配置判决元件用于确定由经滤波的信号表示的信道码元;将信道码元耦合至误差模块,以测量与经滤波的信号相关联的残余码元间干扰(“ISI”);以及提供自适应模块,以确定滤波器抽头系数扰动对残余ISI的动态影响,并从该动态影响导出针对滤波器的抽头系数的更新。
前述均衡器和均衡方法中的每一者可以单独地实现或者与以下特征中的任何一个或多个以任何合适的组合一起联合地实现:1.自适应模块通过将动态影响与滤波器抽头系数扰动的对残余ISI的预先计算的影响进行组合来确定抽头系数更新。2.自适应模块系统地迭代通过抽头系数以确定与每个单独的抽头系数相关联的动态影响。3.扰动包括向上扰动和向下扰动。4.每个更新将与给定抽头系数的向上扰动相关联的动态影响和与该给定抽头系数的向下扰动相关联的动态影响进行组合。5.动态影响被确定为当前估计和先前估计的组合。6.自适应模块使用递归遗忘因子来确定动态影响。7.自适应模块被配置成用于从影响导出基于扰动的误差梯度估计。8.判决元件包括判决反馈预补偿单元。9.反馈滤波器,用于将信道码元转换成反馈信号。10.求和器,其将反馈信号与经滤波的信号进行组合以向判决元件提供经均衡的信号。11.动态影响可表示为残余ISI测量的差的向量或矩阵。12.动态影响可表示为残余ISI能量测量的差的向量。
附图说明
图1示出了说明性计算机网络。
图2是说明性点对点通信链路的框图。
图3是说明性串行器-解串器收发机的框图。
图4是说明性判决反馈均衡器(“DFE”)的框图。
图5是说明性的离散时间有限脉冲响应(“FIR”)滤波器的框图。
图6是说明性并行DFE的框图。
图7是并行化的DFE的时钟信号时序图。
图8是说明性均衡方法的流程图。
具体实施方式
注意,在附图和以下描述中给出的具体实施例不限制本公开。相反,它们为普通技术人员提供用于辨别包含在权利要求范围内的替代形式、等效方案和修改的基础。
所公开的均衡器和均衡方法在其进行操作的较大环境的上下文中能够被最好地理解。相应地,图1示出了说明性通信网络,该说明性通信网络包括经由分组交换路由网络106耦合的移动设备102和计算机系统103-104。路由网络106可以是或者包括例如互联网、广域网或局域网。在图1中,路由网络106包括装备项目108(诸如中枢、交换机、路由器、桥等)的网络。装备项目108经由点对点通信链路110互相连接并且连接至计算机系统103-104,该点对点通信链路110在各个网络组件之间传输数据。
图2是可以表示图1中的链路110的说明性点对点通信链路的图。所示实施例包括与第二节点(“节点B”)通信的第一节点(“节点A”)。节点A和节点B各自可以是例如以下各项中的任何一项:移动设备102、装备项目108、计算机系统103-104或适合于高速率数字数据通信的其他发送/接收设备。
节点A包括收发机202,该收发机202经由主机接口206耦合至节点A的内部数据总线204。类似地,节点B包括收发机203,该收发机203经由主机接口207耦合至节点B的内部总线205。节点内部的数据传输可经由例如并行64位或128位总线发生。当需要将数据块传达至远程目的地或从远程目的地传达数据块时,主机接口206、207可以在内部数据格式与网络分组格式之间进行转换,并且可以为收发机提供分组排序和缓冲。收发机202、203对分组进行串行化以供经由高带宽通信信道208进行传输,并且处理接收信号以提取所传输的数据。
通信信道208在收发机202、203之间延伸。信道208可以包括例如诸如光纤电缆、双绞线、同轴电缆、背板传输线和无线通信链路之类的传输介质。(信道还可能是由磁性或光学信息存储介质形成的,其中读写换能器充当发射器和接收器。)可以使用分开的单向信道提供节点A与节点B之间的双向通信,或者在一些情况下,可以使用可以在相反的方向上传输信号而没有干扰的单个信道提供节点A与节点B之间的双向通信。信道信号可以是例如电压、电流、光功率水平、波长、频率、相位值或从信道的起点传递到其终点的能量的任何合适的属性。收发机包括处理接收到的信道信号以重构所传输的数据的接收器。
图3示出了说明性的单片收发机芯片302。芯片302包括:具有触点320的串行器-解串器模块,触点320用于跨通信信道208的八条线路接收和传送高速率串行比特流;具有触点322的附加串行器-解串器模块,触点322用于将高速率串行比特流传达至主机接口206;以及核心逻辑324,该核心逻辑324用于当在信道与主机接口之间缓冲比特流时实现信道通信协议。还包括各种支持模块和触点326、328,诸如功率调节和分配、时钟生成、用于控制信号的数字输入/输出线,以及用于内置自测试的JTAG模块。
“解串器”实现芯片302的接收功能,从而实现判决反馈均衡(“DFE”)或可以采用具有可调抽头系数的离散时间有限脉冲响应(“FIR”)滤波器的任何其他合适的均衡技术(例如,线性均衡、部分响应均衡)。在预期的码元速率(高于50Gbd)下,所选均衡器在严格的时序约束下操作。
图4示出了被配置成用于接收PAM4信号的DFE的说明性实现方式。可选的连续时间线性均衡(“CTLE”)滤波器404提供模拟滤波以对信号频谱进行频带限制,同时可选地增强接收信号RX_IN的高频分量。前馈均衡(“FFE”)滤波器406使前导码元间干扰(“ISI”)最小化,同时可选地减小信道脉冲响应的长度。求和器408从由FFE滤波器406提供的经滤波的信号中减去由反馈滤波器410提供的反馈信号,以产生经均衡的信号,在该经均衡的信号中后ISI的影响已被最小化。判决元件412(有时称为“限幅器”)对经均衡的信号进行操作以确定它在每个码元间隔中代表哪个码元。码元判决得到的流表示为Ak,其中k是时间索引。
在所示的示例中,假设码元为PAM4(-3、-1、+1、+3),所以判决元件412所采用的比较器分别使用判决阈值-2、0和+2。(出于一般性,用于表达码元和阈值的单位被省略,但是为了解释的目的可以假设为伏。)比较器输出可被共同地被视为输出码元判决的温度计编码的数字表示,或者可以可选地使用数字化仪将比较器输出转换为二进制数表示,例如,00用于表示-3,01用于表示-1,10用于表示+1,而11用于表示+3。替代地,可以采用格雷编码表示。
DFE用具有存储近期输出码元判决(Ak-1、Ak-2、…、Ak-N,其中N是滤波器系数Fi的数量)的一系列延迟元件D(例如,锁存器、触发器或移位寄存器)的反馈滤波器210生成反馈信号。一组乘法器确定每个码元与相对应的滤波器系数的积,并且求和器布置将这些积相组合以获得反馈信号。在短码元间隔使得无法实现反馈滤波器410的情况下,可以将判决元件408修改成预补偿单元以“展开”反馈滤波器的一个或多个抽头,从而有可能完全消除反馈滤波器。预补偿单元向多路复用布置提供推测性判决,该多路复用布置如例如在美国专利8,301,036(“High-speed adaptive decision feedback equalizer(高速自适应判决反馈均衡器)”)和美国专利9,071,479(“High-speed parallel decision feedback equalizer(高速并行判决反馈均衡器)”)中所描述,这些专利分别通过引用以其整体并入本文。
顺便说一句,我们在这里注意到,定时恢复单元通常与任何实际的DFE实现方式包括在一起,但是这种考虑在文献中得到了解决,并且是本领域技术人员通常已知的。然而,我们在这里注意到,至少一些预期的实施例包括一个或多个附加比较器,用于将组合信号与码元极值(-3、+3)中的一者或多者进行比较,从而提供可以用于具有例如“Bang-Bang”设计的定时恢复的错误极性信号。
FFE滤波器406是模拟离散时间FIR滤波器,或者,如果之前存在模数转换器,则FFE滤波器406是数字离散时间FIR滤波器。在任一种情况下,FFE滤波器406具有可调的抽头系数。误差模块418通过针对给定的码元间隔的经滤波的信号的值中减去针对该码元间隔的码元判决来测量均衡误差。在一些变型中,误差模块418通过针对该码元间隔从经均衡的信号(即,求和器408的输出而不是滤波器406的输出)中减去码元判决来确定均衡误差。然后,误差模块418将均衡误差与码元判决相关,以估计残余ISI Ri:
其中E{x}是期望值,Ek是时间索引k处的均衡误差,而J是相关性测量窗口的长度。自适应模块420如下面更详细地讨论地调整滤波器系数。
图5示出了模拟离散时间FIR滤波器的说明性实现方式,其可以用于FFE滤波器406。输入信号被提供给一系列采样和保持(“S&H”)元件。采样和保持元件中的第一个在每一个码元间隔中捕获输入信号值一次,同时从在前的码元间隔中输出捕获的值。其他采样和保持元件中的每一个捕获来自前一个元件的保持值,重复该操作以提供越来越延迟的输入信号值。一组模拟信号乘法器通过相对应的系数Fi缩放序列中的每个输入值,将经缩放的值提供给求和器,该求和器输出经缩放的输入值的总和。此种加权和在本文中可以被称为经滤波的信号。
图5的FFE滤波器要求在每个码元间隔中执行大量操作,随着码元间隔变得越来越小,这变得越来越具有挑战性。因此,图6提供了FFE滤波器的并行化版本(也具有并行化判决元件和反馈滤波器)。
在图6中,CTLE滤波器404在将接收信号并行地提供给采样和保持元件阵列之前对该接收信号进行带宽限制。每个采样和保持元件被提供有各自的时钟信号,每个时钟信号具有不同的相位,从而使阵列中的元件轮流对输入信号进行采样。在任何给定时间,均只有一个采样和保持元件输出正在转换。参见图7,其用于示出时钟信号如何相对彼此在相位上偏移的图示。注意,所示的占空比仅仅是说明性的;图中要传达的点是不同时钟信号中的转换的顺序性质。
FFE滤波器阵列(FFE0到FFE7)各自形成采样和保持元件输出的加权和。加权和采用相对于彼此循环移位的滤波器系数。FFE0对来自在CLK0之前操作的3个采样和保持元件、响应于CLK0的采样和保持元件和在CLK0之后操作的3个采样和保持元件的保持信号进行操作,使得在CLK4的断言期间,由FFE0产生的加权和与FFE滤波器406的输出相对应(图4和图5)。FFE1对来自在CLK1之前操作的3个采样和保持元件、响应于CLK1的采样和保持元件和在CLK1之后操作的3个采样和保持元件的保持信号进行操作,使得在CLK5的断言期间,加权和与FFE滤波器406的输出相对应。并且阵列中剩余FFE滤波器的操作以相关的相移遵循相同的模式。实际上,滤波器抽头的数量可以更小,或者阵列中的元件的数量可以更大,以便提供更长的有效输出窗口。
与图4的接收器一样,求和器可以将每一个FFE滤波器的输出与反馈信号组合,以向相对应的判决元件提供经均衡的信号。图6示出了判决元件阵列(限幅器0到限幅器7),每一个判决元件对从各自的FFE滤波器输出导出的经均衡的信号进行操作。与图4的判决元件412一样,所示出的判决元件采用比较器来确定经均衡的信号最可能表示哪个码元。在相应的FFE滤波器输出有效时做出判决(例如,限幅器0在CLK4被断言时操作,限幅器1在CLK5被断言时操作,等等)。可以在输出总线上并行地提供码元判决,以使得能够将更低的时钟速率用于后续芯片上操作。
反馈滤波器阵列(FBF0到FBF7)对在前的码元判决进行操作,以提供用于求和器的反馈信号。与FFE滤波器一样,反馈滤波器的输入是循环移位的,并且仅当输入与反馈滤波器410(图4)的内容相对应时才提供有效输出,与相对应的FFE滤波器的时间窗口一致。实际上,反馈滤波器抽头的数量可以比示出的更小,或者阵列元件的数量可以更大,以便提供更长的有效输出窗口。
与图4的判决元件412一样,图6中的判决元件可以各自采用附加比较器以提供定时恢复信息、系数训练信息和/或预补偿以展开反馈滤波器的一个或多个抽头。在考虑了循环移位之后,可以将相同的抽头系数用于每个FFE滤波器和每个反馈滤波器。可替代地,误差模块可以分别计算每个滤波器的残余ISI,从而使自适应模块能够独立地修改各个滤波器的抽头系数。
与数字操作相比,模拟离散时间滤波器组件的操作可能更容易受到PVT变化的影响,并且可能受益于使用改进的自适应过程。自适应模块因此使用基于扰动影响的自适应过程来迭代地更新抽头系数,并且由此减小平均剩余ISI能量(均方误差)。自适应模块可以将基于动态扰动影响的更新或梯度估计与从预先计算的扰动影响导出的更新进行组合。使用预先计算扰动影响估计器可以为抽头系数值提供更好的起点和更快的收敛,而使用基于动态扰动影响的更新则可以使均衡器性能能够应对PVT的变化,并可以进一步防止自适应过程陷入均方误差函数的局部、非最优最小值中。可以使用内插过程将基于动态影响的更新和基于预先计算的影响的更新进行组合,该内插过程优化了自适应过程之间的折衷。
首先,我们将fk定义为在时间索引k处的FIR滤波器抽头系数[F0,F-1,F-2,…,F-M+1]T的列向量,其中M是抽头系数的数量。(T表示转置。)将rk定义为时间索引k处的残余ISI测量的列向量[R0,R1,R2,…,RL-1]T,其中L是残余ISI向量的长度(L≥M)。
令W为预先计算的M×L扰动影响矩阵,其将残余ISI向量投影到由抽头系数跨越的M维空间;W矩阵的每一行是针对相关联抽头系数的脉冲响应。假设系统是线性的,则可以通过测量在向相对应抽头系数的值施加偏移的情况下的残余ISI向量与没有向相对应抽头系数的值施加偏移的情况下的残余ISI向量之间的差来预先计算W的每一行。(注意,W可能取决于信道传输函数和所传输的码元之间的任何相关性。)在时间索引k处的基于预先计算的扰动影响的更新变为Wrk,而初始抽头系数更新等式为:
fk+1=fk-μWrk, (2)
其中μ是更新步长。较大的步长提供更快的收敛,而较小的步长提供更好的性能。在自适应过程期间,步长可以从大(可能约为0.2)到小(可能约为10-3)逐渐变化,以提供这两种益处。
可以修改前述系数更新等式,以包括来自基于动态扰动影响的梯度估计的更新。“动态”是这里用来表示在均衡器执行其预期功能时被确定的影响的术语。预先计算的W矩阵可以由设备设计者或由制造商在初始设备配置期间确定,即,不作为均衡器的正常操作的一部分。
令表示在时间索引k-S处用经向上扰动的(增加了预定量Q的)第i个抽头系数值测得的残余ISI列向量,而表示在时间索引k处用经向下扰动的(减小了同一预定量Q的)第i个抽头系数值测得的残余ISI向量,其中S是向上扰动与向下扰动之间的时间间隔。(尽管扰动之间的间隔S可以更大,但施加扰动的持续时间不必大于残余ISI测量窗口的长度J。)如果Q保持很小(可能是最低有效位表示的大小),则扰动对码元误差率的影响可以忽略不计。针对第i个抽头系数的基于动态扰动影响的梯度估计可以依据残余ISI能量的差(均方残余ISI误差)来表达:
当扰动被单独执行时,可以依次计算每个系数的梯度,使得基于“瞬时”扰动影响的梯度估计向量g变为:
为了减少噪声,当前估计可以与先前的估计组合。各种滤波器设计都是合适的,包括具有递归遗忘因子α的“泄漏”平均值:
遗忘因子的值在零到一之间,并且可被选择以提供噪声与误差跟踪带宽之间的折衷。较大的值减小噪声,但减小用于跟踪对系统的改变的带宽。
可以使用零到一之间的内插因子β修改抽头系数更新等式(2),以包括基于动态扰动影响的梯度估计,包括:
如果β为零,则更新仅基于预先计算的扰动影响,而如果β为1,则更新仅基于动态地确定的扰动影响。可以动态地调整内插因子以相对于另一者强调一者,也许随着设备温度升高或电源电压偏离标称值而强调基于动态扰动影响的更新。
为了减少乘法,可以使用“更宽松的”基于动态扰动影响的更新计算方法。动态扰动影响可以使用残余ISI差向量来测量:
可以堆叠针对不同抽头系数的差向量,以形成“瞬时”差矩阵,其与预先计算的W矩阵具有相同的尺寸:
如前,可以使用泄漏平均值来减少噪声:
可以在残余ISI向量乘法之前将此种经滤波的差矩阵与加权矩阵W进行内插,从而得出在基于预先计算的扰动影响的更新的系数更新与基于动态扰动影响的更新的系数更新之间内插的系数更新。因此,抽头系数更新等式(2)可以表示为:
但是注意,有可能逐系数地执行更新计算,因为不必同时更新所有抽头系数:
可以选择扰动之间的间隔S以在每个窗口中提供足够的测量,从而确保系统充分跟踪温度和电压变化,从而使集成电路整个工作范围上的误差率最小化。
自适应模块可以是被设计为用于确定和应用抽头系数更新的可编程信号处理器或专用集成电路系统。误差模块的功能可以与自适应模块合并,或者可以在模块之间以不同方式分配它们的功能。图8是可以由具有此类自适应模块的均衡器实现的均衡方法的流程图。
当均衡器操作开始时,可能在抽头系数已被设置为初始默认值之后,自适应模块在框802中选择初始系数索引,并在框804中将抽头系数值向上扰动预定量Q。在框806中,均衡器使用经扰动的抽头系数,以将接收信号转换成经滤波的信号,并且在框808中检测由经滤波的信号表示的码元。在框810中,误差模块从经滤波的信号中减去码元判决以获得均衡误差,从该均衡误差确定出经向上扰动的残余ISI在框812中,自适应模块将抽头系数向下扰动预定量Q。在框814中,均衡器再次使用经扰动的抽头系数,以将接收信号转换为经滤波的信号,并且在框816中检测由经滤波的信号表示的码元。在框818中,误差模块从经滤波的信号中减去码元判决以获得均衡误差,该均衡误差与码元判决组合以获得经向下扰动的残余ISI在框820中,自适应模块将经向上扰动的残余ISI与经向下扰动的残余ISI组合(例如,使用等式(3)或(7))以获得梯度估计向量的瞬时动态扰动影响分量或差矩阵的动态扰动影响行。
在框822中,自适应模块确定是否已经针对每个抽头系数确定了梯度向量分量或差矩阵行,并且如果没有,则返回至框802以更新抽头系数索引并重复框804-822。一旦已经确定了所有梯度向量分量或差分矩阵行,则自适应模块在框824中(例如,使用等式(5)或(9))更新经滤波的梯度向量估计或经滤波的差矩阵。在框826中,自适应滤波器在基于预先计算的扰动影响的更新与基于动态扰动影响的更新之间进行内插,并且在框828中,自适应滤波器相应地调整抽头系数。然后,自适应模块重复整个过程,以实现针对温度和电源电压变化的性能优化。
一旦完全领会了以上公开内容,则众多替代形式、等效方案和修改方案对于本领域技术人员将变得显而易见。例如,可以使用扰动和未扰动的系数值而不是被上下扰动的系数值来测量动态扰动影响,并且只要单各个系数扰动影响可以在代数上或在统计上有区别就可以一次扰动一个以上的系数值。尽管前面的描述使用了DFE进行说明,但是这些原理可适用于包括离散时间FIR滤波器的所有均衡器(例如,线性均衡器和部分响应均衡器),并且可适用于包括双极不归零(NRZ)信令和高阶脉冲幅度调制的所有信号星座图。流程图中描述的以及等式中所示的操作次序可以改变,其中一些操作可以重新排序、流水线化和/或并行执行。权利要求旨在被解释为包括可适用情况下的所有此类替代形式、等效方案以及修改方案。
Claims (18)
1.一种均衡器,所述均衡器包括:
离散时间有限脉冲响应“FIR”滤波器,用于将输入信号转换成经滤波的信号;
判决元件,用于确定由所述经滤波的信号表示的信道码元;
误差模块,用于部分地基于所述信道码元来测量与所述经滤波的信号相关联的残余码元间干扰“ISI”;以及
自适应模块,用于确定滤波器抽头系数扰动对所述残余ISI的动态影响,并用于基于所述动态影响来确定针对所述滤波器的抽头系数的更新,所述扰动包括向上扰动和向下扰动,并且所述更新中的每个更新将与给定抽头系数的向上扰动相关联的动态影响和与所述给定抽头系数的向下扰动相关联的动态影响进行组合。
2.根据权利要求1所述的均衡器,其中,所述自适应模块通过将所述动态影响与滤波器抽头系数扰动的对所述残余ISI的预先计算的影响进行组合来确定抽头系数更新。
3.根据权利要求1所述的均衡器,其中,所述自适应模块依次对每个抽头系数进行操作以确定与所述每个抽头系数相关联的动态影响。
4.根据权利要求1所述的均衡器,其中,将所述动态影响确定为当前估计和先前估计的组合。
5.根据权利要求4所述的均衡器,其中,所述自适应模块使用递归遗忘因子来确定所述动态影响。
6.根据权利要求1所述的均衡器,其中,所述自适应模块被配置成用于从所述影响中导出基于扰动的误差梯度估计。
7.根据权利要求1所述的均衡器,其中,所述判决元件包括判决反馈预补偿单元。
8.根据权利要求1所述的均衡器,进一步包括:
反馈滤波器,所述反馈滤波器用于将所述信道码元转换为反馈信号;以及
求和器,所述求和器将所述反馈信号与所述经滤波的信号进行组合,以向所述判决元件提供经均衡的信号。
9.一种均衡方法,所述均衡方法包括:
使用离散时间有限脉冲响应“FIR”滤波器将输入信号转换成经滤波的信号;
使用判决元件确定由所述经滤波的信号表示的信道码元;
部分地基于所述信道码元来测量与所述经滤波的信号相关联的残余码元间干扰“ISI”;
对所述滤波器的抽头系数进行扰动以确定对所述残余ISI的动态影响,所述扰动包括提供向上扰动和向下扰动;以及
基于所述动态影响来更新所述抽头系数,所述更新包括将与给定抽头系数的向上扰动相关联的动态影响和与所述给定抽头系数的向下扰动相关联的动态影响进行组合。
10.根据权利要求9所述的均衡方法,其中,所述更新包括:将所述动态影响与抽头系数扰动的对所述残余ISI的预先计算的影响进行组合。
11.根据权利要求9所述的均衡方法,其中,所述动态影响能表示为残余ISI测量的差的向量或矩阵。
12.根据权利要求9所述的均衡方法,其中,所述动态影响能表示为残余ISI能量测量的差的向量。
13.根据权利要求9所述的均衡方法,其中,将所述动态影响确定为当前估计和先前估计的组合。
14.根据权利要求13所述的均衡方法,其中,所述组合使用递归遗忘因子。
15.一种均衡方法,所述均衡方法包括:
提供离散时间有限脉冲响应“FIR”滤波器,以将输入信号转换成经滤波的信号;
配置判决元件用于确定由所述经滤波的信号表示的信道码元;
将所述信道码元耦合至误差模块,以测量与所述经滤波的信号相关联的残余码元间干扰“ISI”;以及
提供自适应模块,以确定滤波器抽头系数扰动对所述残余ISI的动态影响,并从所述动态影响导出针对所述滤波器的抽头系数的更新,其中,所述自适应模块被配置成用于提供所述抽头系数的向上扰动和向下扰动,并且所述更新中的每个更新将与给定抽头系数的向上扰动相关联的动态影响和与所述给定抽头系数的向下扰动相关联的动态影响进行组合。
16.根据权利要求15所述的均衡方法,其中,所述自适应模块被配置成用于通过将所述动态影响与滤波器抽头系数扰动的对所述残余ISI的预先计算的影响进行组合来确定抽头系数更新。
17.根据权利要求15所述的均衡方法,其中,所述动态影响能表示为残余ISI测量的差的向量或矩阵。
18.根据权利要求15所述的均衡方法,其中,所述动态影响能表示为残余ISI能量测量的差的向量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/937,773 | 2020-07-24 | ||
US16/937,773 US11196592B1 (en) | 2020-07-24 | 2020-07-24 | Equalizer with perturbation effect based adaptation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113973033A CN113973033A (zh) | 2022-01-25 |
CN113973033B true CN113973033B (zh) | 2023-01-13 |
Family
ID=78818865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110443528.6A Active CN113973033B (zh) | 2020-07-24 | 2021-04-23 | 具有基于扰动影响的自适应的均衡器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11196592B1 (zh) |
CN (1) | CN113973033B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220200827A1 (en) * | 2020-12-18 | 2022-06-23 | Rafael Microelectronics, Inc. | Asymmetric Optical Communication Architecture |
JP7575319B2 (ja) * | 2021-03-24 | 2024-10-29 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
US20240146584A1 (en) * | 2022-10-26 | 2024-05-02 | Texas Instruments Incorporated | Equalizer adaptation for data link |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426236B1 (en) * | 2000-08-24 | 2008-09-16 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
CN107836100A (zh) * | 2015-08-31 | 2018-03-23 | 华为技术有限公司 | 用于使用稀疏不连续的时域导频的低复杂度isi估计的方法和装置 |
CN109150778A (zh) * | 2017-06-19 | 2019-01-04 | 安立股份有限公司 | 信号产生装置及信号产生方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597733B2 (en) * | 2001-03-05 | 2003-07-22 | Ensemble Communications, Inc. | Equalizer performance enhancements for broadband wireless applications |
US7764732B2 (en) * | 2006-05-08 | 2010-07-27 | Applied Micro Circuits Corporation | Adaptive error slicer and residual intersymbol interference estimator |
US7978760B2 (en) * | 2008-04-24 | 2011-07-12 | Silicon Integrated Systems Corp. | Decision feedback equalizer having adjusting device and method thereof |
US8503519B2 (en) * | 2008-06-20 | 2013-08-06 | Fujitsu Limited | Detecting residual ISI components using two data patterns |
US8472513B2 (en) * | 2009-01-14 | 2013-06-25 | Lsi Corporation | TX back channel adaptation algorithm |
US8566687B1 (en) * | 2012-06-20 | 2013-10-22 | MagnaCom Ltd. | Method and system for forward error correction decoding with parity check for use in low complexity highly-spectrally efficient communications |
US20170310510A1 (en) * | 2016-04-25 | 2017-10-26 | Fujitsu Limited | Q-based zero-forcing adaptive control |
US11128497B1 (en) | 2020-07-02 | 2021-09-21 | Credo Technology Group Limited | Decision feedback equalizer with fractional tap unrolling |
-
2020
- 2020-07-24 US US16/937,773 patent/US11196592B1/en active Active
-
2021
- 2021-04-23 CN CN202110443528.6A patent/CN113973033B/zh active Active
- 2021-11-01 US US17/453,066 patent/US11570024B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426236B1 (en) * | 2000-08-24 | 2008-09-16 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
CN107836100A (zh) * | 2015-08-31 | 2018-03-23 | 华为技术有限公司 | 用于使用稀疏不连续的时域导频的低复杂度isi估计的方法和装置 |
CN109150778A (zh) * | 2017-06-19 | 2019-01-04 | 安立股份有限公司 | 信号产生装置及信号产生方法 |
Non-Patent Citations (1)
Title |
---|
基于已知信道的均衡器设计和性能分析;宋耀莲等;《云南民族大学学报(自然科学版)》;20050131;第14卷(第1期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
US11196592B1 (en) | 2021-12-07 |
US20220052884A1 (en) | 2022-02-17 |
CN113973033A (zh) | 2022-01-25 |
US11570024B2 (en) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9935800B1 (en) | Reduced complexity precomputation for decision feedback equalizer | |
CN113973033B (zh) | 具有基于扰动影响的自适应的均衡器 | |
US9294313B2 (en) | Receiver with pipelined tap coefficients and shift control | |
US8743945B2 (en) | Shift register based downsampled floating tap decision feedback equalization | |
US7940839B2 (en) | Fully adaptive equalization for high loss communications channels | |
US9071479B2 (en) | High-speed parallel decision feedback equalizer | |
US8831142B2 (en) | Adaptive cancellation of voltage offset in a communication system | |
US10728059B1 (en) | Parallel mixed-signal equalization for high-speed serial link | |
TW202201933A (zh) | 決策回饋等化器 | |
US8301036B2 (en) | High-speed adaptive decision feedback equalizer | |
US9215107B1 (en) | Dual loop clock and data recovery | |
US8379711B2 (en) | Methods and apparatus for decision-feedback equalization with oversampled phase detector | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
JP2015501589A (ja) | 推論的判定フィードバック等化を実行するための方法及び装置 | |
CN113890800B (zh) | 具有部分抽头展开的决策反馈均衡器 | |
US8208529B2 (en) | Equalization apparatus and method of compensating distorted signal and data receiving apparatus | |
CN113225278B (zh) | 具有可重叠滤波器抽头的数字均衡器 | |
WO2009003129A2 (en) | Methods and circuits for adaptive equalization and channel characterization using live data | |
US11005567B2 (en) | Efficient multi-mode DFE | |
CN111541633B (zh) | 使用间隔间定时误差估计的改进的时钟恢复 | |
US9426004B1 (en) | Method for reducing jitter in receivers | |
CN114337602A (zh) | 使用部分乘积的组合近似求和的数字滤波 | |
TW202439786A (zh) | 用於雙二進制收發器的自適應通道等化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |