[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113918389A - 一种双Flash切换装置和服务器 - Google Patents

一种双Flash切换装置和服务器 Download PDF

Info

Publication number
CN113918389A
CN113918389A CN202111529170.5A CN202111529170A CN113918389A CN 113918389 A CN113918389 A CN 113918389A CN 202111529170 A CN202111529170 A CN 202111529170A CN 113918389 A CN113918389 A CN 113918389A
Authority
CN
China
Prior art keywords
pin
chip
flash
flash chip
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111529170.5A
Other languages
English (en)
Other versions
CN113918389B (zh
Inventor
王栋
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111529170.5A priority Critical patent/CN113918389B/zh
Publication of CN113918389A publication Critical patent/CN113918389A/zh
Application granted granted Critical
Publication of CN113918389B publication Critical patent/CN113918389B/zh
Priority to US18/566,641 priority patent/US20240264860A1/en
Priority to PCT/CN2022/095385 priority patent/WO2023109018A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种双Flash切换装置和服务器。所述装置包括：目标芯片；第一Flash芯片和第二Flash芯片，二者中分别烧录有所述目标芯片的固件，且均通过总线与目标芯片连接；跳线帽，跳线帽具有第一引脚、第二引脚和第三引脚，第一引脚与第一Flash芯片的使能引脚连接，第二引脚接地，第三引脚与第二Flash芯片的使能引脚连接；绝缘栅型场效应管，绝缘栅型场效应管的不同两级分别与第一引脚和第三引脚连接，并配置为导通或关闭使不同两级的电平不同；目标芯片配置为基于跳线帽各引脚的连通状态从第一Flash芯片或第二Flash芯片加载固件。本发明的方案提升了固件加载的灵活性，降低了启动故障的风险，缩短了启动时间。

Description

一种双Flash切换装置和服务器
技术领域
本发明涉及服务器技术领域，尤其涉及一种双Flash切换装置和服务器。
背景技术
随着服务器应用场景越来越复杂，人们对服务器运行的稳定性和可靠性要求也越来越高，而服务器系统中的BIOS和BMC则可以为服务器提供硬件底层相关设置及控制逻辑，其中BIOS作为基础输入输出系统，是连接底层硬件和上层操作系统的重要桥梁，同时也是服务器能够正常启动的基础保障，而BMC作为主板上的带外控制器，可通过对服务器系统的运行状态进行实时监控来确保系统的健康运行。因此，BIOS和BMC的正常工作对服务器系统来说是至关重要的，其固件（Firmware）烧录程序都储存在相应的Flash中，主板上电之后集成南桥（PCH）和基板管理控制器（BMC）分别从相应的Flash中读取其固件之后才能正常工作。
目前，常用的设计是在服务器上为BIOS和BMC分别设计两个Flash芯片，服务器启动的时候会默认从Flash1启动，当flash1出现故障导致启动失败时，PCH或BMC会切换为从Flash2启动。请参照图1，图1示出了传统BMC双Flash启动方案的示意图，BMC的片选信号默认CS1有效，使能Flash1，当加载失败的时候会更改CS2信号电平状态切换至Flash2。
传统双Flash启动设计存在以下缺陷：只有当默认Flash加载失败的时候才能自动切换至另一个Flash，假如两个Flash中烧录的是不同的固件，当用户想要自主选择使用其中某个Flash启动时，需要先从默认Flash加载完成之后，再重新加载另一个Flash中的固件，这样一方面会增加启动时间，另一方面如果启动加载的固件与硬件配置不匹配，甚至会出现影响服务器系统的正常运行。
发明内容
有鉴于此，有必要针对以上技术问题，提供一种双Flash切换装置和服务器。
根据本发明的第一方面，提供了一种双Flash切换装置，所述装置包括：
目标芯片；
第一Flash芯片和第二Flash芯片，所述第一Flash芯片和所述第二Flash芯片中分别烧录有所述目标芯片的固件，且均通过总线与所述目标芯片连接；
跳线帽，所述跳线帽具有第一引脚、第二引脚和第三引脚，所述第一引脚与所述第一Flash芯片的使能引脚连接，所述第二引脚接地，所述第三引脚与所述第二Flash芯片的使能引脚连接，
绝缘栅型场效应管，所述绝缘栅型场效应管的不同两级分别与所述第一引脚和所述第三引脚连接，并配置为导通或关闭使不同两级的电平不同；以及
所述目标芯片配置为基于所述跳线帽的第一引脚、第二引脚、第三引脚的连通状态从所述第一Flash芯片或所述第二Flash芯片加载固件。
在一些实施例中，所述绝缘栅型场效应管为NMOS管；
所述NMOS管的漏极通过第一电阻与电源连接，所述NMOS管的栅极通过第二电阻与电源连接，所述NMOS管的源极接地；
所述第一引脚还与所述NMOS管的漏极连接，所述第三引脚还与所述NMOS管的栅极连接。
在一些实施例中，所述目标芯片具有输出引脚和输入引脚，且所述输出引脚与第二Flash芯片的使能引脚和NMOS管的栅极连接，所述输入引脚与所述跳线帽连接；
所述目标芯片配置为通过所述输入引脚检测所述跳线帽的状态；
所述目标芯片还配置为响应于跳线帽拔出或者所述第二引脚未连接第一引脚或第三引脚，则通过所述输出引脚向所述第二Flash芯片输出低电平信号或高电平信号。
在一些实施例中，所述绝缘栅型场效应管为PMOS管；
所述PMOS管的栅极通过第一电阻与电源连接，所述PMOS管的漏极通过第二电阻与电源连接，所述PMOS管的源极接地；
所述第一引脚还与所述PMOS管的栅极连接，所述第三引脚还与所述PMOS管的漏极连接。
在一些实施例中，所述目标芯片具有输出引脚和输入引脚，且所述输出引脚与第二Flash芯片的使能引脚和PMOS管的漏极连接，所述输入引脚与所述跳线帽连接；
所述目标芯片配置为通过所述输入引脚检测所述跳线帽的状态；
所述目标芯片还配置为响应于跳线帽拔出或者所述第二引脚未连接第一引脚或第三引脚，则通过所述输出引脚向所述第二Flash芯片输出低电平信号或高电平信号。
在一些实施例中，所述装置还包括第三电阻，所述第三电阻的一端与第三引脚连接，所述第三电阻的另一端与地连接。
在一些实施例中，所述第三电阻的阻值大小为一百欧姆至二百欧姆。
在一些实施例中，所述目标芯片的类型包括基板管理控制器、集成南桥芯片、显卡、网卡、内存中的一种。
在一些实施例中，所述第一Flash芯片和所述第二Flash芯片中的固件不同。
根据本发明的第二方面，本发明还提供了一种服务器，所述服务器包括以上所述的双Flash切换装置。
上述一种双Flash切换装置，通过增设了跳线帽和绝缘栅型场效应管，将跳线帽的第一引脚与第一Flash芯片的使能引脚连接，将第二引脚接地，将第三引脚与第二Flash芯片的使能引脚连接，绝缘栅型场效应管的不同两级分别与第一引脚和第三引脚连接，并配置为导通或关闭使连接至第一引脚和第三引脚电平不同，进而使目标芯片基于跳线帽的各引脚的连接状态从所述第一Flash芯片或第二Flash芯片加载固件，藉由跳线帽方便操作人员根据需求自主选择固件加载位置，避免了上电后再切换Flash，提升了固件加载的灵活性，降低了固件加载错误引发启动故障的风险，缩短了芯片启动时间。
此外，本发明还提供了一种服务器，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为传统BMC双Flash启动方案的示意图；
图2为本发明一个实施例提供的一种双Flash切换装置的结构示意图；
图3为本发明另一个实施例提供的另一种双Flash切换装置的结构示意图。
【附图标记说明】
10：目标芯片；
20：第一Flash芯片；
30：第二Flash芯片；
40：跳线帽；41：第一引脚；42：第二引脚；43：第三引脚；
Q1：NMOS管；Q2：PMOS管；G：栅极；D：漏极；S:源极；
R1：第一电阻；R2：第二电阻；R3：第三电阻。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图2所示，本发明提供了一种Flash切换装置的结构示意图，具体来说该装置包括：
目标芯片10；
第一Flash芯片20和第二Flash芯片30，所述第一Flash芯片20和所述第二Flash芯片30中分别烧录有所述目标芯片10的固件，且均通过总线与所述目标芯片10连接；
跳线帽40，所述跳线帽40具有第一引脚41、第二引脚42和第三引脚43，所述第一引脚41与所述第一Flash芯片20的使能引脚连接，所述第二引脚42接地，所述第三引脚43与所述第二Flash芯片30的使能引脚连接，
绝缘栅型场效应管，所述绝缘栅型场效应管的不同两级分别与所述第一引脚41和所述第三引脚43连接，并配置为导通或关闭使不同两级的电平不同；以及
所述目标芯片10配置为基于所述跳线帽40的第一引脚41、第二引脚42、第三引脚43的连通状态从所述第一Flash芯片20或所述第二Flash芯片30加载固件。
上述一种双Flash切换装置，通过增设了跳线帽和绝缘栅型场效应管，将跳线帽的第一引脚与第一Flash芯片的使能引脚连接，将第二引脚接地，将第三引脚与第二Flash芯片的使能引脚连接，绝缘栅型场效应管的不同两级分别与第一引脚和第三引脚连接，并配置为导通或关闭使连接至第一引脚和第三引脚电平不同，进而使目标芯片基于跳线帽的各引脚的连接状态从所述第一Flash芯片或第二Flash芯片加载固件，藉由跳线帽方便操作人员根据需求自主选择固件加载位置，避免了上电后再切换Flash，提升了固件加载的灵活性，降低了固件加载错误引发启动故障的风险，缩短了芯片启动时间。
在一些实施例中，请结合图2所示，所述绝缘栅型场效应管为NMOS管Q1；
所述NMOS管Q1的漏极通过第一电阻R1与电源连接，所述NMOS管Q1的栅极通过第二电阻R2与电源连接，所述NMOS管Q1的源极接地；
所述第一引脚41还与所述NMOS管Q1的漏极连接，所述第三引脚43还与所述NMOS管Q1的栅极连接。
在一些实施例中，请结合图2所示，所述目标芯片10具有输出引脚和输入引脚，且所述输出引脚与第二Flash芯片30的使能引脚连接，所述输入引脚与所述跳线帽40连接；
所述目标芯片10配置为通过所述输入引脚检测所述跳线帽40的状态；
所述目标芯片10还配置为响应于跳线帽40拔出或者所述第二引脚42未连接第一引脚41或第三引脚43，则通过所述输出引脚向所述第二Flash芯片30输出低电平信号或高电平信号。
在一些实施例中，请结合图3所示，所述绝缘栅型场效应管为PMOS管Q2；
所述PMOS管Q2的栅极G通过第一电阻R1与电源连接，所述PMOS管Q2的漏极D通过第二电阻R2与电源连接，所述PMOS管Q2的源极S接地；
所述第一引脚41还与所述PMOS管Q2的栅极G连接，所述第三引脚43还与所述PMOS管Q2的漏极D连接。
在一些实施例中，所述目标芯片10具有输出引脚和输入引脚（图中为示出），且所述输出引脚与第二Flash芯片的使能引脚和PMOS管的漏极连接，所述输入引脚与所述跳线帽连接；
所述目标芯片配置为通过所述输入引脚检测所述跳线帽的状态；
所述目标芯片还配置为响应于跳线帽拔出或者所述第二引脚未连接第一引脚或第三引脚，则通过所述输出引脚向所述第二Flash芯片输出低电平信号或高电平信号。
在一些实施例中，请结合图2和图3所示，所述装置还包括第三电阻R3，所述第三电阻R3的一端与第三引脚43连接，所述第三电阻R3的另一端与地（GND）连接。
在一些实施例中，所述第三电阻R3的阻值大小为一百欧姆至二百欧姆。
在一些实施例中，所述目标芯片10的类型包括基板管理控制器、集成南桥芯片、显卡、网卡、内存中的一种。
在一些实施例中，所述第一Flash芯片20和所述第二Flash芯片30中的固件不同。
在又一个实施例中，请再次结合图2所示，为了便于理解本发明的技术方案，下面以NMOS管、目标芯片为服务器的基板管理控制器为例，基板管理控制器通过SPI总线分别与第一Flash芯片和第二Flash芯片连接，基板管理控制器默认输出高电平信号，具体的该装置的工作原理如下：
1. 在主板上添加跳线帽及其周边线路，用于在上电之前手动选择基板管理控制器的启动加载固件来源，如图2中第一电阻R1及第二电阻R2可使用1KΩ -10KΩ的电阻，R3可使用100Ω的电阻，Q1为NMOS管。
2. 主板上电之前，当操作人员选择用跳线帽连接第一引脚和第二引脚连通时，信号FLASH1_SEL_N为低电平，FLASH2_SEL_N为高电平，由于Flash芯片的使能信号是低有效，因此第一Flash芯片被选通，由此基板管理控制器可以从第一Flash芯片中加载预先烧录的固件。
3. 主板上电之前，当操作人员选择用跳线帽连接第二引脚和第三引脚时，信号FLASH1_SEL_N为高电平，FLASH2_SEL_N为低电平，由于Flash芯片的使能信号是低有效，因此，第二Flash芯片被选通，由此基板管理控制器可以从第二Flash芯片中加载预先烧录的固件。
4. 如果主板上电之前操作人员未连接跳线帽或上电之后将跳线帽拔出，此时第一Flash芯片默认选通，另外基板管理控制器仍然可以通过其输出的使能信号进行固件的重新加载选择：当基板管理控制器输出使能信号为高电平时，第一Flash芯片被选通，当基板管理控制器输出的使能信号为低电平时，第二Flash芯片被选通。
此外，对应于跳线帽连接的情况，使用PMOS管切换Flash芯片的原理与上述NMOS管类似，在此不做过多赘述，详细操作方式以及选通情况参照上述NMOS管的情形，需要特别说明的是当采用PMMOS管时如果跳线帽不接，此时如果基板管理控制器默认输出高电平，第一Flash芯片和第二Flash芯片均没有选通，假如想通过基板管理控制器输出使能信号切换Flash芯片，那么需要结合传统的双Flash切换方案实现，因而在具体实施过程中优先采用NMOS管。
本发明的双Flash切换装置至少具备以下有益技术效果：首先，可以根据操作人员的需求在机器上电之前设置好服务器从任意Flash芯片中加载固件启动，避免机器上电之后再去切换Flash芯片所带来的不便；其次，仍然保留了上电后自行选择加载固件来源的功能，即使操作人员没有对跳线帽进行选择或者跳线帽损坏仍然能够加载默认固件；最后，只需要在原来双Flash启动结构的基础上添加一个跳线帽、MOS管及其周边电阻等器件即可，对成本影响极小，极大的提升了固件加载的灵活性。
在又一个实施例中，本发明还提供了一种服务器，所述服务器包括以上所述的双Flash切换装置。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种双Flash切换装置，其特征在于，所述装置包括：
目标芯片；
第一Flash芯片和第二Flash芯片，所述第一Flash芯片和所述第二Flash芯片中分别烧录有所述目标芯片的固件，且均通过总线与所述目标芯片连接；
跳线帽，所述跳线帽具有第一引脚、第二引脚和第三引脚，所述第一引脚与所述第一Flash芯片的使能引脚连接，所述第二引脚接地，所述第三引脚与所述第二Flash芯片的使能引脚连接，
绝缘栅型场效应管，所述绝缘栅型场效应管的不同两级分别与所述第一引脚和所述第三引脚连接，并配置为导通或关闭使不同两级的电平不同；以及
所述目标芯片配置为基于所述跳线帽的第一引脚、第二引脚、第三引脚的连通状态从所述第一Flash芯片或所述第二Flash芯片加载固件。
2.根据权利要求1所述的双Flash切换装置，其特征在于，所述绝缘栅型场效应管为NMOS管；
所述NMOS管的漏极通过第一电阻与电源连接，所述NMOS管的栅极通过第二电阻与电源连接，所述NMOS管的源极接地；
所述第一引脚还与所述NMOS管的漏极连接，所述第三引脚还与所述NMOS管的栅极连接。
3.根据权利要求2所述的双Flash切换装置，其特征在于，所述目标芯片具有输出引脚和输入引脚，且所述输出引脚与第二Flash芯片的使能引脚和NMOS管的栅极连接，所述输入引脚与所述跳线帽连接；
所述目标芯片配置为通过所述输入引脚检测所述跳线帽的状态；
所述目标芯片还配置为响应于跳线帽拔出或者所述第二引脚未连接第一引脚或第三引脚，则通过所述输出引脚向所述第二Flash芯片输出低电平信号或高电平信号。
4.根据权利要求1所述的双Flash切换装置，其特征在于，所述绝缘栅型场效应管为PMOS管；
所述PMOS管的栅极通过第一电阻与电源连接，所述PMOS管的漏极通过第二电阻与电源连接，所述PMOS管的源极接地；
所述第一引脚还与所述PMOS管的栅极连接，所述第三引脚还与所述PMOS管的漏极连接。
5.根据权利要求4所述的双Flash切换装置，其特征在于，所述目标芯片具有输出引脚和输入引脚，且所述输出引脚与第二Flash芯片的使能引脚和PMOS管的漏极连接，所述输入引脚与所述跳线帽连接；
所述目标芯片配置为通过所述输入引脚检测所述跳线帽的状态；
所述目标芯片还配置为响应于跳线帽拔出或者所述第二引脚未连接第一引脚或第三引脚，则通过所述输出引脚向所述第二Flash芯片输出低电平信号或高电平信号。
6.根据权利要求1所述的双Flash切换装置，其特征在于，所述装置还包括第三电阻，所述第三电阻的一端与第三引脚连接，所述第三电阻的另一端与地连接。
7.根据权利要求6所述的双Flash切换装置，其特征在于，所述第三电阻的阻值大小为一百欧姆至二百欧姆。
8.根据权利要求1-7任意一项所述的双Flash切换装置，其特征在于，所述目标芯片的类型包括基板管理控制器、集成南桥芯片、显卡、网卡、内存中的一种。
9.根据权利要求1-7 任意一项所述的双Flash切换装置，其特征在于，所述第一Flash芯片和所述第二Flash芯片中的固件不同。
10.一种服务器，其特征在于，所述服务器包括权利要求1-9任意一项所述的双Flash切换装置。
CN202111529170.5A 2021-12-15 2021-12-15 一种双Flash切换装置和服务器 Active CN113918389B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111529170.5A CN113918389B (zh) 2021-12-15 2021-12-15 一种双Flash切换装置和服务器
US18/566,641 US20240264860A1 (en) 2021-12-15 2022-05-26 Double-flash switching device and server
PCT/CN2022/095385 WO2023109018A1 (zh) 2021-12-15 2022-05-26 一种双Flash切换装置和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111529170.5A CN113918389B (zh) 2021-12-15 2021-12-15 一种双Flash切换装置和服务器

Publications (2)

Publication Number Publication Date
CN113918389A true CN113918389A (zh) 2022-01-11
CN113918389B CN113918389B (zh) 2022-03-11

Family

ID=79248911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111529170.5A Active CN113918389B (zh) 2021-12-15 2021-12-15 一种双Flash切换装置和服务器

Country Status (3)

Country Link
US (1) US20240264860A1 (zh)
CN (1) CN113918389B (zh)
WO (1) WO2023109018A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116149758A (zh) * 2023-04-18 2023-05-23 深圳魔视智能科技有限公司 一种芯片启动配置系统
WO2023109018A1 (zh) * 2021-12-15 2023-06-22 苏州浪潮智能科技有限公司 一种双Flash切换装置和服务器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181289A1 (en) * 1992-03-17 2002-12-05 Kiyoshi Matsubara Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein
EP1628308A1 (fr) * 2004-08-17 2006-02-22 Atmel Nantes Sa Dispositif d'aiguillage d'au moins deux tensions, circuit électronique et mémoire correspondants
CN102789408A (zh) * 2012-06-27 2012-11-21 厦门华侨电子股份有限公司 一种基于NAND Flash的系统检测方法及装置
CN204131488U (zh) * 2014-10-23 2015-01-28 深圳怡化电脑股份有限公司 一种信号切换电路
CN105159719A (zh) * 2015-09-06 2015-12-16 浙江大华技术股份有限公司 一种主备用基本输入输出系统的启动方法及装置
CN107070445A (zh) * 2017-03-22 2017-08-18 广州致远电子股份有限公司 一种串行通讯接口功能切换电路及方法
CN109992316A (zh) * 2019-04-10 2019-07-09 苏州浪潮智能科技有限公司 一种双bios控制系统及其控制方法、装置、设备、介质
CN110928585A (zh) * 2019-10-31 2020-03-27 苏州浪潮智能科技有限公司 一种服务器的双Flash切换系统及方法
CN112489711A (zh) * 2020-12-30 2021-03-12 深圳市芯天下技术有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458648A (zh) * 2007-12-12 2009-06-17 鸿富锦精密工业（深圳）有限公司 双bios电路
CN107480011B (zh) * 2017-08-23 2020-11-06 英业达科技有限公司 Bios切换装置
CN111124510A (zh) * 2019-11-30 2020-05-08 苏州浪潮智能科技有限公司 一种bios可选双镜像启动方法和设备
CN113918389B (zh) * 2021-12-15 2022-03-11 苏州浪潮智能科技有限公司 一种双Flash切换装置和服务器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181289A1 (en) * 1992-03-17 2002-12-05 Kiyoshi Matsubara Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein
EP1628308A1 (fr) * 2004-08-17 2006-02-22 Atmel Nantes Sa Dispositif d'aiguillage d'au moins deux tensions, circuit électronique et mémoire correspondants
CN102789408A (zh) * 2012-06-27 2012-11-21 厦门华侨电子股份有限公司 一种基于NAND Flash的系统检测方法及装置
CN204131488U (zh) * 2014-10-23 2015-01-28 深圳怡化电脑股份有限公司 一种信号切换电路
CN105159719A (zh) * 2015-09-06 2015-12-16 浙江大华技术股份有限公司 一种主备用基本输入输出系统的启动方法及装置
CN107070445A (zh) * 2017-03-22 2017-08-18 广州致远电子股份有限公司 一种串行通讯接口功能切换电路及方法
CN109992316A (zh) * 2019-04-10 2019-07-09 苏州浪潮智能科技有限公司 一种双bios控制系统及其控制方法、装置、设备、介质
CN110928585A (zh) * 2019-10-31 2020-03-27 苏州浪潮智能科技有限公司 一种服务器的双Flash切换系统及方法
CN112489711A (zh) * 2020-12-30 2021-03-12 深圳市芯天下技术有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BING WU等: ""DualFS: A Coordinative Flash File System with Flash Block Dual-mode Switching"", 《2020 IEEE 38TH INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD)》 *
高歌: ""基于多传感器数据釆集系统的存储与传输设计研究"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109018A1 (zh) * 2021-12-15 2023-06-22 苏州浪潮智能科技有限公司 一种双Flash切换装置和服务器
CN116149758A (zh) * 2023-04-18 2023-05-23 深圳魔视智能科技有限公司 一种芯片启动配置系统
CN116149758B (zh) * 2023-04-18 2023-07-28 深圳魔视智能科技有限公司 一种芯片启动配置系统

Also Published As

Publication number Publication date
WO2023109018A1 (zh) 2023-06-22
CN113918389B (zh) 2022-03-11
US20240264860A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
KR100580965B1 (ko) 버스 인터페이스 시스템 및 그 방법
CN113918389B (zh) 一种双Flash切换装置和服务器
CN101576764B (zh) Cmos数据清除电路
US8726051B2 (en) Computer system for supplying electric power to external apparatus and control method thereof
CN101556496A (zh) 主板供电系统
US10409617B2 (en) BIOS switching device
US8205069B2 (en) Computer system with dual BIOS
CN101458648A (zh) 双bios电路
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN210629442U (zh) 电源开关装置及电子设备
CN220651243U (zh) 看门狗芯片控制电路
US8996894B2 (en) Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane
WO2018133409A1 (zh) 一种电源管理电路、电子设备及电子设备控制方法
CN115391260A (zh) PCIe带宽配置装置、方法、服务器及可读存储介质
CN205427710U (zh) 主机板的开机电路、主机板及计算机
US6865693B1 (en) System and method for debugging multiprocessor systems
CN220121165U (zh) 控制电路、装置及芯片
CN111179800B (zh) 显示装置驱动系统及电子设备
CN117293978B (zh) 一种支持宽电压的快充接口电路及电子设备
CN220829839U (zh) 一种主板SPI Flash的烧录装置
CN101470502B (zh) 电源适配电路
CN117784906A (zh) 调整上电时序的方法和调整上电时序的系统
WO2014068760A1 (ja) 電子機器およびデバイス制御方法
KR100224964B1 (ko) 핫 스왑가능 스카시 백패널
CN116232299A (zh) 一种bmc复位控制硬件电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant