CN113672536B - 一种数据存储系统、存储模块和数据存储方法 - Google Patents

Abstract

本申请提供了一种数据存储系统、存储模块和数据存储方法，该数据存储系统包括：处理器、N个存储器和N个开关器件；处理器通过一个预置接口与N个开关器件连接，N个开关器件之间为并联关系，每个开关器件都串联一个存储器；每个开关器件和处理器之间设置有控制连接线；处理器通过控制连接线向对应的开关器件发送控制指令，以控制指令实现对应存储器与处理器之间的导通或截止。根据系统、模块和方法，可以在不额外使用ARM处理器的SPI接口资源的条件下，在同一个SPI接口下挂载更多的存储器，以使数据存储系统可以利用一个ARM‑SPI接口来扩展ARM端的存储容量，从而实现了存储空间的可扩展性。

Description

一种数据存储系统、存储模块和数据存储方法

技术领域

本申请涉及数据存储领域，具体而言，涉及一种数据存储系统、存储模块和数据存储方法。

背景技术

随着互联网的快速发展，网络已是人们必不可少的资源。与互联网快速发展相对应的，数据量更是迅速膨胀，数据存储需求呈几何级增加，越来越多的大容量存储被广泛应用。但是大容量存储存储容量一般都是比较固定，并且容量越大功耗越高。而对于一些医疗和空间探测等行业的数据，在存储数据时均用到ARM(Advanced RISC Machines)处理器，一些重要的数据在ARM端外设直接存储的需求也越来越大。

在常规设计中，ARM端最大可存储容量取决于两点，1)选用ARM器件的SPI(SerialPeripheral Interface，串行外设接口)接口数量；2)单颗SPI-FLASH(串行存储器)存储器的容量。假设在一个设计中，ARM仅有一个SPI接口可用于存储接口，而可选到的SPI-FLASH的最大容量为1Gbit，那么该ARM端存储容量最大为1Gbit。而想要挂载更大容量的SPI-FLASH，需要更多的ARM-SPI接口资源，考虑到实际应用中，ARM端的SPI接口数量有限，而众多的外设需要SPI接口，ARM端无限制为存储设备提供SPI接口并不能现实。因此如何利用一个ARM-SPI接口来扩展ARM端的存储容量是亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种数据存储系统、存储模块和数据存储方法，解决了现有技术中无法利用一个ARM-SPI接口来扩展ARM端的存储空间，存储空间的可扩展性较差的问题。

第一方面，本申请实施例提供了一种数据存储系统，所述数据存储系统包括：处理器、N个存储器和N个开关器件，其中，N为大于或等于2的正整数；

所述处理器通过一个预置接口与N个开关器件连接，N个开关器件之间为并联关系，每个所述开关器件都串联一个所述存储器；

每个所述开关器件和所述处理器之间设置有控制连接线；

所述处理器通过所述控制连接线向对应的开关器件发送控制指令，以所述控制指令实现对应存储器与所述处理器之间的导通或截止。

进一步的，所述处理器通过所述控制连接线向对应的开关器件发送控制指令，以所述控制指令实现对应存储器与所述处理器之间的导通或截止，包括：

当所述处理器通过所述控制连接线向对应的开关器件发送高电平信号时，以使所述开关器件对应的存储器与所述处理器之间导通；

当所述处理器通过所述控制连接线向对应的开关器件发送低电平信号时，以使所述开关器件对应的存储器与所述处理器之间截止。

进一步的，所述处理器设置有N个IO接口，每个开关器件设置有开关控制管脚；

所述IO接口和所述开关控制管脚之间的连线为控制连接线；

所述预置接口为使能信号输出接口CS，每个开关器件设置有输入管脚；

所述处理器中的使能信号输出接口CS与该开关器件中的输入管脚电连接。

进一步的，所述处理器还设置有数据输出接口MOSI、数据输入接口MISO和时钟信号输出接口SCK；

所述处理器中的数据输出接口MOSI与所述存储器中的数据输入接口SI电相连，以使所述处理器通过其上的数据输出接口MOSI输出存储数据，所述存储器通过其上的数据输入接口SI接收所述存储数据；

所述处理器中的数据输入接口MISO与所述存储器中的数据输出接口SO电相连，以使所述存储器通过其上的数据输出接口SO输出已存储的所述存储数据，所述处理器通过其上的数据输入接口MISO接收所述存储数据；

所述处理器中的时钟信号输出接口SCK与所述存储器中的时钟信号输入接口SCK电相连，以使所述处理器通过其上的时钟信号接口输出SCK向所述存储器发送时钟信号；

针对于所述N个存储器中的一个存储器以及N个开关器件中的一个开关器件，该存储器中的使能输入接口CS与对应的该开关器件中的输出管脚连接，以使该开关器件将接收到的使能信号发送至该存储器，以保证该存储器进行存储工作。

第二方面，本申请实施例提供了一种存储模块，应用于所述数据存储系统，所述存储模块包括：一个存储器和一个开关器件；

所述存储器中设置有预置接口，所述存储器中的预置接口与所述处理器和所述开关器件连接；

所述开关器件中设置有输入管脚和开关控制管脚，所述输入管脚与所述处理器中的预置接口相连，所述开关控制管脚与所述处理器中的IO管脚相连。

第三方面，本申请实施例提供了一种数据存储方法，所述数据存储方法应用于所述的数据存储系统，所述数据存储方法包括：

所述处理器确定需要进行存储任务的一个存储器；

针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通；

所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据。

进一步的，所述处理器确定需要进行存储任务的一个存储器，包括：

按照预设顺序依次获取所述N个存储器的存储空间信息；

若第一个存储器的存储空间未满，则将所述第一个存储器确定为需要进行存储任务的存储器；

若第一个存储器的存储空间已满，则依次向下检查第二个存储器的存储空间，直至第M个存储器的存储空间未满，则将所述第M个存储器确定为需要进行存储任务的存储器，其中M为大于或等于2的正整数。

进一步的，所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据，包括：

将所述处理器产生的使能信号通过所述处理器中的预置接口传输给所述开关器件；

所述开关器件将所述使能信号传输给该存储器，以保证该存储器进行存储工作；

该存储器通过其上的预置接口接收所述处理器发送的存储数据，并对所述存储数据进行存储。

进一步的，所述数据存储方法还包括：

所述存储数据被存储完成后，所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止。

进一步的，所述数据存储方法还包括：

当该存储器存储所述存储数据的过程中，若检测到该存储器的存储空间已满，则所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止；

将与该存储器相邻的下一个存储器确定为需要进行存储任务的存储器，执行针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通的步骤。

本申请实施例提供的数据存储系统、存储模块和数据存储方法，与现有技术中的数据存储系统相比，该数据存储系统可以在不额外使用ARM处理器的SPI接口资源的条件下，在同一个SPI接口下挂载更多的存储器，以使数据存储系统可以利用一个ARM-SPI接口来扩展ARM端的存储容量，从而实现了存储空间的可扩展性。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例所提供的一种数据存储系统的结构示意图之一；

图2为本申请实施例所提供的一种数据存储系统的结构示意图之二；

图3为本申请实施例所提供的一种存储模块的结构示意图；

图4为本申请实施例所提供的一种数据存储方法的流程图。

结合附图，本发明实施例中附图标记如下：

100-数据存储系统；A-处理器；B1、B2……Bn-存储器；C1、C2……Cn-开关器件；200-存储模块。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的每个其他实施例，都属于本申请保护的范围。

值得注意的是，现阶段，国内外空间探测需求与日俱增，星载设备探测任务愈加繁重，需要星载设备提供更多的资源为相关载荷提供服务。各种载荷带来多种多样的数据，对数据存储能力及可靠性提出越来越大的要求。在星载设备中，无论数管系统、通信系统还是综合电子系统均用到ARM，一些重要的载荷数据及配置管理数据在ARM端外设直接存储的需求也越来越大。

常规地址总线、数据总线FLASH存储，需要占用大量的ARM IO资源，在实际应用中受限。而SPI-FLASH存储因占用较少IO资源，以及市面上几乎所有的ARM配带有丰富的SPI接口资源，而被广泛应用。另外，SPI-FLASH通常为NOR FLASH，可靠性比NAND FLASH高，因而在星载设备中，用于程序存储器、配置管理数据及部分载荷数据存储比较常见。

经研究发现，在常规设计中，ARM端最大可存储容量取决于两点，(1)选用ARM器件的SPI接口数量；(2)单颗SPI-FLASH的容量。假设在一个设计中，ARM仅有一个SPI接口可用于存储接口(仅有一个或有多个接口但被其它功能模块占用)，而可选到的SPI-FLASH器件最大容量为1Gbit，那么该ARM端存储容量最大为1Gbit。而想要挂在更大容量的SPI-FLASH，需要更多的ARM SPI接口资源，考虑到实际应用中，ARM端的SPI接口数量有限，而众多的外设需要SPI接口，ARM端无限制为存储设备提供SPI接口并不现实。

基于此，本申请实施例提供了一种数据存储系统，该数据存储系统可以在不额外使用ARM处理器的SPI接口资源的条件下，在同一个SPI接口下挂载更多的存储器，以使数据存储系统可以利用一个ARM-SPI接口来扩展ARM端的存储容量，从而实现了存储空间的可扩展性。

参阅图1，图1为本申请实施例所提供的一种数据存储系统的结构示意图之一。如图1中所示，数据存储系统100包括：处理器A、N个存储器B1、B2……Bn和N个开关器件C1、C2……Cn。

所述处理器A通过一个预置接口与N个开关器件C1、C2……Cn连接，N个开关器件C1、C2……Cn之间为并联关系，每个所述开关器件Ci都串联一个所述存储器Bi(i为大于等于2且小于等于n的正整数)。

需要说明的是，处理器A是一块超大规模的集成电路，是一台计算机的运算核心和控制核心。其功能主要是解释计算机指令以及处理计算机软件中的数据。处理器是计算机中负责读取指令，对指令译码并执行指令的核心部件。在计算机体系结构中，处理器是对计算机的所有硬件资源(如存储器、输入输出单元)进行控制调配、执行通用运算的核心硬件单元。处理器是计算机的运算和控制核心。计算机系统中所有软件层的操作，最终都将通过指令集映射为处理器的操作。根据本申请提供的实施例，该处理器A可以是ARM处理器，ARM处理器是低功耗成本的第一款RISC(Reduced Instruction Set Computing，精简指令集计算机)微处理器，全称为Advanced RISC Machine。ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35％，却能保留32位系统的所有优势。ARM处理器体积小、低功耗、低成本、高性能；支持Thumb(16位)/ARM(32位)双指令集，能很好的兼容8位/16位器件；大量使用寄存器，指令执行速度更快；大多数数据操作都在寄存器中完成；寻址方式灵活简单，执行效率高；指令长度固定。预置接口指的是处理器A中的已有接口。

存储器B1、B2……Bn指的是现代信息技术中用于保存信息的记忆设备。根据本申请提供的实施例，存储器B1、B2……Bn可以是FLASH存储器，FLASH存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦除可编程(EEPROM)的性能，还不会断电丢失数据同时可以快速读取数据(NVRAM的优势)，FLASH存储器又分为NOR FLASH和NAND FLASH。优选地，FLASH存储器通常选用NOR FLASH，可靠性比NAND FLASH高，因而在星载设备中，用于程序存储器、配置管理数据及部分载荷数据存储比较常见。

开关器件C1、C2……Cn指的是可以使电路开路、使电流中断或使其流到其他电路的电子元件。根据本申请提供的实施例，开关器件C1、C2……Cn可以是MC74VHC1G66器件，MC74VHC1G66器件为单路快速MOS(Metal-Oxide-Semiconductor Field-EffectTransistor，场效应管)开关器件，可由类似功能器件代替，如多路MOS开关器件等，对此本申请不做具体限定。

这里，应注意，上述对处理器A、存储器B1、B2……Bn以及开关器件C1、C2……Cn的例子仅是示例，实际中，处理器A、存储器B1、B2……Bn以及开关器件C1、C2……Cn不限于上述例子。

具体的，本申请提供的数据存储系统中包括N个存储器B1、B2……Bn和N个开关器件C1、C2……Cn，有多少个存储器就需要配置对应数量的开关器件。处理器A通过其上的一个预置接口与N个开关器件C1、C2……Cn连接，并且每个开关器件C1、C2……Cn之间为并联关系，每个开关器件Ci都串联一个存储器Bi。

每个所述开关器件C1、C2……Cn和所述处理器A之间设置有控制连接线。

所述处理器A通过所述控制连接线向对应的开关器件Ci发送控制指令，以所述控制指令实现对应存储器Bi与所述处理器A之间的导通或截止。

需要说明的是，控制连接线指的是用来传送控制信号和时序信号的控制总线。控制指令指的是处理器A生成的指令，用来实现对应存储器Bi与所述处理器A之间的导通和截止。

进一步的，所述处理器A通过所述控制连接线向对应的开关器件Ci发送控制指令，以所述控制指令实现对应存储器Bi与所述处理器A之间的导通或截止，包括：

当所述处理器A通过所述控制连接线向对应的开关器件Ci发送高电平信号时，以使所述开关器件Ci对应的存储器Bi与所述处理器A之间导通；

当所述处理器A通过所述控制连接线向对应的开关器件Ci发送低电平信号时，以使所述开关器件Ci对应的存储器Bi与所述处理器A之间截止。

这里，由于每个开关器件Ci都串联有一个存储器Bi，所以处理器A向所有开关器件C1、C2……Cn中的任意一个开关器件Ci发送控制指令时，可以控制与该开关器件Ci所连接的存储器Bi与处理器A之间的导通或截止。当处理器A通过控制连接线向N个开关器件C1、C2……Cn中任意一个开关器件Ci发送控制指令时，该开关器件Ci的导通情况会改变，进而会控制与该开关器件Ci所串联的存储器Bi与处理器A之间的导通关系。

根据本申请提供的实施例，具体的，控制指令可以是通过处理器A发送给开关器件Ci的高电平信号或者低电平信号。当处理器A通过控制连接向所有开关器件C1、C2……Cn中的任意一个开关器件Ci发送的是高电平信号时，开关器件Ci接收到该高电平信号时，接收到高电平信号的开关器件Ci后被打通，这时该开关器件Ci向与之连接的存储器Bi发送使能信号，以使该存储器Bi与处理器A之间导通。当处理器A通过控制连接向所有开关器件C1、C2……Cn中的任意一个开关器件Ci发送的是低电平信号时，开关器件Ci接收到该低电平信号时，接收到低电平信号的开关器件Ci后被关闭，这时该开关器件Ci无法向与之连接的存储器Bi发送使能信号，该存储器Bi与处理器A之间截止。

参阅图2，图2为本申请实施例所提供的一种数据存储系统的结构示意图之二。如图2所示，所述处理器A设置有N个IO接口，每个开关器件C1、C2……Cn设置有开关控制管脚。所述IO接口和所述开关控制管脚之间的连线为控制连接线。所述预置接口为使能信号输出接口CS，每个开关器件设置有输入管脚；所述处理器中的使能信号输出接口CS与该开关器件中的输入管脚电连接。

需要说明的是，IO接口指的是芯片的输入输出管脚，主要是与外部设备进行数据交换的端口。这里，IO接口主要是指处理器A中的IO接口。开关控制管脚指的是用来控制器件的开启或关闭。开关控制管脚是指每个开关器件C1、C2……Cn中的开关器件管脚，用来控制开关器件C1、C2……Cn的开启或关闭。处理器A中的IO接口和开关器件C1、C2……Cn中的各个开关控制管脚之间的连线为控制连接线，具体的，处理器A通过其上的IO接口发送高电平信号或低电平信号，通过控制连接线传输给开关器件Ci，控制开关器件Ci的开启或关闭。

进一步的，所述预置接口为使能信号输出接口CS，每个开关器件C1、C2……Cn设置有输入管脚。

所述处理器A中的使能信号输出接口CS与该开关器件Ci中的输入管脚电连接。

需要说明的是，使能信号输出接口CS指的是SPI(Serial Peripheral Interface，串行外设接口)接口中的用来向对应设备传输使能信号的接口，这里，使能信号输出接口CS指的是处理器A中的预设接口。输入管脚指的是用来接收信号的管脚或引脚，这里，输入接口指的是每个开关器件C1、C2……Cn中用来接收处理器A发送的使能信号的接口。处理器A中的使能信号输出接口CS与该开关器件Ci中的输入管脚电连接，以使处理器A所产生的使能信号可以通过处理器A中的使能信号输出接口CS传输给该开关器件Ci中的输入管脚，该开关器件Ci通过输入管脚接收处理器A发送的使能信号。

SPI(Serial Peripheral Interface)接口是一种串行外设接口协议。四线制SPI是一种全双工、高速的同步通信总线，一般只有四根线构成通信传输通路，这样大大节省了主从设备之间的管脚资源、布局布线，同时由于SPI协议操作简单，因此在越来越多的芯片中备受欢迎。SPI通信协议中比较常用的是主从工作方式，一个主设备可以连接一个以上的从设备，通过从设备的使能信号(CS)选择并控制从设备。SPI四线是指：CS、SCK、MOSI、MISO。具体的，CS作为主设备的输出，从设备的输入；SCK主设备的输出，从设备的输入；MOSI作为主设备输出/从设备输入引脚，该引脚在主模式下发送数据，在从模式下接收数据；MISO作为主设备输入/从设备输出引脚，该引脚在从模式下发送数据，在主模式下接收数据。根据本申请提供的实施例，具体的，上述主设备指的是数据存储系统100中的处理器A，从设备指的是数据存储系统100中的存储器B1、B2……Bn。处理器A中通过同一个SIP接口下可以挂载更多的存储器B1、B2……Bn，为处理器A提供更大的存储空间。

进一步的，所述处理器A还设置有数据输出接口MOSI、数据输入接口MISO和时钟信号输出接口SCK；

所述处理器A中的数据输出接口MOSI与所述存储器B1、B2……Bn中的数据输入接口SI电相连，以使所述处理器A通过其上的数据输出接口MOSI输出存储数据，所述存储器B1、B2……Bn通过其上的数据输入接口SI接收所述存储数据。

这里，处理器A中的数据输出接口MOSI与存储器B1、B2……Bn中的数据输入接口SI电相连，在处理器A接收到需要存储的存储数据后，通过处理器A中的数据输出接口MOSI向其中一个存储器Bi输出存储数据，该存储器Bi通过其上的数据输入接口SI接收存储数据。

所述处理器A中的数据输入接口MISO与所述存储器B1、B2……Bn中的数据输出接口SO电相连，以使所述存储器B1、B2……Bn通过其上的数据输出接口SO输出已存储的所述存储数据，所述处理器A通过其上的数据输入接口MISO接收所述存储数据。

这里，处理器A中的数据输入接口MISO与存储器B1、B2……Bn中的数据输出接口SO电相连，在存储器Bi将存储数据存储完成后，可以再将存储数据发送给处理器A，以使处理器A读取存储数据，具体的，存储器Bi通过其上的数据输出接口SO输出已存储的存储数据，将存储数据发送给处理器A中的数据输入接口MISO，处理器A通过其上的数据输入接口MISO接收存储数据。

所述处理器A中的时钟信号输出接口SCK与所述存储器B1、B2……Bn中的时钟信号输入接口SCK电相连，以使所述处理器A通过其上的时钟信号接口输出SCK向所述存储器B1、B2……Bn发送时钟信号。

这里，处理器A中的时钟信号输出接口SCK与存储器B1、B2……Bn中的钟信号输入接口SCK电相连，处理器A通过其上的时钟信号输出接口SCK向其中一个存储器Bi发送时钟信号，该存储器Bi通过其上的时钟信号接口输出SCK接收时钟信号。

针对于所述N个存储器B1、B2……Bn中的一个存储器Bi以及N个开关器件C1、C2……Cn中的一个开关器件Ci，该存储器Bi中的使能输入接口CS与对应的该开关器件Ci中的输出管脚连接，以使该开关器件Ci将接收到的使能信号发送至该存储器Bi，以保证该存储器Bi进行存储工作。

这里，针对于所述N个存储器B1、B2……Bn中的一个存储器Bi以及N个开关器件C1、C2……Cn中的一个开关器件Ci，由于开关器件Ci均串联一个存储器Bi，因此该存储器Bi中的使能输入接口CS与对应的该开关器件Ci中的输出管脚连接，开关器件Ci接收到处理器A通过使能输出接口CS发送的使能信号后，通过开关器件Ci中的输出管脚向存储器Bi发送该使能信号，以保证该存储器Bi接收到使能信号后开始存储工作。

本申请实施例提供的数据存储系统，与现有技术中的数据存储系统相比，该数据存储系统可以在不额外使用ARM处理器的SPI接口资源的条件下，在同一个SPI接口下挂载更多的存储器，以使数据存储系统可以利用一个ARM-SPI接口来扩展ARM端的存储容量，从而实现了存储空间的可扩展性。

参阅图3，图3为本申请实施例所提供的一种存储模块的结构示意图。如图3中所示，所述存储模块200包括：一个存储器Bi和一个开关器件Ci。

所述存储器Bi中设置有预置接口，所述存储器Bi中的预置接口与所述处理器A和所述开关器件Ci连接。所述开关器件Ci中设置有输入管脚和开关控制管脚，所述输入管脚与所述处理器A中的预置接口相连，所述开关控制管脚与所述处理器A中的IO管脚相连。

具体的，存储器Bi中的预置接口为SPI接口，存储器Bi通过其上的使能输入接口CS与该开关器件Ci中的输出管脚连接，通过数据输入接口SI与处理器A中的数据输出接口MOSI连接，通过数据输出接口SO与处理器A中的数据输入接口MISO连接，通过时钟信号输入接口SCK与处理器A中的时钟信号输出接口SCK连接。开关器件Ci中的输入管脚与处理器A中的使能信号输出接口CS连接，开关器件Ci中的开关控制管脚与处理器A中的IO接口连接。

这样，处理器A可以通过控制开关器件Ci的开启与关闭进而控制与存储器Bi之间的连通关系，当开关器件Ci开启时，处理器A与存储器Bi之间导通，当开关器件Ci关闭时，处理器A与存储器Bi之间截止。这样，当有多个存储器Bi时，处理器A只需向开关器件Ci传输对应的信号，就可以控制存储器Bi是否执行存储任务，这样不仅提高了数据存储系统的管理效率，也减少了处理器A的工作量。

请参阅图4，图4为本申请实施例所提供的一种数据存储方法的流程图。如图4中所示，所述数据存储方法应用于本申请实施例所提供的数据存储系统，本申请实施例提供的数据存储方法，包括：

S401，所述处理器确定需要进行存储任务的一个存储器。

针对上述步骤S401，根据本申请提供的实施例，由于本申请提供的数据存储系统中有N个存储器，因此在进行数据存储时需要选择一个存储器进行存储。在处理器接收到存储数据后，处理器需要在N个存储器中确定出一个需要进行存储任务的一个存储器。

具体的，针对上述步骤S401，所述处理器确定需要进行存储任务的一个存储器，包括：

步骤4011，按照预设顺序依次获取所述N个存储器的存储空间信息。

需要说明的是，存储空间信息指的是针对于N个存储器中任意一个存储器的存储信息。预设顺序指的是N个存储器的安装顺序，例如，将安装在第一个的存储器作为第一存储器，以此类推，将安装在最后一个的存储器作为第N存储器。具体的，在具体实施时，处理器需要按照存储器的预设顺序依次获取N个存储器的存储空间信息，延续上一实施例，首先获取第一存储器的存储空间信息，再获取第二存储器的存储空间信息，以此类推，直至第N存储器的存储空间信息被获取。

若获取到的第一存储器的存储空间信息未满，则执行如下步骤4012：

步骤4012，若第一个存储器的存储空间未满，则将所述第一个存储器确定为需要进行存储任务的存储器。

具体的，若第一个存储器的存储空间未满，则认为第一个存储器可以进行存储任务，则将第一个存储器确定为需要进行存储任务的存储器。

若获取到的第一存储器的存储空间信息未满，则执行如下步骤4013：

步骤4013，若第一个存储器的存储空间已满，则依次向下检查第二个存储器的存储空间，直至第M个存储器的存储空间未满，则将所述第M个存储器确定为需要进行存储任务的存储器，其中M为大于或等于2的正整数。

具体的，若第一个存储器的存储空间已满，则依次向下检查第二存储器的存储空间，若第二个存储器的存储空间未满，则认为第二个存储器可以进行存储任务，则将第二个存储器确定为需要进行存储任务的存储器。若第二个存储器的存储空间已满，则依次向下检查第三存储器的存储空间，以此类推，直至检查到第M个存储器的存储空间未满，则认为第M个存储器可以进行存储任务，则将第M个存储器确定为需要进行存储任务的存储器。

S402，针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通。

针对上述步骤S402，根据本申请提供的实施例，由于本申请提供的数据存储系统中有N个与处理器并联的开关器件，每个开关器件都串联一个存储器，因此在确定完需要进行存储任务的一个存储器后，针对选定的该存储器，处理器向该存储器所连接的开关器件发送高电平信号，开关器件接收到该高电平信号时，接收到高电平信号的开关器件后被打通，这时该开关器件向与之连接的该存储器发送使能信号，以使该存储器与处理器之间导通。

S403，所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据。

针对上述步骤S403，在处理器与存储器之间导通后，处理器将接收到的存储数据发送给该存储器，该存储器存储所述存储数据。

进一步的，所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据，包括：

步骤4031，将所述处理器产生的使能信号通过所述处理器中的预置接口传输给所述开关器件。

针对上述步骤4031，预置接口指的是处理器A中的已有接口。处理器将产生的使能信号通过处理器中的预置接口传输给与该存储器相连的开关器件。具体的，该预置接口可以是处理器中的使能信号输出接口CS，该接口指的是SPI接口中的用来向对应设备传输使能信号的接口。

步骤4032，所述开关器件将所述使能信号传输给该存储器，以保证该存储器进行存储工作。

针对上述步骤4032，在开关器件接收到处理器传输来的使能信号后，将该使能信号传输给选定的该存储器，以使该存储器可以进行存储工作。具体的，开关器件可以通过其上的输出管脚向该存储器传输该使能信号，该存储器可以通过其上的使能输入接口CS接收该使能信号。

步骤4033，该存储器通过其上的预置接口接收所述处理器发送的存储数据，并对所述存储数据进行存储。

针对上述步骤4033，该存储器接收到了使能信号后，则可以执行存储任务，具体的，处理器可以通过处理器上的数据输出接口MOSI向存储器传输存储数据，存储器可以通过其上的数据输入接口SI接收存储数据。

进一步的，所述数据存储方法还包括：

所述存储数据被存储完成后，所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止。

在具体实施时，在存储数据被存储完毕后，处理器向该存储器所连接的开关器件发送低电平信号，开关器件接收到该低电平信号时，接收到低电平信号的开关器件后被关闭，这时该开关器件无法向与之连接的存储器发送使能信号，该存储器与处理器之间截止。

进一步的，所述数据存储方法还包括：

A：当该存储器存储所述存储数据的过程中，若检测到该存储器的存储空间已满，则所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止。

B：将与该存储器相邻的下一个存储器确定为需要进行存储任务的存储器，执行针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通的步骤。

针对上述步骤A和步骤B，在步骤S403所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据的过程中，该存储器的存储空间会因为数据量的增加而减小，也会出现存储空间满的可能。因此在具体实施时，当检测到该存储器的存储空间已满时，则该存储器不能再继续存储数据了，因此需要将该存储器与处理器之间截止，这时处理器向该存储器所连接的开关器件发送低电平信号，以使该存储器与处理器之间截止。然后将与该存储器相邻的下一个存储器确定为需要进行存储任务的存储器，执行S402针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通的步骤。

本申请实施例提供的数据存储方法，首先所述处理器确定需要进行存储任务的一个存储器；然后，针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通；最后，所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据。这样，可以在不额外使用ARM处理器的SPI接口资源的条件下，在同一个SPI接口下挂载更多的存储器，处理器可以根据各个存储器的存储空间信息来选择需要执行存储任务的某一存储器，如果在存储数据的过程中该存储器的存储空间满了，则按照预设顺序向下选择存储空间未满的存储器，从而实现了存储空间的可扩展性，也提高了数据存储系统的管理效率。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种数据存储系统，其特征在于，所述数据存储系统包括：处理器、N个存储器和N个开关器件，其中，N为大于或等于2的正整数；

所述处理器通过一个预置接口与N个开关器件连接，N个开关器件之间为并联关系，每个所述开关器件都串联一个所述存储器；

每个所述开关器件和所述处理器之间设置有控制连接线；

所述处理器通过所述控制连接线向对应的开关器件发送控制指令，以所述控制指令实现对应存储器与所述处理器之间的导通或截止；

所述处理器设置有N个IO接口，每个开关器件设置有开关控制管脚；

所述IO接口和所述开关控制管脚之间的连线为控制连接线；

所述预置接口为使能信号输出接口CS，每个开关器件设置有输入管脚；

所述处理器中的使能信号输出接口CS与该开关器件中的输入管脚电连接；

所述处理器还设置有数据输出接口MOSI、数据输入接口MISO和时钟信号输出接口SCK；

所述处理器中的数据输出接口MOSI与所述存储器中的数据输入接口SI电相连，以使所述处理器通过其上的数据输出接口MOSI输出存储数据，所述存储器通过其上的数据输入接口SI接收所述存储数据；

所述处理器中的数据输入接口MISO与所述存储器中的数据输出接口SO电相连，以使所述存储器通过其上的数据输出接口SO输出已存储的所述存储数据，所述处理器通过其上的数据输入接口MISO接收所述存储数据；

所述处理器中的时钟信号输出接口SCK与所述存储器中的时钟信号输入接口SCK电相连，以使所述处理器通过其上的时钟信号接口输出SCK向所述存储器发送时钟信号；

针对于所述N个存储器中的一个存储器以及N个开关器件中的一个开关器件，该存储器中的使能输入接口CS与对应的该开关器件中的输出管脚连接，以使该开关器件将接收到的使能信号发送至该存储器，以保证该存储器进行存储工作。

2.根据权利要求1所述的数据存储系统，其特征在于，所述处理器通过所述控制连接线向对应的开关器件发送控制指令，以所述控制指令实现对应存储器与所述处理器之间的导通或截止，包括：

当所述处理器通过所述控制连接线向对应的开关器件发送高电平信号时，以使所述开关器件对应的存储器与所述处理器之间导通；

当所述处理器通过所述控制连接线向对应的开关器件发送低电平信号时，以使所述开关器件对应的存储器与所述处理器之间截止。

3.一种存储模块，其特征在于，所述存储模块应用于如权利要求1-2的任一项所述的数据存储系统，所述存储模块包括：一个存储器和一个开关器件；

所述存储器中设置有预置接口，所述存储器中的预置接口与所述处理器和所述开关器件连接；

所述开关器件中设置有输入管脚和开关控制管脚，所述输入管脚与所述处理器中的预置接口相连，所述开关控制管脚与所述处理器中的IO管脚相连。

4.一种数据存储方法，其特征在于，所述数据存储方法应用于如权利要求1-2的任一项所述的数据存储系统，所述数据存储方法包括：

所述处理器确定需要进行存储任务的一个存储器；

针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通；

所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据。

5.根据权利要求4所述的数据存储方法，其特征在于，所述处理器确定需要进行存储任务的一个存储器，包括：

按照预设顺序依次获取所述N个存储器的存储空间信息；

若第一个存储器的存储空间未满，则将所述第一个存储器确定为需要进行存储任务的存储器；

若第一个存储器的存储空间已满，则依次向下检查第二个存储器的存储空间，直至第M个存储器的存储空间未满，则将所述第M个存储器确定为需要进行存储任务的存储器，其中，M为大于或等于2的正整数。

6.根据权利要求4所述的数据存储方法，其特征在于，所述处理器将存储数据传输给该存储器，该存储器存储所述存储数据，包括：

将所述处理器产生的使能信号通过所述处理器中的预置接口传输给所述开关器件；

所述开关器件将所述使能信号传输给该存储器，以保证该存储器进行存储工作；

该存储器通过其上的预置接口接收所述处理器发送的存储数据，并对所述存储数据进行存储。

7.根据权利要求6所述的数据存储方法，其特征在于，所述数据存储方法还包括：

所述存储数据被存储完成后，所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止。

8.根据权利要求4所述的数据存储方法，其特征在于，所述数据存储方法还包括：

当该存储器存储所述存储数据的过程中，若检测到该存储器的存储空间已满，则所述处理器向该存储器所连接的所述开关器件发送低电平信号，以使该存储器与所述处理器之间截止；

将与该存储器相邻的下一个存储器确定为需要进行存储任务的存储器，执行针对选定的存储器，所述处理器向该存储器所连接的所述开关器件发送高电平信号，以使该存储器与所述处理器之间导通的步骤。

Images