[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113678203B - 相变存储器装置、系统及其操作方法 - Google Patents

相变存储器装置、系统及其操作方法 Download PDF

Info

Publication number
CN113678203B
CN113678203B CN202180002652.7A CN202180002652A CN113678203B CN 113678203 B CN113678203 B CN 113678203B CN 202180002652 A CN202180002652 A CN 202180002652A CN 113678203 B CN113678203 B CN 113678203B
Authority
CN
China
Prior art keywords
pcm
coupled
word lines
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180002652.7A
Other languages
English (en)
Other versions
CN113678203A (zh
Inventor
潘绪文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113678203A publication Critical patent/CN113678203A/zh
Application granted granted Critical
Publication of CN113678203B publication Critical patent/CN113678203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

在某些方面，一种存储器装置包括：位线；与位线耦接的多个存储器单元，以及N个选择器，其中，N是大于1的正整数；以及N条字线。多个存储器单元中的每一个包括N个相变存储器(PCM)元件。N个选择器中的每一个与N个PCM元件中的相应一个耦接。N条字线中的每一条与N个选择器中的相应一个耦接。

Description

相变存储器装置、系统及其操作方法
技术领域
本公开内容涉及相变存储器装置、系统及其操作方法。
背景技术
动态随机存取存储器(DRAM)是一种用于计算机中的存储器装置，其中存储信息并从中取回信息。每个DRAM单元包括集成电路内的晶体管和电容器，并且数据位存储在电容器中。
相变存储器(PCM)是另一种能够在足够的电激励或热激励下改变电阻的存储器装置，其在高速非易失性存储器应用方面已经引起了相当大的关注。具体而言，PCM可以基于通过电热方式对相变材料进行加热而利用相变材料中的非晶相和晶相的电阻率之间的差。
发明内容
在一方面，一种存储器装置包括：位线；与位线耦接的多个存储器单元；以及N个选择器，其中，N是大于1的正整数；以及N条字线。多个存储器单元中的每一个包括N个相变存储器(PCM)元件。N个选择器中的每一个与N个PCM元件中的相应一个耦接。N条字线中的每一条与N个选择器中的相应一个耦接。
在本公开内容的另一方面，一种存储器装置包括位线；与位线耦接的多个存储器单元，多个存储器单元中的每一个包括公共相变存储器(PCM)元件和与公共PCM元件耦接的两个选择器；以及两条字线。两条字线中的每一条与两个选择器中的每一个耦接。
在本公开内容的又一方面，一种系统包括存储器装置和存储器控制器。存储器装置包括位线、与位线耦接的多个存储器单元，多个存储器单元中的每一个包括N个相变存储器(PCM)元件及N个选择器，其中，N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个和N条字线耦接。N条字线中的每一条与N个选择器中的相应一个耦接。存储器控制器耦接到存储器装置且被配置为通过位线和N条字线控制多个存储器单元。
在本公开内容的又一方面，公开了一种操作存储器装置的方法。该存储器装置包括多个存储器单元和N条字线。多个存储器单元中的每一个包括N个相变存储器(PCM)元件和N个选择器，其中，N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个耦接。N条字线中的每一条与N个选择器中的相应一个耦接。该方法包括将数据输入到多个存储器单元中的每一个中以从N条字线生成N个信号；以及在N个信号稳定之前，比较从N条字线读取的N个信号中的每两个信号，以输出一位的比较结果。
在本公开内容的又一方面，公开了一种操作存储器装置的方法。该存储器装置包括多个存储器单元、第一字线和第二字线。多个存储器单元中的每一个包括第一相变存储器(PCM)元件、第二PCM元件、第一选择器和第二选择器。第一选择器和第二选择器分别与第一PCM元件和第二PCM元件耦接。第一字线和第二字线分别与第一选择器和第二选择器耦接。该方法包括将第一选择器编程为0并且将第二选择器编程为1，读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第一电压差，将第一选择器编程为1并且将第二选择器编程为0，读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第二电压差，响应于确定第一电压差和第二电压差同为正或负，确定第一PCM元件和第二PCM元件中的至少一个出现故障，并且响应于确定第一电压差和第二电压差不同为正或负，确定第一PCM元件和第二PCM元件中的一个功能良好。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开内容的各方面，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够构成和使用本公开内容。
图1示出了根据本公开内容的一些方面的具有存储器装置的示例性系统的框图。
图2示出了根据本公开内容的一些方面的具有比较器电路的示例性PCM存储器装置的框图。
图3A示出了根据本公开内容的一些方面的示例性PCM存储器装置的横截面的示意图。
图3B示出了根据本公开内容的一些方面的另一示例性PCM存储器装置的横截面的示意图。
图3C示出了根据本公开内容的一些方面的又一示例性PCM存储器装置的横截面的示意图。
图3D示出了根据本公开内容的一些方面的又一示例性PCM存储器装置的横截面的示意图。
图4示出了根据本公开内容的一些方面的又一示例性PCM存储器装置的框图。
图5示出了根据本公开内容的一些方面的操作存储器装置的示例性方法的流程图。
图6示出了根据本公开内容的一些方面的操作存储器装置的另一示例性方法的流程图。
图7示出了根据本公开内容的一些方面的操作存储器装置的另一示例性方法的流程图。
图8A-8C示出了根据本公开内容的一些方面的操作存储器装置的示例性方法的不同电阻状态的读出电压及其对应电压差的表格。
将参考附图来说明本公开内容。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这样做仅仅是为了说明的目的。因此，在不脱离本公开内容的范围的情况下，可以使用其他配置和布置。此外，本公开内容还可以用于各种其他应用。如本公开内容中描述的功能和结构特征可以彼此并以未在附图中具体示出的方式组合、调整和修改，使得这些组合、调整和修改在本公开内容的范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。
应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。
此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个(或多个)元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或在顶表面和底表面处的任何一对水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有互连线和/或过孔触点)以及一个或多个电介质层。
每个DRAM单元包括集成电路内的晶体管和电容器，并且数据位存储在电容器中。由于晶体管总是泄漏少量电荷，所以电容器将缓慢放电，从而导致存储在其中的信息耗尽。因此，必须刷新DRAM以保持数据。与替代类型的存储器相比，DRAM的优点是其设计简单且成本低。而且，DRAM可以实现10ns的读写速度。然而，DRAM也可能由于DRAM单元中的电荷泄漏而容易丢失数据。
PCM可以基于对相变材料(例如，硫族化物合金)进行电热加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以在两相之间重复地切换材料(或者其阻断电流路径的至少一部分)以存储数据。通过快速改变电阻，PCM可以实现比DRAM的高达10ns至100ns的读写速度更快的读写速度。然而，PCM单元的性能很大程度上受元素组成的影响。不同的合金在结晶速度、热稳定性、开关功率和电阻对比度方面可具有明显不同的物理和电学性质。由于高的单元间变化，将存储器装置的低电阻状态(例如，接通状态)定义为存储器状态“1”且将高电阻状态(例如，关断状态)定义为存储器状态“0”的常规方法可能不能够满足在定义PCM单元的1或0状态中的需要。例如，第一存储器状态“0”可对应于第一电压范围，而第二存储器状态“1”可对应于第二电压范围。然而，在PCM的情况下，因为PCM单元的电阻可能波动，所以可能不容易界定电压的范围，并且电压的范围可能较宽。因此，定义存储器单元的多个存储器状态的其他方法可能有帮助，尤其是对于PCM单元。
此外，在如固态驱动器(SSD)的成本效益敏感市场中，对更便宜且更大的SSD产品的追求推动了行业在单个单元上存储更多的位。通常，存储在单元上的位的数量确定所使用的存储器的类型。单电平单元(SLC)存储器每单元包含一位。多电平单元(MLC)使容量加倍，其中每单元两位。三电平单元(TLC)每单元包含三位，而四电平单元(QLC)每单元包含四位，从而允许四倍的SLC存储器容量。虽然由于其他写入性能问题和耐久性挑战，在单个单元上保存的更多的位不能等于更好的存储器产品，但是通常更好的是具有多种方法来在单个存储器单元中实现多个状态，以增加产品的潜力和灵活性。
最后，在其他存储器装置中，PCM由于其在非晶相和结晶相之间的热稳定性而面临数据保持挑战。故障的PCM单元可能不能写回到由高电阻状态表示的0状态，且可被读取为由低电阻状态表示的1状态，这导致数据错误。在问题变得灾难性之前，可能需要识别出这些错误位。
为了解决上述问题中的一个或多个，本公开内容引入了PCM存储器装置的新颖架构。PCM存储器装置的每个存储器单元可包括布置在差分架构中的N个PCM元件、N个选择器和N条字线(N是大于1的正整数，例如2、3、4等)，这可允许较高速度、高精确度读写操作以及任何装置故障的即时确定。同样由于差分架构，可存储在每个存储器单元中的数据位的数量可例如从MLC增加到QLC。在一些实施方式中，存储器单元中的每一个进一步包括用于输出数据比较的SRAM和高速数据高速缓存。
图1示出了根据本公开内容的一些方面的具有存储器装置的示例性系统SRAM 100的框图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或其中具有存储设备的任何其他合适的电子设备。如图1所示，系统100可以包括主机108和具有一个或多个存储器装置104和存储器控制器106的存储器系统102。主机108可以是电子设备的处理器，例如中央处理单元(CPU)，或者片上系统(SoC)，例如应用处理器(AP)。主机108可被配置为将数据发送到存储器装置104或从其接收数据。
存储器装置104可以是本公开内容中所公开的任何存储器装置，包括PCM存储器装置、具有静态随机存取存储器(SRAM)高速缓存的PCM存储器装置，或根据本公开内容的各种方面的具有比较器电路的PCM存储器装置，如下文详细描述的。在一些实施方式中，存储器装置104可包括PCM存储器装置，所述PCM存储器装置包括在x-y平面中横向延伸的位线、与位线耦接的一个或多个存储器单元。每个存储器单元包括N个PCM元件和与相应PCM元件耦接的N个选择器，其中N是大于1的正整数。PCM存储器装置还可包括在x-y平面中横向延伸的N条字线。每条字线与相应选择器耦接。存储器控制器106被配置为通过位线和N条字线控制多个存储器单元。
根据一些实施方式，存储器控制器106耦接到存储器装置104和主机108，并且被配置为控制存储器装置104。存储器控制器106可管理存储在存储器装置104中的数据且与主机108通信。在一些实施方式中，存储器控制器106被配置为包括比较器电路，该比较器电路被配置为比较两个电压信号并且输出1(电压处于正侧)或0(电压处于负侧)以指示哪个更大。比较器电路的输出结果1和0可以被存储为每个存储器单元的数据位。在一些实施方式中，存储器控制器106被设计用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算机、数码相机、移动电话等电子设备中使用的其他介质。在一些实施方式中，存储器控制器106被设计用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，用作移动设备(诸如智能电话、平板电脑、膝上型计算机等)和企业存储设备阵列的数据存储设备。存储器控制器106可以被配置为通过向存储器装置104发送诸如读取指令、擦除指令和编程指令的指令来控制存储器装置104的操作，诸如读取、擦除和编程操作。存储器控制器106还可以被配置为管理关于存储器装置104中存储的或要存储的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器106还被配置为针对从存储器装置104读取或向其写入的数据处理纠错码(ECC)。也可以由存储器控制器106执行任何其他合适的功能，例如，对3D存储器装置104进行格式化。
存储器控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，所述接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子(IDE)协议、火线协议等。
存储器控制器106和一个或多个存储器装置104可以集成到各种类型的存储装置中，例如，包括在相同的封装中，诸如通用闪存(UFS)封装或eMMC封装。即，存储器系统102可实施为不同类型的终端电子产品并封装到所述终端电子产品中。
PCM单元可以包括在交叉点(XPoint)器件中，以形成PCM XPoint存储器装置，以在其中存储数据。PCM单元还可在三维(3D)中垂直堆叠以形成3D PCM存储器装置。在XPoint电路架构中，其基于体材料性质的电阻变化(例如，处于高电阻状态或低电阻状态)存储数据，并结合可堆叠XPoint数据存取阵列以成为位可寻址的。
图2示出了示例性PCM存储器装置200的框图。根据一些实施方式，存储器装置200具有将存储器单元定位在垂直导体的交叉点处的无晶体管XPoint架构。PCM存储器装置200包括多条平行位线204和垂直于位线204的多条平行字线2021和2022。如图2所示，在平面图中，每条位线204沿着位线方向横向延伸(平行于晶圆平面)，且在平面图中，每条字线2021或2022沿着字线方向横向延伸。
注意，图2中包括x和y轴以示出晶圆平面中的两个正交方向。x方向是字线方向，而y方向是位线方向。注意，图2中还包括z轴，以进一步示出PCM存储器装置200中的部件的空间关系。PCM存储器装置200的衬底(未示出)包括在x-y平面中横向延伸的两个横向表面：在晶圆正面上的顶表面，以及在与晶圆正面相对的背面上的底表面。Z轴垂直于X轴和Y轴。如本文所使用的，当衬底在z方向上定位在半导体器件的最低平面中时，相对于半导体器件的衬底在z方向(垂直于x-y平面的垂直方向)上确定半导体器件(例如，PCM存储器装置200)的一个部件(例如，层或器件)是在另一个部件(例如，层或器件)“上”、“上方”还是“下方”。在本公开内容全文中应用了用于描述空间关系的相同概念。
如图2所示，PCM存储器装置200包括多个存储器单元206，每个存储器单元设置在位线204和相应字线(例如，第一字线2021和第二字线2022)的交叉点处。在一些实施方式中，每个存储器单元206包括垂直堆叠的至少一个或多个PCM元件和一个或多个选择器。在一个示例中，每个存储器单元206可包括垂直堆叠的两个PCM元件和两个选择器。并且每个存储器单元206被配置为经由两个选择器与两条字线耦接。在另一示例中，每个存储器单元206可包括垂直堆叠的三个PCM元件和三个相应选择器。在又一示例中，每个存储器单元206可包括垂直堆叠的单个PCM元件和两个或更多个相应选择器。每个存储器单元206可存储一位或多位数据，并且可通过改变施加到相应选择器的电压来写入或读取，这取代了对晶体管的需要。通过经由与每个存储器单元206接触的顶部和底部导体(例如，相应字线2021、2022和位线204)施加的电流来单独地存取每个存储器单元206。PCM存储器装置200中的存储器单元206排列成存储器阵列。在一些实施方式中，存储器单元206可进一步包括比较器电路220，其与第一字线2021和第二字线2022耦接，使得比较器电路220被配置为比较来自第一字线2021和第二字线2022的电压信号。比较器电路的结果可以是1或0，并且因此该结果可以被存储为存储器位。因此，比较器电路的结果可用于代替常规方式或提供限定存储器位的额外方式。在一些实施方式中，存储器单元206可包括一个或多个比较器电路220，且每个比较器电路与多条字线中的两条耦接，使得每个比较器电路220被配置为比较多条字线中的两条之间的电压信号。这样，每个比较器电路220被配置为比较从N条字线接收的N个信号中的每两个信号，并且输出一位(1或0)。在一些实施方式中，比较器电路220可包括在存储器控制器106(例如，图1中)中且与存储器装置104(例如，图1中)的多条字线中的两条耦接。在一些实施方式中，比较器电路220包括电压比较器电路或运算放大器(op-amp)比较器电路。
图3A示出了根据本公开内容的一些方面的示例性PCM存储器装置300(例如，对应于图2中的200)的横截面的示意图。注意，图3A中包括x和y轴，以进一步示出PCM存储器装置300中的部件的空间关系。如图3A所示，PCM存储器装置300包括在x-y平面中横向延伸的位线304(例如，对应于图2中的204)，与位线304耦接的一个或多个存储器单元306(例如，对应于图2中的206)。每个存储器单元306包括N个相变存储器(PCM)元件，其中N是大于1的正整数。例如，当N等于2时，每个存储器单元306包括第一PCM元件3081和第二PCM元件3082，以及与相应PCM元件耦接的N个选择器，例如第一选择器3101和第二选择器3102。PCM存储器装置300可进一步包括N条字线，例如，在x-y平面中横向延伸的第一字线3021(例如，对应于图2中的第一字线2021)和第二字线3022(例如，对应于图2中的第二字线2022)。每条字线与相应选择器耦接。在一些实施方式中，每条字线在x-y平面中垂直于位线。在一些实施方式中，第一顶部电极3121形成并耦接在位线304与第一PCM元件3081之间，且第二顶部电极3122形成并耦接在位线304与第二PCM元件3082之间。在一些实施方式中，第一底部电极3141形成并耦接在第一选择器3101与第一PCM元件3081之间，且第二底部电极3142形成并耦接在第二选择器3102与第二PCM元件3082之间。在一些实施方式中，PCM存储器装置300可进一步包括分别耦接在第一底部电极3141与第一PCM元件3081之间以及第二底部电极3142与第二PCM元件3082之间的一个或多个加热器3151和3152。加热器3151和3152被配置为升高PCM元件的编程区域的温度，从而减小引起PCM元件的相变所需的电流的大小。
位线304和字线3021和3022可以包括导电材料，该导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每条位线304以及字线3021和3022包括金属，例如钨。
每个存储器单元306可通过经由与存储器单元306接触的相应字线3021、3022和位线304施加的电流来单独地存取。每个存储器单元306可包括(例如)两个PCM元件和两个相应选择器，且因此可将两位存储在单个存储器单元306中。此外，可经由比较器电路(例如，图2中的220)比较两个PCM元件和两个相应选择器两端的两个电压信号以输出要存储为存储器位的位(1或0)，从而提供多种方式来将数据存储在单个单元中。通过组合存储数据的不同方法，可实现MLC、TLC或QLC设计。此外，两个PCM元件和两个相应选择器两端的两个电压信号也可用于确定两个PCM元件中的一个是否出现故障，从而纠正错误位。
确定是否存在错误读取的一种方式是将PCM元件的当前电阻(通过施加读取信号)与这种PCM元件的参考电阻(例如，高电阻状态和低电阻状态的参考电阻)进行比较。如果高电阻和当前电阻之间的差(例如，其可以是电压差或电流差)以及低电阻和当前电阻之间的另一个差从正切换到负或从负切换到正，则PCM元件功能良好。相反，如果高电阻与当前电阻之间的差和低电阻与当前电阻之间的另一个差没有从正切换到负或从负切换到正，则PCM元件由于其不能在高电阻状态与低电阻状态之间切换而出现故障。然而，如果出现电阻漂移，则该方法就可能不准确。由于PCM元件可能没有故障，而只是在高电阻状态和低电阻状态下都变为较高电阻或较低电阻，所以电阻漂移将使确定错误。
另一种精确确定是否存在错误读取的方法是减少电阻漂移的干扰。在PCM器件中，非晶或高电阻状态不完全稳定。在硫族化物层内产生的熔融淬火的非晶区域经历结构弛豫，因此PCM器件的电阻倾向于随时间增加，这被称为电阻漂移，其导致错误读取的更高风险。通过将PCM元件的参考电阻值与PCM元件的当前电阻值(或它们相应的电压值)进行比较，可以定义错误的读取。例如，参考电阻可以被定义为晶态(例如，表示为“1”)，并且PCM元件的当前电阻虽然处于晶态，但是由于电阻漂移，其可以具有比参考电阻值高得多的电阻值。这样，PCM元件的当前电阻被误读出为非晶态而不是晶态，这导致错误的读取。虽然电阻漂移可能导致错误的读取，但是同时操作的两个PCM元件可能具有相同的电阻漂移趋势。例如，两个PCM元件可以以相同的比例增加它们相应的电阻。因此，当确定两个PCM元件中的一个是否出现故障时，两个PCM元件之间的电压差可以用于确定它们中的一个是否出现故障，同时补偿电阻漂移的干扰。
PCM元件3081和3082可以基于对相变材料进行电热加热和淬火而利用相变材料中的非晶相和结晶相的电阻率之间的差。可以施加电流以在两相之间重复地切换PCM元件3081和3082的相变材料(或其阻挡电流路径的至少一部分)以存储数据。可以将两位数据存储在每个存储器单元306中，且可通过改变施加到相应选择器3101和3102的电压来写入或读取，这消除了对晶体管的需要。在操作期间，PCM元件的置位和复位状态分别指低和高电阻状态。在制造之后，相变材料处于结晶的低电阻状态，因为导电金属层(例如，电极或位线)的处理温度足以使相变材料结晶。为了将PCM元件复位到非晶相，编程区域首先被熔化，然后通过短时间施加大电流脉冲来快速淬火。这样做在PCM元件中留下了非晶的高电阻材料的区域。该非晶区域与PCM元件的任何结晶区域串联，且有效地确定顶部电极与底部电极之间的PCM元件的电阻。为了将PCM元件设置成晶相，施加中等电流脉冲以在结晶温度和熔化温度之间的温度下对编程区域退火达长度足以结晶的时间段。为了读取编程区域的状态，通过使小到足以不干扰当前状态的电流通过来测量PCM元件的电阻。注意，在一些实施方式中，选择器3101和3102中的每一个可以由晶体管、二极管或者可以用于接通和关断PCM元件的任何其他器件来代替。
根据一些实施方式，PCM元件3081、3082的材料包括基于硫族化物的组合物，包括基于硫族化物的合金和基于硫族化物的玻璃，例如GST(Ge-Sb-Te)合金，或任何其他合适的相变材料。选择器3101和3102的材料可以包括任何合适的双向阈值开关(OTS)材料，例如ZnxTey、GexTey、NbxOy、SixAsyTez或其组合。应理解，PCM存储器装置300的结构、配置和材料不限于图3A中的示例，且可包括任何合适的结构、配置和材料。顶部电极3121、3122和底部电极3141和3142可以包括导电材料，所述导电材料包括但不限于W、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每个电极3121、3122、3141或3142包括碳，例如非晶碳。
图3B示出了根据本公开内容的一些方面的另一示例性PCM存储器装置330(例如，对应于图2中的200)的横截面的示意图。注意，图3B中包括x和y轴，以进一步示出PCM存储器装置330中的部件的空间关系。如图3B所示，PCM存储器装置330包括在x-y平面中横向延伸的位线304(例如，对应于图2中的204)，与位线304耦接的一个或多个存储器单元316(例如，对应于图2中的206)。每个存储器单元316包括N个(PCM元件，其中N是大于1的正整数)。例如，当N等于3时，每个存储器单元316包括第一PCM元件3081、第二PCM元件3082、第三PCM元件3083，以及N个选择器，例如，与相应PCM元件耦接的第一选择器3101、第二选择器3102和第三选择器3103。PCM存储器装置330可进一步包括N条字线，例如，第一字线3021(例如，对应于图2中的第一字线2021)、第二字线3022(例如，对应于图2中的第二字线2022)、以及在x-y平面中横向延伸的第三字线3023。每条字线与相应的选择器耦接。在一些实施方式中，每条字线在x-y平面中与位线相交。在一个示例中，每条字线在x-y平面中进一步垂直于位线。在一些实施方式中，第一顶部电极3121形成并耦接在位线304与第一PCM元件3081之间，第二顶部电极3122形成并耦接在位线304与第二PCM元件3082之间，第三顶部电极3123形成并耦接在位线304与第三PCM元件3083之间。在一些实施方式中，第一底部电极3141形成并耦接在第一选择器3101与第一PCM元件3081之间，第二底部电极3142形成并耦接在第二选择器3102与第二PCM元件3082之间，第三底部电极3143形成并耦接在第三选择器3103与第三PCM元件3083之间。在一些实施方式中，PCM存储器装置330可进一步包括分别耦接在第一底部电极3141与第一PCM元件3081之间、第二底部电极3142与第二PCM元件3082之间以及第三底部电极3143与第三PCM元件3083之间的一个或多个加热器3151、3152和3153。加热器3151、3152和3153被配置为升高PCM元件的编程区域的温度，从而减小引起PCM元件的相变所需的电流的大小。
除了附加的第三PCM元件、第三选择器、第三字线、第三顶部电极、第三底部电极和加热器之外，图3B中的PCM存储器装置330类似于图3A中的PCM存储器装置300。为了便于描述，不再重复以上关于图3B中的PCM存储器装置330描述的相同部件的结构、功能和材料。
每个存储器单元316可通过经由与存储器单元316接触的相应字线3021、3022和3023以及位线304施加的电流单独地存取。每个存储器单元316可包括(例如)三个PCM元件和三个相应的选择器，且因此可将三位存储在单个存储器单元316中。此外，可以经由比较器电路(例如，图2中的220)对每两个PCM元件和两个相应选择器两端的三个电压信号进行比较，以输出要存储为存储器位的位(1或0)，从而提供多种方式来将数据存储在单个单元中。通过组合存储数据的不同方法，可实现MLC、TLC或QLC设计。例如，第一电阻状态中的第一电压范围、第二电阻状态中的第二电压范围和第三电阻状态中的第三电压范围可以是三位。输出3组位(1或0)的比较器电路可以提供要存储的额外三位。因此，通过利用存储位的多种方法，本公开内容为电路设计提供更多灵活性以实现MLC、TLC或QLC架构。
图3C示出了根据本公开内容的一些方面的又一示例性PCM存储器装置350(例如，对应于图2中的200)的横截面的示意图。注意，图3C中包括x和y轴，以进一步示出PCM存储器装置350中的部件的空间关系。如图3C所示，PCM存储器装置350包括在x-y平面中横向延伸的位线304(例如，对应于图2中的204)，与位线304耦接的一个或多个存储器单元326(例如，对应于图2中的206)。每个存储器单元326包括PCM元件，例如，公共PCM元件308；以及N个选择器，其中N是大于1的正整数。例如，当N等于2时，每个存储器单元326包括与公共PCM元件308耦接的第一选择器3101和第二选择器3102。注意，“公共”PCM元件或“公共”电极在下文中是指可以通过不同节点或结构耦接的共享节点或结构。还应注意，下文中的“公共”不一定意味着在整个结构上具有相同的电压电位。例如，当两个电压被施加在公共PCM元件的两个不同部分上时，公共PCM元件可以具有两个不同部分上的两个电压。PCM存储器装置350可进一步包括N条字线，例如，在x-y平面中横向延伸的第一字线3021(例如，对应于图2中的第一字线2021)和第二字线3022(例如，对应于图2中的第二字线2022)。每条字线与相应选择器耦接。在一些实施方式中，每条字线在x-y平面中垂直于位线。在一些实施方式中，第一顶部电极3121形成并耦接在位线304与公共PCM元件308之间，且第二顶部电极3122形成并耦接在位线304与公共PCM元件308之间。在一些实施方式中，第一底部电极3141在第一接触区域3131中形成并耦接在第一选择器3101与公共PCM元件308之间，且第二底部电极3142在第二接触区域3132中形成并耦接在第二选择器3102与公共PCM元件308之间。在一些实施方式中，PCM存储器装置350可进一步包括分别在第一接触区域3131中耦接在第一底部电极3141与公共PCM元件308之间，以及在第二接触区域3132中耦接在第二底部电极3142与公共PCM元件308之间的一个或多个加热器3151和3152。加热器3151和3152被配置为升高PCM元件的编程区域的温度，从而减小引起PCM元件的相变所需的电流的大小。
除了公共PCM元件308之外，图3C中的PCM存储器装置350类似于图3A中的PCM存储器装置300。公共PCM元件308被配置为由第一PCM元件3081(例如，在图3A中)和第二PCM元件3082(例如，在图3A中)形成。为了便于描述，不再重复以上关于图3C中的PCM存储器装置350描述的相同部件的结构、功能和材料。
每个存储器单元326可通过经由与存储器单元326接触的相应字线3021和3022以及位线304施加的电流单独地存取。每个存储器单元326可包括(例如)公共PCM元件308及两个相应选择器3101和3102，且因此可将两位存储在单个存储器单元326中。此外，可经由比较器电路(例如，图2中的220)对两个PCM元件和两个相应选择器两端的两个电压信号进行比较以输出要存储为存储器位的位(1或0)，从而提供多种方式以在单个单元中存储多个位。通过组合存储数据的不同方法，可实现MLC、TLC或QLC设计。例如，第一电阻状态中的第一电压范围和第二电阻状态中的第二电压范围可以被定义为每个PCM元件一位和每个PCM存储器装置350两位。输出1组位(1或0)的比较器电路可以被定义为附加的一位。因此，通过利用存储位的多种方法，本公开内容为电路设计提供了更多灵活性以实现MLC、TLC或QLC架构。
公共PCM元件308可以基于对相变材料进行电热加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差。可以施加电流以在两相之间重复地切换公共PCM元件308的相变材料(或其阻挡电流路径的至少一部分)以存储数据。在制造之后，因为导电金属层(例如，电极或位线)的处理温度足以使相变材料结晶，所以可将公共PCM元件308的相变材料编程为结晶的低电阻状态。为了将PCM元件复位到非晶相，编程区域(例如，PCM元件308接触第一接触区域3131或第二接触区域3132的区域)首先被熔化，然后通过短时间施加大电流脉冲来快速淬火。这样做在PCM元件中留下了非晶的高电阻材料的区域。该非晶区域与PCM元件的任何结晶区域串联，且有效地确定顶部电极与底部电极之间的PCM元件的电阻。为了将PCM元件设置成晶相，施加中等电流脉冲以在结晶温度和熔化温度之间的温度下对编程区域退火达长度足以结晶的时间段。为了读取编程区域的状态，通过使小到足以不干扰当前状态的电流通过来测量PCM元件的电阻。
在一些实施方式中，PCM存储器装置350可进一步包括分别在第一接触区域3131中耦接在第一底部电极3141与公共PCM元件308之间和在第二接触区域3132中耦接在第二底部电极3142与公共PCM元件308之间的一个或多个加热器3151和3152。加热器3151和3152被配置为升高PCM元件的编程区域的温度，从而减小引起PCM元件的相变所需的电流的大小。
此外，公共PCM元件308还可以具有故障修复功能。在传统的1选择器(加热器)、1PCM元件架构中，一旦PCM元件不能在晶相和非晶相之间切换，就没有其他方法来修复它。相反，通过利用两个选择器(和加热器)来使用公共PCM元件308，一旦PCM元件308的第一接触区域(例如，图3C中的3131)出现故障，另一功能良好的加热器(例如，图3C中的第二加热器3142)可以通过跨PCM元件308的第二接触区域(例如，图3C中的3132)施加较高的电压来产生更多的热量并将热量从其传输到第一接触区域以重新激活或修复PCM元件308的故障部分(例如，第一接触区域3131)。
最后但同样重要的是，公共PCM元件308可以提供更好的芯片尺寸减小。特别地，由于公共PCM元件308被形成为一层或一批(a bulk)PCM元件而不是一块(a piece)PCM元件，所以公共PCM元件308的电阻状态可以被分成更多的状态。例如，如果PCM元件可以被分成8个电阻状态，则公共PCM元件可以被分成16个电阻状态。这样，可以容易地实现QLC结构。
图3D示出了根据本公开内容的一些方面的示例性PCM存储器装置370(例如，对应于图2中的200)的横截面的示意图。除了公共顶部电极312之外，图3D中的PCM存储器装置350类似于图3C中的PCM存储器装置300。公共顶部电极312被配置为由第一顶部电极(如图3C中的3121)和第二顶部电极(如图3C中的3122)形成。为了便于描述，不再重复以上关于图3C中的PCM存储器装置350描述的相同部件的结构、功能和材料。
可以结合公共PCM元件308使用公共顶部电极312，以通过从不同接触区域生成热，且因此在PCM元件308内形成修复PCM元件308的故障部分的新电流路径来实现故障修复功能。
图4示出了根据本公开内容的一些方面的示例性存储器装置400(例如，对应于图2中的200)的横截面的示意图。注意，图4中包括x和y轴，以进一步示出PCM存储器装置400中的部件的空间关系。如图4所示，PCM存储器装置400包括在x-y平面中横向延伸的位线404、与位线404耦接的一个或多个存储器单元406(例如，对应于图2中的206)。每个存储器单元406包括N个PCM元件，其中N是大于1的正整数。例如，当N等于2时，每个存储器单元406包括第一PCM元件4081和第二PCM元件4082。每个存储器单元406还可包括与相应PCM元件耦接的N个选择器，例如，第一选择器4101和第二选择器4102。PCM存储器装置400可进一步包括N条字线，例如，在x-y平面中横向延伸的第一字线4021和第二字线4022。每条字线与相应选择器耦接。在一些实施方式中，每条字线在x-y平面中垂直于位线。在一些实施方式中，第一顶部电极4121形成并耦接在位线404与第一PCM元件4081之间，第二顶部电极4122形成并耦接在位线404与第二PCM元件4082之间。在一些实施方式中，第一底部电极4141形成并耦接在第一选择器4101与第一PCM元件4081之间，第二底部电极4142形成并耦接在第二选择器4102与第二PCM元件4082之间。在一些实施方式中，PCM存储器装置400可进一步包括分别耦接在第一底部电极4141与第一PCM元件4081之间以及第二底部电极4142与第二PCM元件4082之间的一个或多个加热器(未示出)。加热器被配置为升高PCM元件的编程区域的温度，并因此减小引起PCM元件的相变所需的电流的大小。PCM存储器装置400可进一步包括耦接在N条字线中的每两条(例如，第一字线4021和第二字线4022)之间的SRAM高速缓存430。
除了SRAM高速缓存430之外，图4中的PCM存储器装置400类似于图3A中的PCM存储器装置300。为了便于描述，不再重复以上关于图4中的PCM存储器装置400描述的相同部件的结构、功能和材料。
每个SRAM高速缓存430包括一对交叉耦合的反相器431和与一对交叉耦合的反相器431耦接的一对传输门晶体管432。一对传输门晶体管432被配置为允许能够由字线4021和4022访问一对交叉耦合的反相器431。一对交叉耦合的反相器431通过反相器Vdd节点434供电且通过反相器Vss节点435接地。在操作期间，一对传输门晶体管432由控制线433启用且由字线4021和4022访问以置位或复位SRAM高速缓存430。即，当控制线433将一对传输门晶体管432导通时，一对传输门晶体管432用于读取和写入交叉耦合的反相器431与字线4021和4022之间的数据位。每对交叉耦合的反相器431被配置为存储N条字线中的两条相应字线(例如，第一字线4021和第二字线4022)之间的电压差，使得每个SRAM高速缓存430被配置为存储N条字线中的相应两条字线之间的电压差。当两个数据信号通过字线4021和4022写入时，在SRAM高速缓存430的两侧存在电压差。当一对传输门晶体管432截止时，一对交叉耦合的反相器431将不受影响，并保持在先前状态。当一对传输门晶体管432导通时，只要反相器Vdd节点434向一对交叉耦合反相器431供电，一对交叉耦合反相器431就将具有这对交叉耦合反相器431两端的电压差并存储该电压差。因此，即使在通过字线4021和4022写入的两个数据信号已经被关断之后，SRAM高速缓存430也可以在这对交叉耦合的反相器431中保持数据位(电压差)。通过组合SRAM高速缓存430以在单个PCM存储器装置400中存储更多数据位，可以实现MLC、TLC或QLC设计。在一些实施方式中，SRAM高速缓存430可包括4晶体管(4T)SRAM单元、6晶体管(6T)SRAM单元或8晶体管(8T)SRAM单元。6T SRAM单元包括一对交叉耦合的互补金属氧化物半导体(CMOS)反相器和用于读取和写入所存储的数据位的一对传输门晶体管。4T SRAM单元是6T SRAM单元的修改版本，其中去除了两个p沟道金属氧化物半导体(PMOS)上拉晶体管，并用更密集的高电阻电阻器代替。8T SRAM单元是6T SRAM单元的增强版本，其将读取端口与写入端口去耦。一种包括2个n沟道金属氧化物半导体(N-MOS)晶体管的新的读取缓冲器被添加到6T SRAM单元。
除了上述在单个存储器单元中存储多个位的方式之外，在本公开内容中还存在在单个单元中存储多个位的其他方式。在一些实施方式中，PCM元件的电阻可以被分成四种状态：第一PCM元件比第二PCM元件大2个数量级以上，第一PCM元件比第二PCM元件大2个数量级以下，第一PCM元件比第二PCM元件小2个数量级以下，第一PCM元件比第二PCM元件小2个数量级以上。这四个状态可以表示要存储的另外四位。该方法也可以使用比较器电路(例如，图2中的220)来实现。
图5示出了根据本公开内容的一些实施方式的操作存储器装置的示例性方法的流程图。图5中所示的PCM存储器装置的示例包括图2和图3A-3C中所示的PCM存储器装置200、300、330和350。应当理解，方法500中所示的操作不是详尽无遗的，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图5所示的不同的顺序执行。
在一些实施方式中，由方法500操作的PCM存储器装置中的每一个(例如，对应于PCM存储器装置200、300、330或350)可以包括位线(例如，对应于图3A中的304)和与位线耦接的多个存储器单元(例如，对应于图3A中的306)。多个存储器单元中的每一个包括N个PCM元件(例如，对应于图3A中的3081和3082)和N个选择器(例如，对应于图3A中的3101和3102)，其中N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个耦接。PCM存储器装置中的每一个还可以包括N条字线(例如，对应于图3A中的3021和3022)。N条字线中的每一条与N个选择器中的相应一个耦接。
参考图5，方法500开始于操作502，其中将数据施加到多个存储器单元中的每一个以从N条字线生成N个信号。在一些实施方式中，方法500用于在其间施加小读取电流的读取操作中。小的读取电流足够小，以确保相变材料在读取期间不经历不期望的相变。在一些实施方式中，数据包括读取电压或读取电流。在将数据写入到每个存储器单元中之后，可从N条字线生成N个信号，例如，N个电压信号。N个信号中的每一个可以包括电压信号或电流信号。在一个示例中，在施加读取电压之后，可从字线生成并读取电流信号。在另一示例中，在施加读取电流之后，可在存储器单元两端生成并读取电压信号。在又一示例中，在施加读取电压之后，可在存储器单元两端生成并读取电压信号。
方法500进行到操作504，如图5所示，其中比较从N条字线读取的N个信号中的每两个，并输出一位的比较结果。在一些实施方式中，比较操作可由图2中的比较器电路220实施。每个比较结果可以由每一个比较器电路或可以执行多个比较的比较器电路执行。比较结果是1或0，其表示要存储的位。在一些实施方式中，从N条字线读取的N个信号中的每两个信号包括相应的第一输入信号和相应的第二输入信号。并且操作504中的比较过程还可包括响应于第一输入信号大于第二输入信号，将所述位输出为1，以及响应于第一输入信号小于第二输入信号，将所述位输出为0。如果第一输入信号等于第二输入信号，则这种情况会产生不确定的操作。即，输出可以是两个正常输出电压电平中的任一个，或者更可能地，在两个输出电平之间振荡。通过向比较器添加正反馈来克服这种不稳定的行为。
图6示出了根据本公开内容的一些实施方式的操作存储器装置的另一示例性方法的流程图。图6中所示的PCM存储器装置的示例包括图2和4中所示的PCM存储器装置200和400。应当理解，方法600中所示的操作不是详尽无遗的，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图6所示的不同的顺序执行。
在一些实施方式中，由方法600操作的PCM存储器装置中的每一个(例如，对应于PCM存储器装置200或400)可以包括位线(例如，对应于图4中的404)和与位线耦接的多个存储器单元(例如，对应于图4中的406)。多个存储器单元中的每一个包括N个PCM元件(例如，对应于图4中的4081和4082)和N个选择器(例如，对应于图4中的4101和4102)，其中N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个耦接。PCM存储器装置中的每一个还包括N条字线(例如，对应于图4中的4021和4022)。N条字线中的每一条与N个选择器中的相应一个耦接。PCM存储器装置中的每一个还包括多个SRAM(例如，对应于图4中的430)。多个SRAM中的每一个耦接在N条字线中的每两条之间，并且N条字线中的每一条与N个选择器中的相应一个耦接。
参考图6，方法600开始于操作602，其中将数据写入到多个存储器单元中的每一个以从N条字线生成N个信号。在一些实施方式中，方法600用在施加小读取电流的读取操作中。小的读取电流足够小，以确保相变材料在读取期间不经历不期望的相变。在一些实施方式中，数据包括读取电压或读取电流。在将数据写入到每个存储器单元中之后，可从N条字线生成N个信号，例如，N个电压信号。N个信号中的每一个可以包括电压信号或电流信号。
方法600进行到操作604，如图6所示，其中将来自N条字线的N个信号中的每两个信号之间的电压差中的每一个电压差存储在多个SRAM中的每一个中。在一些实施方式中，多个SRAM中的每一个经由控制线433由相应的一对传输门晶体管(例如，图4中的432)接通且由字线(例如，图4中的4021和4022)存取以将电压差存储在多个SRAM中的每一个(例如，图4中的430)中。
方法600进行到操作606，如图6所示，其中比较存储在多个SRAM的每一个中的每一个电压差，每一个电压差表示来自N条字线的N个信号中的每两个，且输出一位的比较结果。在一些实施方式中，比较操作可由图2中的比较器电路220实施。每个比较结果可以由每一个比较器电路或能够执行多个比较的比较器电路执行。比较结果是1或0，其表示要存储的位。在一些实施方式中，多个SRAM中的每一个包括一对交叉耦合的反相器(例如，图4中的431)和一对传输门晶体管(例如，图4中的432)，该传输门晶体管被配置为允许能够由N条字线中的每两条访问该对交叉耦合的反相器。在一些实施方式中，每对交叉耦合的反相器被配置为存储N条字线中的相应两条之间的电压差，使得多个SRAM被配置为分别存储N条字线中的每两条之间的电压差。
图7示出了根据本公开内容的一些实施方式的操作存储器装置的另一示例性方法的流程图。图7中所示的PCM存储器装置的示例包括图2和4中所示的PCM存储器装置200和400。应当理解，方法700中所示的操作不是详尽无遗的，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图7所示的不同的顺序执行。
在一些实施方式中，由方法700操作的PCM存储器装置中的每一个(例如，对应于PCM存储器装置200或400)可以包括位线(例如，对应于图4中的404)和与位线耦接的多个存储器单元(例如，对应于图4中的406)。多个存储器单元中的每一个包括N个PCM元件(例如，对应于图4中的4081和4082)和N个选择器(例如，对应于图4中的4101和4102)，其中N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个耦接。PCM存储器装置中的每一个还包括N条字线(例如，对应于图4中的4021和4022)。N条字线中的每一条与N个选择器中的相应一个耦接。PCM存储器装置中的每一个还包括多个SRAM(例如，对应于图4中的430)。多个SRAM中的每一个耦接在N条字线中的每两条之间，并且N条字线中的每一条与N个选择器中的相应一个耦接。在一些实施方式中，N是2，使得两个PCM元件和两个选择器可用于确定是否存在故障的PCM元件。
参考图7，方法700开始于操作702，其中将第一选择器编程为0并将第二选择器编程为1。为了将第一选择器编程为0并将第二选择器编程为1，可以在选择器和PCM元件上施加置位或复位电压。然后是读取操作，在该读取操作期间施加小的读取电流。小的读取电流足够小，以确保相变材料在读取期间不经历不期望的相变。
方法700进行到操作704，如图7所示，其中读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第一电压差。特别地，施加读取电流，并且测量第一PCM元件的第一电压，以及测量第二PCM元件的第二电压。然后生成两个PCM元件的两个电压之间的第一电压差。
方法700进行到操作706，如图7所示，其中将第一选择器编程为1并将第二选择器编程为0。为了将第一选择器编程为1并将第二选择器编程为0，可以在选择器和PCM元件上施加置位或复位电压。然后是读取操作，在该读取操作期间施加小的读取电流。小的读取电流足够小，以确保相变材料在读取期间不经历不期望的相变。
方法700进行到操作708，如图7所示，其中读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第二电压差。特别地，施加读取电流，并且测量第一PCM元件的第一电压，以及测量第二PCM元件的第二电压。然后，生成两个PCM元件的两个电压之间的第二电压差。
方法700进行到操作710，如图7所示，其中，响应于确定第一电压差和第二电压差同为正或负，确定第一PCM元件和第二PCM元件中的一个出现故障。
方法700进行到操作712，如图7所示，其中，响应于确定第一电压差和第二电压差不同为正或负，确定第一PCM元件和第二PCM元件两者功能良好。
在一些实施方式中，在方法700中读取第一PCM元件和第二PCM元件包括生成第一读出信号和第二读出信号，并且在第一读出信号和第二读出信号稳定之前完成读取。注意，因为PCM元件内部具有寄生电容器，所以读出信号可以随着时间而增加。通常，在读出信号稳定之后完成读取操作。由于它只需要测量电压差而不是当前电压，因此它不必等待直到读出信号稳定。因此，可以实现更高的数据读出速度。
图8A-8C示出了根据本公开内容的一些方面的操作存储器装置的方法700的不同电阻状态的读出电压及其对应电压差的表格。如图8A所示，非晶态是高电阻状态，因此被定义为逻辑0。晶态是低电阻状态，因此被定义为逻辑1。故障状态是极高的电阻状态，因此被定义为F。
如图8B所示，第一选择器将PCM元件编程为1，即低电阻状态，并且第二选择器将PCM元件编程为0，即高电阻状态，如图8B所示并且如图7中的操作702。当施加第一读出信号以读取第一PCM元件与第二PCM元件时，第一PCM元件与第二PCM元件的第一电压差生成为负值，如图8B所示并且如图7的操作704。接下来，第一选择器将PCM元件编程为0，即高电阻状态，并且第二选择器将PCM元件编程为1，即低电阻状态，如图8B所示并且如图7中的操作706。当施加第二读出信号以读取第一PCM元件和第二PCM元件时，第一PCM元件和第二PCM元件的第二电压差生成为正，如图8B所示并且如图7中的操作708。响应于确定第一电压差和第二电压差不同为正或负，如图8B所示，将第一PCM元件和第二PCM元件两者确定为功能良好，如图7中的操作712。然而，在图8C的情况下，当存在故障PCM元件时，将示出不同的结果。
如图8C所示，第一选择器将PCM元件编程为1，即低电阻状态，并且第二选择器在故障的PCM元件上编程为0，即极高电阻状态，如图8C所示并且如图7中的操作702。当施加第一读出信号以读取第一PCM元件与第二PCM元件时，第一PCM元件与第二PCM元件的第一电压差生成为负值，如图8C所示并且如图7的操作704所示。接下来，第一选择器将PCM元件编程为0，即高电阻状态，并且第二选择器在故障的PCM元件上编程为1，即极高电阻状态，如图8C所示并且如图7中的操作706。当施加第二读出信号以读取第一PCM元件和第二PCM元件时，第一PCM元件和第二PCM元件的第二电压差生成为负，如图8C所示并且如图7中的操作708所示。响应于确定第一电压差和第二电压差同为正或负，如图8C所示，确定第一PCM元件和第二PCM元件中的至少一个出现故障，如图7中的操作710。
根据本公开内容的一方面，一种存储器装置包括位线；与所述位线耦接的多个存储器单元；以及N个选择器，其中，N是大于1的正整数；以及N条字线。多个存储器单元中的每一个包括N个相变存储器(PCM)元件。N个选择器中的每一个与N个PCM元件中的相应一个耦接。N条字线中的每一条与N个选择器中的相应一个耦接。
在一些实施方式中，所述存储器装置还包括多个比较器电路。所述多个比较器电路中的每一个与所述N条字线中的两条耦接，使得所述多个比较器电路中的每一个被配置为比较从所述N条字线接收的N个信号中的每两个，且输出一位的每个比较结果。
在一些实施方式中，N个信号中的每一个包括电压信号，且多个比较器电路中的每一个包括运算放大器(op-amp)比较器电路或电压比较器电路。
在一些实施方式中，所述存储器装置还包括形成在相应的N个PCM元件上的多个顶部电极。
在一些实施方式中，所述多个顶部电极中的每一个形成在所述位线与所述N个PCM元件中的相应一个之间，以及多个底部电极。多个底部电极中的每一个形成在所述N条字线中的相应一条与所述N个选择器中的相应一个之间。
在一些实施方式中，存储器装置还包括多个静态随机存取存储器(SRAM)。多个SRAM中的每一个耦接在所述N条字线中的每两条字线之间。
在一些实施方式中，多个SRAM中的每一个包括一对交叉耦合的反相器和一对传输门晶体管，所述一对传输门晶体管被配置为允许能够由所述N条字线中的每两条字线访问所述一对交叉耦合的反相器。
在一些实施方式中，N是2。
根据本公开内容的另一方面，一种存储器装置包括位线；与位线耦接的多个存储器单元，多个存储器单元中的每一个包括公共相变存储器(PCM)元件和与公共PCM元件耦接的两个选择器；以及两条字线。两条字线中的每一条与两个选择器中的每一个耦接。
在一些实施方式中，所述存储器装置还包括形成在所述公共PCM元件上的公共顶部电极。
根据本公开内容的又一方面，一种系统包括存储器装置和存储器控制器。存储器装置包括位线；与位线耦接的多个存储器单元，多个存储器单元中的每一个包括N个相变存储器(PCM)元件及N个选择器，其中，N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个和N条字线耦接。N条字线中的每一条与N个选择器中的相应一个耦接。存储器控制器耦接到存储器装置且被配置为通过位线和N条字线控制多个存储器单元。
在一些实施方式中，所述系统还包括多个比较器电路。所述多个比较器电路中的每一个与所述N条字线中的每一条耦接，使得所述多个比较器电路中的每一个被配置为比较从所述N条字线中的每两条接收的N个信号中的每两个，且输出一位的每个比较结果。多个比较器电路包括在存储器装置或存储器控制器中。
在一些实施方式中，N个信号中的每一个包括电压信号，且多个比较器电路中的每一个包括运算放大器(op-amp)比较器电路或电压比较器电路。
在一些实施方式中，N个PCM元件形成公共PCM元件。
在一些实施方式中，所述系统的存储器装置还包括多个顶部电极和多个底部电极。多个顶部电极中的每一个形成在位线和N个PCM元件中的相应一个之间。多个底部电极中的每一个形成在N条字线中的相应一条与N个选择器中的相应一个之间。
在一些实施方式中，所述系统的存储器装置还包括多个静态随机存取存储器(SRAM)。多个SRAM中的每一个耦接在N条字线中的每两条字线之间。
在一些实施方式中，多个SRAM中的每一个包括一对交叉耦合的反相器和一对传输门晶体管，所述一对传输门晶体管被配置为控制所述一对交叉耦合的反相器以便能够由所述N条字线中的每两条字线访问。
在一些实施方式中，每对交叉耦合的反相器被配置为存储所述N条字线中的相应两条之间的电压差，使得多个SRAM被配置为存储所述N条字线中的每两条之间的电压差。
根据本公开内容的又一方面，公开了一种操作存储器装置的方法。该存储器装置包括多个存储器单元和N条字线。存储器单元中的每一个包括N个相变存储器(PCM)元件和N个选择器，其中，N是大于1的正整数。N个选择器中的每一个与N个PCM元件中的相应一个耦接。N条字线中的每一条与N个选择器中的相应一个耦接。该方法包括将数据输入到多个存储器单元中的每一个中以从N条字线生成N个信号；以及在N个信号稳定之前，比较从N条字线读取的N个信号中的每两个信号，以输出一位的比较结果。
在一些实施方式中，N个信号中的每一个包括电压信号。
在一些实施方式中，所述存储器装置还包括多个比较器电路。从N条字线读取的N个信号中的每两个包括第一输入信号和第二输入信号。该方法还包括响应于第一输入信号大于第二输入信号，将所述位输出为1，并且响应于第一输入信号小于第二输入信号，将所述位输出为0。
在一些实施方式中，N是2，且所述N个PCM元件包括第一PCM元件和第二PCM元件。将第一PCM元件编程为1，将第二PCM元件编程为0。
在一些实施方式中，多个SRAM中的每一个包括一对交叉耦合的反相器，并且存储每个电压差包括在相应的一对交叉耦合的反相器中存储N条字线中的相应两条之间的电压差。
根据本公开内容的又一方面，公开了一种操作存储器装置的方法。该存储器装置包括多个存储器单元、第一字线和第二字线。多个存储器单元中的每一个包括第一相变存储器(PCM)元件、第二PCM元件、第一选择器和第二选择器。第一选择器和第二选择器分别与第一PCM元件和第二PCM元件耦接。第一字线和第二字线分别与第一选择器和第二选择器耦接。该方法包括将第一选择器编程为0并且将第二选择器编程为1，读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第一电压差，将第一选择器编程为1并且将第二选择器编程为0，读取第一PCM元件和第二PCM元件以生成第一PCM元件和第二PCM元件的第二电压差，响应于确定第一电压差和第二电压差同为正或负，确定第一PCM元件和第二PCM元件中的至少一个出现故障，并且响应于确定第一电压差和第二电压差不同为正或负，确定第一PCM元件和第二PCM元件中的一个功能良好。
在一些实施方式中，读取所述第一PCM元件和所述第二PCM元件包括生成第一读出信号和第二读出信号，且在所述第一读出信号和所述第二读出信号稳定之前完成所述读取。
可以容易地修改特定实施方式的前述描述和/或使其适于各种应用。因此，基于本文呈现的教导和指导，这样的适应和修改旨在处于所公开的实施方式的等同变换的含义和范围内。
本公开内容的广度和范围不应受上述示例性实施方式中的任一个限制，而应仅根据所附权利要求及其等同变换来限定。

Claims (25)

1.一种存储器装置，包括：
位线；
多个存储器单元，与所述位线耦接，所述多个存储器单元中的每一个存储器单元包括N个相变存储器(PCM)元件和N个选择器，其中，N是大于1的正整数，其中，所述N个选择器中的每一个选择器与所述N个PCM元件中的相应一个PCM元件耦接，其中，所述N个相变存储器元件耦接到一条所述位线；以及
N条字线，其中，所述N条字线中的每一条字线与所述N个选择器中的相应一个选择器耦接，
其中，所述多个存储器单元中的每一个存储器单元还包括：
多个底部电极，所述多个底部电极中的每一个底部电极形成在所述N条字线中的相应一条字线与所述N个选择器中的相应一个选择器之间；以及
多个加热器，所述多个加热器中的每一个加热器形成在所述多个底部电极中的相应一条底部电极与所述N个PCM元件中的相应一个PCM元件之间。
2.根据权利要求1所述的存储器装置，还包括：
多个比较器电路，所述多个比较器电路中的每一个比较器电路与所述N条字线中的两条字线耦接，使得所述多个比较器电路中的每一个比较器电路被配置为比较从所述N条字线接收的N个信号中的每两个信号，并且输出一位的每个比较结果。
3.根据权利要求2所述的存储器装置，其中，所述N个信号中的每一个信号包括电压信号，并且所述多个比较器电路中的每一个比较器电路包括运算放大器(op-amp)比较器电路或电压比较器电路。
4.根据权利要求1-3中任一项所述的存储器装置，还包括：
形成在所述N个PCM元件中的相应的PCM元件上的多个顶部电极。
5.根据权利要求4中任一项所述的存储器装置，其中，所述多个顶部电极中的每一个顶部电极形成在所述位线与所述N个PCM元件中的相应一个PCM元件之间。
6.根据权利要求1-3中任一项所述的存储器装置，还包括：
多个静态随机存取存储器(SRAM)，其中，所述多个SRAM中的每一个SRAM耦接在所述N条字线中的每两条字线之间。
7.根据权利要求6所述的存储器装置，其中：
所述多个SRAM中的每一个SRAM包括一对交叉耦合的反相器和一对传输门晶体管，所述一对传输门晶体管被配置为允许能够由所述N条字线中的每两条字线访问所述一对交叉耦合的反相器。
8.根据权利要求1-3中任一项所述的存储器装置，其中，N是2。
9.一种存储器装置，包括：
位线；
多个存储器单元，与所述位线耦接，所述多个存储器单元中的每一个存储器单元包括公共相变存储器(PCM)元件和与所述公共PCM元件耦接的两个选择器，其中，所述公共相变存储器元件耦接到一条所述位线；以及
两条字线，其中，所述两条字线中的每一条字线与所述两个选择器中的每一个选择器耦接，
其中，所述多个存储器单元中的每一个存储器单元还包括：
两个底部电极，所述两个底部电极中的每一个底部电极形成在所述两条字线中的相应一条字线与所述两个选择器中的相应一个选择器之间；以及
两个加热器，所述两个加热器中的每一个加热器形成在所述两个底部电极中的相应一条底部电极与所述公共相变存储器元件之间。
10.根据权利要求9所述的存储器装置，还包括：
形成在所述公共PCM元件上的公共顶部电极。
11.一种系统，包括：
存储器装置，包括：
位线；
多个存储器单元，与所述位线耦接，所述多个存储器单元中的每一个存储器单元包括N个相变存储器(PCM)元件和N个选择器，其中，N是大于1的正整数，其中，所述N个选择器中的每一个选择器与所述N个PCM元件中的相应一个PCM元件耦接，其中，所述N个相变存储器元件耦接到一条所述位线；以及
N条字线，其中，所述N条字线中的每一条字线与所述N个选择器中的相应一个选择器耦接，
其中，所述多个存储器单元中的每一个存储器单元还包括：
多个底部电极，所述多个底部电极中的每一个底部电极形成在所述N条字线中的相应一条字线与所述N个选择器中的相应一个选择器之间；以及
多个加热器，所述多个加热器中的每一个加热器形成在所述多个底部电极中的相应一条底部电极与所述N个PCM元件中的相应一个PCM元件之间，以及
存储器控制器，耦接到所述存储器装置且被配置为通过所述位线和所述N条字线控制所述多个存储器单元。
12.根据权利要求11所述的系统，还包括：
多个比较器电路，其中，所述多个比较器电路中的每一个比较器电路与所述N条字线中的每一条字线耦接，使得所述多个比较器电路中的每一个比较器电路被配置为比较从所述N条字线中的每两条字线接收的N个信号中的每两个信号，并且输出一位的每个比较结果，其中，所述多个比较器电路包括在所述存储器装置或所述存储器控制器中。
13.根据权利要求12所述的系统，其中，所述N个信号中的每一个信号包括电压信号，并且所述多个比较器电路中的每一个比较器电路包括运算放大器(op-amp)比较器电路或电压比较器电路。
14.根据权利要求11-13中任一项所述的系统，所述N个PCM元件形成公共PCM元件。
15.根据权利要求11-13中任一项所述的系统，所述存储器装置还包括：
多个顶部电极，所述多个顶部电极中的每一个顶部电极形成在所述位线和所述N个PCM元件中的相应一个PCM元件之间。
16.根据权利要求11-13中任一项所述的系统，所述存储器装置还包括：
多个静态随机存取存储器(SRAM)，其中，所述多个SRAM中的每一个SRAM耦接在所述N条字线中的每两条字线之间。
17.根据权利要求16所述的系统，其中，
所述多个SRAM中的每一个SRAM包括一对交叉耦合的反相器和一对传输门晶体管，所述一对传输门晶体管被配置为控制所述一对交叉耦合的反相器以便能够由所述N条字线中的每两条字线访问。
18.根据权利要求17所述的系统，其中，
每对交叉耦合的反相器被配置为存储所述N条字线中的相应两条字线之间的电压差，使得所述多个SRAM被配置为存储所述N条字线中的每两条字线之间的电压差。
19.一种操作存储器装置的方法，所述存储器装置包括：多个存储器单元，所述多个存储器单元中的每一个存储器单元包括N个相变存储器(PCM)元件和N个选择器，其中，N是大于1的正整数，其中，所述N个选择器中的每一个选择器与所述N个PCM元件中的相应一个PCM元件耦接，其中，所述N个相变存储器元件耦接到一条位线；以及N条字线，所述N条字线中的每一条字线与所述N个选择器中的相应一个选择器耦接，其中，所述多个存储器单元中的每一个存储器单元还包括多个底部电极和多个加热器，所述多个底部电极中的每一个底部电极形成在所述N条字线中的相应一条字线与所述N个选择器中的相应一个选择器之间，并且所述多个加热器中的每一个加热器形成在所述多个底部电极中的相应一条底部电极与所述N个PCM元件中的相应一个PCM元件之间，所述方法包括：
将数据输入到所述多个存储器单元中的每一个存储器单元中以从所述N条字线生成N个信号；以及
在所述N个信号稳定之前，比较从所述N条字线读取的所述N个信号中的每两个信号，以输出一位的比较结果。
20.根据权利要求19所述的方法，其中，所述N个信号中的每一个信号包括电压信号。
21.根据权利要求19或20所述的方法，其中，所述存储器装置还包括多个比较器电路，从所述N条字线读取的所述N个信号中的每两个信号包括第一输入信号和第二输入信号，所述方法包括：
响应于所述第一输入信号大于所述第二输入信号，将所述位输出为1；以及
响应于所述第一输入信号小于所述第二输入信号，将所述位输出为0。
22.根据权利要求19-20中任一项所述的方法，其中，N是2，并且所述N个PCM元件包括第一PCM元件和第二PCM元件，其中，将所述第一PCM元件编程为1，并且将所述第二PCM元件编程为0。
23.根据权利要求22所述的方法，其中，所述存储器装置还包括多个静态随机存取存储器(SRAM)，并且其中，
所述多个SRAM中的每一个SRAM包括一对交叉耦合的反相器；并且
存储每个电压差包括在相应的一对交叉耦合的反相器中存储所述N条字线中的相应两条字线之间的电压差。
24.一种操作存储器装置的方法，所述存储器装置包括：多个存储器单元，所述多个存储器单元中的每一个存储器单元包括第一相变存储器(PCM)元件、第二PCM元件、第一选择器和第二选择器，其中，所述第一选择器和所述第二选择器分别与第一PCM元件和第二PCM元件耦接；以及第一字线和第二字线，其中，所述第一字线和所述第二字线分别与所述第一选择器和所述第二选择器耦接，所述方法包括：
将所述第一选择器编程为0并且将所述第二选择器编程为1；
读取所述第一PCM元件和所述第二PCM元件以生成所述第一PCM元件和所述第二PCM元件的第一电压差；
将所述第一选择器编程为1并且将所述第二选择器编程为0；
读取所述第一PCM元件和所述第二PCM元件以生成所述第一PCM元件和所述第二PCM元件的第二电压差；
响应于确定所述第一电压差和所述第二电压差同为正或负，确定所述第一PCM元件和所述第二PCM元件中的至少一个PCM元件出现故障；以及
响应于确定所述第一电压差和所述第二电压差不同为正或负，确定所述第一PCM元件和所述第二PCM元件中的一个PCM元件功能良好。
25.根据权利要求24所述的方法，其中，读取所述第一PCM元件和所述第二PCM元件包括生成第一读出信号和第二读出信号，并且在所述第一读出信号和所述第二读出信号稳定之前完成所述读取。
CN202180002652.7A 2021-06-30 2021-06-30 相变存储器装置、系统及其操作方法 Active CN113678203B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/103403 WO2023272550A1 (en) 2021-06-30 2021-06-30 Phase-change memory devices, systems, and methods of operating thereof

Publications (2)

Publication Number Publication Date
CN113678203A CN113678203A (zh) 2021-11-19
CN113678203B true CN113678203B (zh) 2024-09-20

Family

ID=78551054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002652.7A Active CN113678203B (zh) 2021-06-30 2021-06-30 相变存储器装置、系统及其操作方法

Country Status (3)

Country Link
US (1) US11929117B2 (zh)
CN (1) CN113678203B (zh)
WO (1) WO2023272550A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359502A (zh) * 2008-07-24 2009-02-04 复旦大学 一种新型的高密度多值相变存储器的存储方案
JP2013127829A (ja) * 2011-12-16 2013-06-27 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性デュアルポートメモリ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335906B2 (en) * 2003-04-03 2008-02-26 Kabushiki Kaisha Toshiba Phase change memory device
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US8179739B2 (en) * 2007-08-10 2012-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8077504B2 (en) * 2009-04-09 2011-12-13 Qualcomm Incorporated Shallow trench type quadri-cell of phase-change random access memory (PRAM)
US9218875B2 (en) * 2013-03-14 2015-12-22 Globalfoundries Singapore Pte. Ltd. Resistive non-volatile memory
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
US10157667B2 (en) * 2017-04-28 2018-12-18 Micron Technology, Inc. Mixed cross point memory
WO2019152877A1 (en) * 2018-02-04 2019-08-08 Hsu Fu Chang Methods and apparatus for memory cells that combine static ram and non-volatile memory
KR102550416B1 (ko) * 2018-09-17 2023-07-05 삼성전자주식회사 메모리 장치
EP3891784A4 (en) * 2019-04-15 2022-08-17 Yangtze Memory Technologies Co., Ltd. INTEGRATION OF NON-AND THREE-DIMENSIONAL MEMORY DEVICES WITH MULTIPLE FUNCTIONAL CHIPS
CN110335636B (zh) * 2019-07-05 2021-04-02 中国科学院上海微系统与信息技术研究所 相变存储器的多级存储读写方法及系统
WO2021072576A1 (en) * 2019-10-14 2021-04-22 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional phase-change memory devices
KR102659033B1 (ko) * 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들
US11165021B2 (en) 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359502A (zh) * 2008-07-24 2009-02-04 复旦大学 一种新型的高密度多值相变存储器的存储方案
JP2013127829A (ja) * 2011-12-16 2013-06-27 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性デュアルポートメモリ

Also Published As

Publication number Publication date
US11929117B2 (en) 2024-03-12
WO2023272550A1 (en) 2023-01-05
US20230005534A1 (en) 2023-01-05
CN113678203A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US7590918B2 (en) Using a phase change memory as a high volume memory
US11869588B2 (en) Three-state programming of memory cells
CN111480200A (zh) 自动参考存储器单元读取技术
KR20210032001A (ko) 메모리 셀 프로그래밍 기술
US20240194272A1 (en) Method and system for accessing memory cells
US20220113892A1 (en) Multi-level memory programming and readout
CN112562760A (zh) 存储器装置和存储器模块
EP4109454A1 (en) Cross-point memory read technique to mitigate drift errors
US11139026B2 (en) Variable reference based sensing scheme
CN113678203B (zh) 相变存储器装置、系统及其操作方法
Wang et al. Design exploration of 3D stacked non-volatile memory by conductive bridge based crossbar
CN113348511A (zh) 用于嵌入式应用的存储器
US20230186985A1 (en) Technologies for dynamic current mirror biasing for memory cells
US11468946B2 (en) Semiconductor storage device
KR102298604B1 (ko) 저항성 메모리 장치의 제어 방법
US10957387B1 (en) Multi-level cell (MLC) techniques and circuits for cross-point memory
US11996145B2 (en) Cross-point array with threshold switching selector memory element
US20090257264A1 (en) Memory and method of evaluating a memory state of a resistive memory cell
US11763910B2 (en) Multi-command memory accesses
US20220180934A1 (en) Read window budget optimization for three dimensional crosspoint memory
US12086421B2 (en) Memory device with data scrubbing capability and methods
US20230093729A1 (en) Technologies for on-memory die voltage regulator
US20230307043A1 (en) Technologies for current biasing for memory cells
US20230317154A1 (en) Technologies for dynamic biasing for memory cells
Bai et al. Memory Design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant