[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113646896B - 磷化铟基板 - Google Patents

磷化铟基板 Download PDF

Info

Publication number
CN113646896B
CN113646896B CN202080025616.8A CN202080025616A CN113646896B CN 113646896 B CN113646896 B CN 113646896B CN 202080025616 A CN202080025616 A CN 202080025616A CN 113646896 B CN113646896 B CN 113646896B
Authority
CN
China
Prior art keywords
wafer
plane
main surface
edge
indium phosphide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080025616.8A
Other languages
English (en)
Other versions
CN113646896A (zh
Inventor
冈俊介
铃木健二
林英昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN113646896A publication Critical patent/CN113646896A/zh
Application granted granted Critical
Publication of CN113646896B publication Critical patent/CN113646896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种通过背磨等方法从晶片背面进行研磨时，晶片边缘的尖锐得到抑制的磷化铟基板。一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为0°＜θ≤110°，在与晶片边缘正交的剖面中，至少在主面侧具有边缘圆角，主面侧的边缘圆角的曲率半径Rf为200～350μm。

Description

磷化铟基板
技术领域
本发明涉及一种磷化铟基板。
背景技术
磷化铟(InP)是由III族的铟(In)和V族的磷(P)构成的III－V族化合物半导体材料。作为半导体材料的特性，具有如下特性：带隙1.35eV，电子迁移率～5400cm2/V·s，高电场下的电子迁移率成为比硅、镓砷这样其他一般的半导体材料高的值。此外，还具有如下的特征：常温常压下的稳定的晶体结构为立方晶的闪锌矿型结构，其晶格常数具有比砷化镓(GaAs)、磷化镓(GaP)等化合物半导体大的晶格常数。
成为磷化铟基板的原料的磷化铟的锭通常在被切片为规定的厚度，被磨削为所期望的形状，适当机械研磨后，为了去除研磨屑、因研磨产生的损伤，供于蚀刻、精密研磨(抛光)等。
在磷化铟基板的主面，有时通过外延生长来设置外延晶体层(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2003－218033号公报
发明内容
发明所要解决的问题
在实施了该外延生长后，进一步进行之后的工序的情况下，不需要基板的厚度，因此通过背磨(back lap)等方法从晶片背面进行研磨，使基板例如变薄至100μm以上且200μm以下。在此，晶片的边缘部通常为尖锐的形状，因此存在如下问题点：在通过背面研磨(也称为背磨)等方法从晶片背面进行研磨时，边缘部会进一步变尖，因此晶片会变得容易破碎。
本发明是为了解决上述的问题而完成的，其目的在于，提供一种通过背磨等方法从晶片背面进行研磨时，晶片边缘的尖锐得到抑制的磷化铟基板。
用于解决问题的方案
本发明的实施方式由以下的(1)～(11)规定。
(1)一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤110°，在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为200～350μm。
(2)根据(1)所述的磷化铟基板，其中，所述所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤100°。
(3)一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤100°，在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为200～350μm。
(4)根据(3)所述的磷化铟基板，其中，所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤95°。
(5)一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤90°，在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为200～350μm，基板的直径为50.8mm以下。
(6)根据(5)所述的磷化铟基板，其中，所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤90°。
(7)一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤110°，在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为200～350μm，基板的直径为76.2mm以下。
(8)根据(7)所述的磷化铟基板，其中，所述所成的角θ就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤100°。
(9)一种磷化铟基板，其特征在于，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤100°，在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为200～350μm，基板的直径为100mm以下。
(10)根据(9)所述的磷化铟基板，其中，所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤95°。
(11)根据(1)～(10)中任一项所述的磷化铟基板，其中，所述主面侧的边缘圆角的曲率半径Rf为223～338μm。
发明效果
根据本发明的实施方式，能提供一种通过背磨等方法从晶片背面进行研磨时，晶片边缘的尖锐得到抑制的磷化铟基板。
附图说明
图1是磷化铟基板的晶片边缘附近的剖面示意图。
图2是磷化铟基板的晶片边缘附近的剖面示意图。
图3是磷化铟基板的晶片边缘附近的剖面示意图。
图4是实施例的磷化铟基板的晶片边缘附近的剖面示意图。
图5是用于说明磷化铟基板的边缘圆角的曲率半径Rf的剖面示意图。
图6是磷化铟基板的具有锥形部和直线部的晶片边缘附近的剖面示意图。
具体实施方式
〔磷化铟基板〕
以下，对本实施方式的磷化铟基板的构成进行说明。
本实施方式的磷化铟(InP)基板具有：用于形成外延晶体层的主面和主面的相反一侧的背面。
用于形成外延晶体层的主面为如下的面：为了形成半导体元件结构而将本实施方式的磷化铟基板用作外延生长用的基板时，实际实施外延生长的面。
磷化铟基板的主面的最大直径没有特别限定，可以为49～151mm，也可以为49～101mm。磷化铟基板的平面形状可以为圆形，也可以为矩形等四边形。
磷化铟基板的厚度没有特别限定，例如，优选为300～900μm，更优选为300～700μm。特别是在口径大的情况下，若磷化铟基板的厚度小于300μm则恐怕会破碎，若磷化铟基板的厚度超过900μm，则有时会产生母材晶体浪费的问题。
就本实施方式的磷化铟基板而言，作为掺杂物(杂质)，可以以载体浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Zn，也可以以载体浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含S，也可以以载体浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Sn，也可以以载体浓度成为1×106cm-3以上且1×109cm-3以下的方式包含Fe。
本实施方式的磷化铟基板在一个侧面中，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为100μm以上且200μm以下的所有平面A均为0°＜θ≤110°。
为了理解上述的平面A、平面B以及角θ等，在图1～3中分别示出磷化铟基板的晶片边缘附近的剖面示意图。磷化铟基板的晶片边缘的剖面如图1～3所示，将长方形的角切削(被实施倒角)而成为曲线状。因此，根据在晶片的哪个部分取平面A，上述的角θ的大小会发生变化。此外，该角θ越接近180°，晶片边缘变得越尖。需要说明的是，图1～3分别为用于理解本发明的磷化铟基板中的平面A、平面B、交线以及角θ的附图，它们不直接表示本发明的磷化铟基板。此外，在本发明中，“晶片边缘”是指磷化铟基板的侧面，即，表示主面和背面除外的外表面。
在图1所示的例子中，在晶片的厚度方向的中心取平面A。由此，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为90°。
在图2所示的例子中，在晶片的厚度方向的上部取平面A。这样，在晶片的厚度方向的上部取平面A的情况下，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为钝角(90°＜θ＜180°)。
在图3所示的例子中，在晶片的厚度方向的下部取平面A。这样，在晶片的厚度方向的下部取平面A的情况下，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为锐角(0°＜θ＜90°)。
并且，就本实施方式的磷化铟基板而言，该角θ被控制为，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为0°＜θ≤110°。根据这样的构成，在通过背磨等方法对磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等，能良好地抑制在晶片边缘产生破碎等损伤。该角θ优选被控制为，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为60°≤θ≤100°。
平面B如上所述，为包含晶片边缘与平面A的交线且与晶片边缘相切的平面，即使确定了晶片边缘与平面A的交线，根据晶片边缘的表面的粗糙度的程度，平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ的值也会发生某种程度变化。关于因该晶片边缘的表面粗糙度引起的角θ的变化，可认为，特别是对作为本发明效果的、通过背磨等方法从晶片背面进行研磨时产生的晶片边缘的尖锐的抑制造成的影响非常小。需要说明的是，在本发明的实施方式中规定的各角θ是如后述那样，通过利用Wafer Edge ProfileChecker(雄飞电子公司制EPRO－212EO)对晶片边缘的形状进行观察来测定出的值，平面B无论晶片边缘的表面粗糙度为何种程度，只要能以使用该Wafer Edge Profile Checker能测定的程度的精度来测定即可。
在本实施方式中，将平面A设为距主面的距离成为100μm以上且200μm以下的所有平面A，其原因在于，对于通过背磨等方法从晶片背面研磨至距主面的距离成为100μm以上且200μm以下的厚度的磷化铟基板，可得到上述的效果。
本实施方式的磷化铟基板如图5所示，在与晶片边缘正交的剖面中，至少在主面侧具有边缘圆角，该边缘圆角具有曲率半径Rf。磷化铟基板也可以在背面侧具有边缘圆角，该边缘圆角具有规定的曲率半径Rb。此外，晶片边缘如图6所示，也可以构成为包括：锥形部，从主面侧和背面侧分别使晶片厚度减少而形成；边缘圆角，与锥形部平滑地连接；以及直线部L，沿着厚度方向，并且与该边缘圆角平滑地连接。
本实施方式的磷化铟基板在另一方案中，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为150μm以上且200μm以下的所有平面A均为0°＜θ≤100°。在该实施方式中，该角θ被控制为，就距主面的距离成为150μm以上且200μm以下的所有平面A而言均为0°＜θ≤100°。根据这样的构成，通过背磨等方法对磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等，能良好地抑制在晶片边缘产生的破碎等损伤。该角θ优选被控制为，就距主面的距离成为150μm以上且200μm以下的所有平面A而言均为60°≤θ≤95°。
在本实施方式中，将平面A设为距主面的距离成为150μm以上且200μm以下的所有平面A，其原因在于，对于通过背磨等方法从晶片背面研磨至距主面的距离成为150μm以上且200μm以下的厚度的磷化铟基板，可得到上述的效果。
本实施方式的磷化铟基板在再一方案中，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为100μm以上且200μm以下的所有平面A均为60°≤θ≤90°，基板的直径为50.8mm以下。在该实施方式中，该角θ被控制为，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为60°≤θ≤90°。根据这样的构成，通过背磨等方法对基板的直径为50.8mm以下的磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等，能良好地抑制在晶片边缘产生破碎等损伤。该角θ优选被控制为，就距主面的距离成为150μm以上且200μm以下的所有平面A而言均为60°≤θ≤90°。
本实施方式的磷化铟基板在又一方案中，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为100μm以上且200μm以下的所有平面A均为80°≤θ≤110°，基板的直径为76.2mm以下。在该实施方式中，该角θ被控制为，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为80°≤θ≤110°。根据这样的构成，通过背磨等方法从晶片背面对基板的直径为76.2mm以下的磷化铟基板进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等，能良好地抑制在晶片边缘产生破碎等损伤。该角θ优选被控制为，就距主面的距离成为150μm以上且200μm以下的所有平面A而言均为80°≤θ≤100°。
本实施方式的磷化铟基板在又一方案中，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距主面的距离成为100μm以上且200μm以下的所有平面A均为80°≤θ≤100°，基板的直径为100mm以下。在该实施方式中，该角θ被控制为，就距主面的距离成为100μm以上且200μm以下的所有平面A而言均为80°≤θ≤100°。根据这样的构成，通过背磨等方法从晶片背面对基板的直径为100mm以下的磷化铟基板进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等中，能良好地抑制在晶片边缘产生破碎等损伤。该角θ优选被控制为，就距主面的距离成为150μm以上且200μm以下的所有平面A而言均为80°≤θ≤95°。
在本实施方式中，将平面A设为距主面的距离成为100μm以上且200μm、或者成为150μm以上且200μm以下的所有平面A，其原因在于，对于通过背磨等方法从晶片背面进行研磨至距主面的距离成为100μm以上且200μm、或者成为150μm以上且200μm以下的厚度的磷化铟基板，可得到上述的效果。
此外，在上述的所有实施方式中，磷化铟基板的主面侧的边缘圆角的曲率半径Rf为200～350μm。若主面侧的边缘圆角的曲率半径Rf小于200μm，则在形成图6所示那样的具有锥形部的晶片边缘时，锥形部变长，在背磨至较薄时残留锥形部，由此会无法抑制晶片边缘的尖锐。此外，若主面侧的边缘圆角的曲率半径Rf超过350μm，则在形成图6所示那样的具有锥形部的晶片边缘时，基板厚度会变大。主面侧的边缘圆角的曲率半径Rf更优选为223～338μm。
〔磷化铟基板的制造方法〕
接着，对本发明的实施方式的磷化铟基板的制造方法进行说明。
作为磷化铟基板的制造方法，首先，通过公知的方法制作磷化铟的锭。
接着，对磷化铟的锭进行磨削而制成圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯，沿规定的晶体面切割磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。
接着，为了去除在利用钢丝锯进行的切割工序中产生的加工变质层，利用规定的蚀刻液对切割后的晶片进行双面蚀刻(一次蚀刻)。晶片能通过将晶片整体浸渍于蚀刻液中来进行蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的至少一方的表面优选对两面进行研磨。该研磨工序也被称为刷磨(lapping)工序，通过利用规定的研磨剂进行研磨，在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用规定的蚀刻液对研磨后的晶片进行双面蚀刻(二次蚀刻)。晶片能通过使晶片整体浸渍于所述蚀刻液中来进行蚀刻。
接着，利用镜面研磨用的研磨材料对晶片的主面进行研磨而精加工为镜面。
接着，进行清洗，由此制造本发明的实施方式的磷化铟晶片。
在本实施方式的磷化铟基板中，在距主面的距离成为规定范围的所有平面A中，为了控制上述的与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，通过在上述的刷磨、蚀刻以及抛光时，基于晶片被切削的量的基础上，适当调节倒角量来控制晶片边缘的形状即可。更具体而言，通过将晶片主面侧和背面侧的倒角量(从晶片边缘起的倒角宽度)分别设为50～150μm的范围，在晶片厚度方向上分别以150μm以下的范围将倒角后的主面侧和背面侧的去除量进行去除(抛光)，能在距主面的距离成为规定范围的所有平面A中，适当控制上述的与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ。
〔半导体外延晶片〕
通过对本发明的实施方式的磷化铟基板的主面，利用公知的方法使半导体薄膜外延生长，能形成外延晶体层，制作半导体外延晶片。作为该外延生长的例子，可以形成在磷化铟基板的主面使InAlAs缓冲层、InGaAs通道层、InAlAs间隔层、InP电子供给层外延生长而成的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)结构。在制作具有这样的HEMT结构的半导体外延晶片的情况下，通常对镜面精加工后的磷化铟基板实施利用硫酸/过氧化氢水等蚀刻溶液的蚀刻处理来去除附着于基板表面的硅(Si)等杂质。在使该蚀刻处理后的磷化铟基板的背面与基座(susceptor)接触而支承的状态下，通过在磷化铟基板的主面利用分子线外延生长法(MBE：Molecular Beam Epitaxy)或有机金属气相生长(MOCVD：Metal Organic Chemical Vapor Deposition)来形成外延膜。
实施例
以下，提供用于更好地理解本发明及其优点的实施例，但本发明不限定于这些实施例。
如以下所述制作出实施例1～4和比较例1～2。
首先，准备了以规定的直径培养出的磷化铟的单晶体的锭。
接着，对磷化铟的单晶体的锭的外周进行磨削，制成圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯，沿规定的晶体面切割磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使钢丝往复一边始终持续输送新线，并且使磷化铟向钢丝锯移动。将在此制作出的晶片的尺寸(晶片直径和晶片厚度)示于表1。
接着，为了去除在利用钢丝锯的切割工序中产生的加工变质层，利用85质量％的磷酸水溶液与30质量％的过氧化氢水的混合溶液，从双面对切割后的晶片进行蚀刻(一次蚀刻)。晶片通过将晶片整体浸渍于蚀刻液中而进行了蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的两面进行了研磨(刷磨)。此时，通过利用研磨剂进行研磨，在保持晶片的平坦性的状态下去除了晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的过氧化氢水以及超纯水的混合溶液，从双面对研磨后的晶片以合计为表1所记载的蚀刻量(从表面蚀刻的厚度)进行了蚀刻(二次蚀刻)。晶片通过将晶片整体浸渍于所述蚀刻液中而进行了蚀刻。
接着，利用镜面研磨用的研磨材料对晶片的主面进行研磨(抛光)而精加工为镜面后，进行清洗，由此制作出磷化铟基板。
将上述的晶片制造工序中的各条件示于表1。关于表1的各条件，可以参照图4所示的磷化铟基板的晶片边缘附近的剖面示意图。
在表1中，“倒角后工序、主面侧去除量：晶片厚度方向(μm)”、“倒角后工序、背面侧去除量：晶片厚度方向(μm)”分别表示在晶片的主面侧和背面侧，通过上述的刷磨、二次蚀刻以及抛光而去除的量的合计。
在实施例1～4中，分别在晶片中与取晶片的主面平行的平面A时，以对于距主面规定的距离的平面A，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为规定的范围的方式调整各晶片制造。此外，对于主面侧边缘圆角的曲率半径Rf，以成为规定的范围的方式调整各晶片制造。
(评价)
使用Wafer Edge Profile Checker(雄飞电子公司制EPRO－212EO)对实施例1～4和比较例1～2的晶片的边缘形状进行了测定。角度(θ1、θ2、θ3)的计算通过以下方法实施：引出与背磨后的厚度对应的、与主面平行的直线A(与平面A对应)，引出以直线A与晶片边缘的交点为切点的切线B(与平面B对应)，求出直线A与切线B所成的角。
将制作出的晶片形状、晶片制造条件以及晶片的上述评价结果示于表1。
在表1的实施例1中，主面侧的边缘圆角的曲率半径Rf表示倒角后的晶片的数值。另一方面，对于表1的实施例2～4和比较例1～2，表示利用镜面研磨用的研磨材料对主面进行研磨(抛光)而精加工为镜面后的晶片的数值。晶片的主面侧的边缘圆角的曲率半径Rf在研磨(抛光)后的曲率半径和倒角后的曲率半径中被假定为相同。
[表1]
就实施例1～4的基板而言，背面去除后的晶片边缘的尖锐均良好地得到了抑制。相对于此，就比较例1和2的基板而言，背面去除后的晶片边缘的尖锐均较大。

Claims (9)

1.一种磷化铟基板，其特征在于，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤100°，
在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为223～350μm，
所述主面侧的从晶片边缘起的倒角宽度为50～95μm。
2.一种磷化铟基板，其特征在于，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤100°，
在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为223～350μm，
所述主面侧的从晶片边缘起的倒角宽度为50～95μm。
3.根据权利要求2所述的磷化铟基板，其中，
所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤95°。
4.一种磷化铟基板，其特征在于，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤90°，
在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为223～350μm，
基板的直径为50.8mm以下，
所述主面侧的从晶片边缘起的倒角宽度为50～95μm。
5.根据权利要求4所述的磷化铟基板，其中，
所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤90°。
6.一种磷化铟基板，其特征在于，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤100°，
在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为223～350μm，
基板的直径为76.2mm以下，
所述主面侧的从晶片边缘起的倒角宽度为50～95μm。
7.一种磷化铟基板，其特征在于，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，就距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤100°，
在与所述晶片边缘正交的剖面中，至少在所述主面侧具有边缘圆角，所述主面侧的边缘圆角的曲率半径Rf为223～350μm，
基板的直径为100mm以下，
所述主面侧的从晶片边缘起的倒角宽度为50～95μm。
8.根据权利要求7所述的磷化铟基板，其中，
所述所成的角θ，就距所述主面的距离成为150μm以上且200μm以下的所有所述平面A而言均为80°≤θ≤95°。
9.根据权利要求1～8中任一项所述的磷化铟基板，其中，
所述主面侧的边缘圆角的曲率半径Rf为303～338μm。
CN202080025616.8A 2020-01-29 2020-12-23 磷化铟基板 Active CN113646896B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020013045 2020-01-29
JP2020-013045 2020-01-29
JP2020082768 2020-05-08
JP2020-082768 2020-05-08
PCT/JP2020/048288 WO2021153120A1 (ja) 2020-01-29 2020-12-23 リン化インジウム基板

Publications (2)

Publication Number Publication Date
CN113646896A CN113646896A (zh) 2021-11-12
CN113646896B true CN113646896B (zh) 2024-06-14

Family

ID=77078750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080025616.8A Active CN113646896B (zh) 2020-01-29 2020-12-23 磷化铟基板

Country Status (7)

Country Link
US (1) US20220208549A1 (zh)
EP (1) EP3933077A4 (zh)
JP (1) JP7158594B2 (zh)
KR (1) KR102576528B1 (zh)
CN (1) CN113646896B (zh)
TW (1) TWI747695B (zh)
WO (1) WO2021153120A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055233B1 (ja) * 2021-09-07 2022-04-15 Ｊｘ金属株式会社 リン化インジウム基板
EP4170700A4 (en) * 2021-09-07 2024-01-03 JX Nippon Mining & Metals Corporation INDIUM PHOSPHIDE SUBSTRATE
CN114734333A (zh) * 2022-05-05 2022-07-12 北京天科合达半导体股份有限公司 一种倒角方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266043A (ja) * 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745568A (ja) * 1993-07-30 1995-02-14 Hitachi Ltd 半導体ウエハの研削方法
JP3550942B2 (ja) * 1997-05-08 2004-08-04 トヨタ自動車株式会社 プレス曲げ方法及び装置
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19919415A1 (de) * 1998-05-07 1999-11-18 Trw Inc Linsen-Faser-Kopplereinheit und Verfahren zum Herstellen der Einheit
JP2001291229A (ja) * 2000-04-05 2001-10-19 Asahi Glass Co Ltd 磁気ディスク用ガラス基板
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
JP2006203071A (ja) * 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
CA2641016A1 (en) * 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
CN102437043B (zh) * 2011-12-15 2013-09-25 天津中环领先材料技术有限公司 采用划磨方式去除igbt用抛光片晶圆边缘氧化膜的方法
US10229353B2 (en) * 2014-07-31 2019-03-12 3M Innovative Properties Company RFID tag on stretchable substrate
JP6471686B2 (ja) * 2015-12-24 2019-02-20 株式会社Sumco シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP6610587B2 (ja) * 2017-03-13 2019-11-27 信越半導体株式会社 ウェーハの製造方法
CN109689946B (zh) * 2017-04-28 2021-03-12 Ｊｘ金属株式会社 半导体晶圆及半导体晶圆的研磨方法
KR102483923B1 (ko) * 2017-12-27 2023-01-02 삼성전자 주식회사 베벨부를 갖는 반도체 웨이퍼
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266043A (ja) * 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ

Also Published As

Publication number Publication date
CN113646896A (zh) 2021-11-12
JPWO2021153120A1 (zh) 2021-08-05
KR20210132186A (ko) 2021-11-03
EP3933077A1 (en) 2022-01-05
TWI747695B (zh) 2021-11-21
JP7158594B2 (ja) 2022-10-21
TW202144632A (zh) 2021-12-01
WO2021153120A1 (ja) 2021-08-05
US20220208549A1 (en) 2022-06-30
KR102576528B1 (ko) 2023-09-11
EP3933077A4 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
CN113646896B (zh) 磷化铟基板
US20220199770A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
US20220189883A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207309A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
WO2022137728A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
WO2022137727A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
US12065759B2 (en) Indium phosphide substrate
JP7055233B1 (ja) リン化インジウム基板
JP6906080B2 (ja) リン化インジウム基板
CN113207310A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant