CN113540212B - 一种碳化硅功率器件及其制造方法 - Google Patents
一种碳化硅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN113540212B CN113540212B CN202110807048.3A CN202110807048A CN113540212B CN 113540212 B CN113540212 B CN 113540212B CN 202110807048 A CN202110807048 A CN 202110807048A CN 113540212 B CN113540212 B CN 113540212B
- Authority
- CN
- China
- Prior art keywords
- region
- pbody
- metal
- contact
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- -1 aluminum ions Chemical class 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 230000005764 inhibitory process Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 238000009776 industrial production Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种碳化硅功率器件及其制造方法，其包括底部设置的碳化硅N型衬底以及其一侧设置的N型外延层，还包括P2注入区、P1注入区、Pbody注入区、N+截止环、N+源区、P+接触区、内金属层、栅沟槽、多晶硅、硼磷硅玻璃、正面金属层、背面金属层和P型环形区域，N型外延层顶端的一角位置处设置有P2注入区，P2注入区上设置有P1注入区，P1注入区的一侧设置有内金属层，内金属层的一侧设置有Pbody注入区，Pbody注入区顶端的中部设置有N+截止环，N型外延层另一角位置处设置有N+源区，N+截止环的两侧均设置有P+接触区，N型外延层、Pbody注入区和N+截止环的中部开设有栅沟槽，栅沟槽内设置有多晶硅，N型外延层的表面设置有硼磷硅玻璃。
Description
技术领域
本发明涉及半导体器件，具体为一种碳化硅功率器件及其制造方法。
背景技术
在当代社会快速发展的时代背景下，功率半导体材料和器件的进步已经成为交通运输、工业生产、国防建设、环境保护以及医疗卫生等诸多行业发展兴盛的有力驱动。自1948年以锗为基底材料制作的双极型晶体管诞生以来，功率开关器件现已控制着世界上90％以上的用电总量。如果说信息电子是指挥工业生产的大脑，那么功率电子无疑是为工业生产提供源源不断动力的心脏。电力电子技术通过以功率器件为核心的电力电子电路进行电能变换，为负载提供高效、可靠性高的电能形式。然而，通常应用下的电能变换效率为85％-95％。较大比例的电能以热损耗的方式消耗。在全球温度升高、海平面上升以及地球生物多样性遭到较大扰乱的背景下，功率半导体电能转换效率的提升尤为重要。目前，Si、GaAs等传统半导体材料已越来越不能满足日趋苛刻的应用需求。而以SiC、GaN为代表的第三代半导体材料，因其更为理想的材料性能和以其为体材料制作的功率器件更显著的性能优点，引起了业内研究人员的广泛兴趣和有力研发。
在硅基功率开关器件性能难以获得大幅优化的背景下，碳化硅(SiC)材料以其导热性能佳、电子饱和漂移速度快、电压阻断能力强以及抗辐照能力优等优势，使得SiC基金属氧化物半导体场效应晶体管(SiC MOSFET)在高温、高压、高速和强辐射场合具有广泛的应用前景。SiC双沟槽MOSFET(SiC DTMOS)凭借出色的性能优势，成为了SiC MOSFET设计的主流结构之一。由于SiC MOSFET寄生二极管及其外部反并联二极管存在的问题，同时考虑到现有体内集成肖特基势垒二极管(SBD)工艺不足。
发明内容
针对上述情况，为克服现有技术的缺陷，本发明提供一种碳化硅功率器件及其制造方法，有效的解决了上述技术背景中的问题。
为实现上述目的，本发明提供如下技术方案：本发明包括底部设置的碳化硅N型衬底以及其一侧设置的N型外延层，还包括P2注入区、P1注入区、Pbody注入区、N+截止环、N+源区、P+接触区、内金属层、栅沟槽、多晶硅、硼磷硅玻璃、正面金属层、背面金属层和P型环形区域，N型外延层顶端的一角位置处设置有P2注入区，P2注入区上设置有P1注入区，P1注入区的一侧设置有内金属层，内金属层的一侧设置有Pbody注入区，Pbody注入区顶端的中部设置有N+截止环，N型外延层另一角位置处设置有N+源区，N+截止环的两侧均设置有P+接触区，N型外延层、Pbody注入区和N+截止环的中部开设有栅沟槽，栅沟槽内设置有多晶硅，N型外延层的表面设置有硼磷硅玻璃，硼磷硅玻璃的一侧设置有正面金属层，碳化硅N型衬底的底面设置有背面金属层，Pbody注入区的一侧设置有若干个P型环形区域。
一种碳化硅功率器件的制造方法，包括如下步骤：
1)选取外延浓度为7.5e15cm-3、厚度为8μm的4H-SiC晶片，作为衬底及外延；
2)P2区注入：高温下通过三次注入高能Al离子，同时形成P2区、等位环以及场限环结构，由于光刻胶难以对高能离子形成良好的阻挡效果，故采用由SiO2、Si3N4制作的硬掩膜，由于P2区较深，故由其掺杂分布制作的场限环，应具有更大的结深，故具有比浅结场限环更高的终端效率；
3)P1区注入：高温下通过注入铝离子，形成P1区，P1区的设置，是为了确保P2区与源沟槽金属形成的接触具有较为理想的欧姆接触特征；
4)Pbody注入区：通过注入Al离子，形成适宜杂质浓度分布的Pbody；
5))N+源注入：高温下通过注入氮离子，制成N+源区及N+截止环；
6)P+接触区注入：高温下通过注入氮离子，形成P+接触区，P+接触区的设置，是为了对寄生PNP管的开启形成更佳的抑制作用；
7)高温退火：整体晶片置于1700℃、惰性气氛下退火；
8)源沟槽刻蚀及淀积：通过反应离子刻蚀，或者耦合离子刻蚀，形成源沟槽；通过淀积Ni，并在950℃下退火5分钟，同时在金属-P1区、金属-P2区、金属-Pbody区以及金属-P+区界面形成欧姆接触，在金属-N-漂移区界面形成肖特基接触，通过反刻工艺，去除多余的金属；
9)栅沟槽刻蚀及干氧：同样通过RIE或者ICP的方式，形成符合设计宽度及深度的栅沟槽，在干氧氧化前，先进行牺牲氧化处理；接着在1275℃下进行干氧氧化，并于高温、一氧化氮气氛中退火；
10)多晶硅淀积：通过LPCVD的方式，形成约0.5μm厚的高浓度N掺杂的多晶硅；通过干法刻蚀，去除多余的多晶硅及氧化层；
11)高温氧化，以降低界面表面态；并通过淀积厚1.5μm硼磷硅玻璃，以形成终端介质层及隔离后期形成的栅、源电极；同时起到保护、支撑的作用；
12)正、背面金属化：通过刻蚀BPSG分别打开源极、栅极的接触孔，紧接着分别淀积厚5μm的Al/Ti，并淀积光刻胶以保护背面金属化时对正面的影响；通过磁控溅射法，在背部淀积6μm的Ti/Al，形成漏极；
13)再次高温退火：当金属化完成，于950℃高温下退火，以减少金属-半导体界面的界面态，以达到具有理想接触电阻的欧姆接触。
有益效果：本发明制造的碳化硅功率器件，在粗拉偏的基础上，对器件主要参数进行了细致的拉偏，包括P2区厚度及浓度、平台区宽度以及栅相关参数，得到了耐压大于1200V的SBD-DTMOS结构，通过与器件主要参数基本一致的CON-DTMOS器件比较，明确了所提出SBD-DTMOS结构对CON-DTMOS器件基本性能，包括通态、耐压以及阻断漏电，基本没有影响，SBD-DTMOS器件在不影响CON-DTMOS基本性能的同时，对器件第三象限及器件开关过程中的电学表现起到了极好的优化效果。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1是本发明整体结构示意图；
图2-12是本发明制造步骤结构示意图。
具体实施方式
下面结合附图1-12对本发明的具体实施方式做进一步详细说明。
实施例一，由图1-12给出，本发明提供一种碳化硅功率器件，包括底部设置的碳化硅N型衬底1以及其一侧设置的N型外延层2，还包括P2注入区3、P1注入区4、Pbody注入区5、N+截止环6、N+源区7、P+接触区8、内金属层9、栅沟槽10、多晶硅11、硼磷硅玻璃12、正面金属层13、背面金属层14和P型环形区域15，N型外延层2顶端的一角位置处设置有P2注入区3，P2注入区3上设置有P1注入区4，P1注入区4的一侧设置有内金属层9，内金属层9的一侧设置有Pbody注入区5，Pbody注入区5顶端的中部设置有N+截止环6，N型外延层2另一角位置处设置有N+源区7，N+截止环6的两侧均设置有P+接触区8，N型外延层2、Pbody注入区5和N+截止环6的中部开设有栅沟槽10，栅沟槽10内设置有多晶硅11，N型外延层2的表面设置有硼磷硅玻璃12，硼磷硅玻璃12的一侧设置有正面金属层13，碳化硅N型衬底1的底面设置有背面金属层14，Pbody注入区5的一侧设置有若干个P型环形区域15。
一种碳化硅功率器件的制造方法，包括如下步骤：1)选取外延浓度为7.5e15cm-3、厚度为8μm的4H-SiC晶片，作为衬底及外延；
2)P2区注入：高温下通过三次注入高能Al离子，同时形成P2区、等位环以及场限环结构，由于光刻胶难以对高能离子形成良好的阻挡效果，故采用由SiO2、Si3N4制作的硬掩膜，由于P2区较深，故由其掺杂分布制作的场限环，应具有更大的结深，故具有比浅结场限环更高的终端效率；
3)P1区注入：高温下通过注入铝离子，形成P1区，P1区的设置，是为了确保P2区与源沟槽金属形成的接触具有较为理想的欧姆接触特征；
4)Pbody注入区：通过注入Al离子，形成适宜杂质浓度分布的Pbody；
5))N+源注入：高温下通过注入氮离子，制成N+源区及N+截止环；
6)P+接触区注入：高温下通过注入氮离子，形成P+接触区，P+接触区的设置，是为了对寄生PNP管的开启形成更佳的抑制作用；
7)高温退火：整体晶片置于1700℃、惰性气氛下退火；
8)源沟槽刻蚀及淀积：通过反应离子刻蚀，或者耦合离子刻蚀，形成源沟槽；通过淀积Ni，并在950℃下退火5分钟，同时在金属-P1区、金属-P2区、金属-Pbody区以及金属-P+区界面形成欧姆接触，在金属-N-漂移区界面形成肖特基接触，通过反刻工艺，去除多余的金属；
9)栅沟槽刻蚀及干氧：同样通过RIE或者ICP的方式，形成符合设计宽度及深度的栅沟槽，在干氧氧化前，先进行牺牲氧化处理；接着在1275℃下进行干氧氧化，并于高温、一氧化氮气氛中退火；
10)多晶硅淀积：通过LPCVD的方式，形成约0.5μm厚的高浓度N掺杂的多晶硅；通过干法刻蚀，去除多余的多晶硅及氧化层；
11)高温氧化，以降低界面表面态；并通过淀积厚1.5μm硼磷硅玻璃，以形成终端介质层及隔离后期形成的栅、源电极；同时起到保护、支撑的作用；
12)正、背面金属化：通过刻蚀BPSG分别打开源极、栅极的接触孔，紧接着分别淀积厚5μm的Al/Ti，并淀积光刻胶以保护背面金属化时对正面的影响；通过磁控溅射法，在背部淀积6μm的Ti/Al，形成漏极；
13)再次高温退火：当金属化完成，于950℃高温下退火，以减少金属-半导体界面的界面态，以达到具有理想接触电阻的欧姆接触。
有益效果：本发明制造的碳化硅功率器件，在粗拉偏的基础上，对器件主要参数进行了细致的拉偏，包括P2区厚度及浓度、平台区宽度以及栅相关参数，得到了耐压大于1200V的SBD-DTMOS结构，通过与器件主要参数基本一致的CON-DTMOS器件比较，明确了所提出SBD-DTMOS结构对CON-DTMOS器件基本性能，包括通态、耐压以及阻断漏电，基本没有影响，SBD-DTMOS器件在不影响CON-DTMOS基本性能的同时，对器件第三象限及器件开关过程中的电学表现起到了极好的优化效果。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种碳化硅功率器件，包括底部设置的碳化硅N型衬底（1）以及其一侧设置的N型外延层（2），其特征在于：还包括P2注入区（3）、P1注入区（4）、Pbody注入区（5）、N+截止环（6）、N+源区（7）、P+接触区（8）、内金属层（9）、栅沟槽（10）、多晶硅（11）、硼磷硅玻璃（12）、正面金属层（13）、背面金属层（14）和P型环形区域（15），N型外延层（2）顶端的一角位置处设置有P2注入区（3），P2注入区（3）上设置有P1注入区（4），P1注入区（4）的一侧设置有内金属层（9），内金属层（9）的一侧设置有Pbody注入区（5），Pbody注入区（5）顶端的中部设置有N+截止环（6），N型外延层（2）另一角位置处设置有N+源区（7），N+截止环（6）的两侧均设置有P+接触区（8），N型外延层（2）、Pbody注入区（5）和N+截止环（6）的中部开设有栅沟槽（10），栅沟槽（10）内设置有多晶硅（11），N型外延层（2）的表面设置有硼磷硅玻璃（12），硼磷硅玻璃（12）的一侧设置有正面金属层（13），碳化硅N型衬底（1）的底面设置有背面金属层（14），Pbody注入区（5）的一侧设置有若干个P型环形区域（15）。
2.一种制造如权利要求1所述的碳化硅功率器件的方法，其特征在于，包括如下步骤：1）选取外延浓度为7.5e15cm-3、厚度为8μm的4H-SiC晶片，作为衬底及外延；
2）P2区注入：高温下通过三次注入高能Al离子，同时形成P2区、等位环以及场限环结构，由于光刻胶难以对高能离子形成良好的阻挡效果，故采用由SiO2、Si3N4制作的硬掩膜，由于P2区较深，故由其掺杂分布制作的场限环，应具有更大的结深，故具有比浅结场限环更高的终端效率；
3）P1区注入：高温下通过注入铝离子，形成P1区，P1区的设置，是为了确保P2区与源沟槽金属形成的接触具有较为理想的欧姆接触特征；
4）Pbody注入区：通过注入Al离子，形成适宜杂质浓度分布的Pbody；
5））N+源注入：高温下通过注入氮离子，制成N+源区及N+截止环；
6）P+接触区注入：高温下通过注入氮离子，形成P+接触区，P+接触区的设置，是为了对寄生PNP管的开启形成更佳的抑制作用；
7）高温退火：整体晶片置于1700℃、惰性气氛下退火；
8）源沟槽刻蚀及淀积：通过反应离子刻蚀，或者耦合离子刻蚀，形成源沟槽；通过淀积Ni，并在950℃下退火5分钟，同时在金属-P1区、金属-P2区、金属-Pbody区以及金属-P+区界面形成欧姆接触，在金属-N-漂移区界面形成肖特基接触，通过反刻工艺，去除多余的金属；
9）栅沟槽刻蚀及干氧：同样通过RIE或者ICP的方式，形成符合设计宽度及深度的栅沟槽，在干氧氧化前，先进行牺牲氧化处理；接着在1275℃下进行干氧氧化，并于高温、一氧化氮气氛中退火；
10）多晶硅淀积：通过LPCVD的方式，形成约0.5μm厚的高浓度N掺杂的多晶硅；通过干法刻蚀，去除多余的多晶硅及氧化层；
11）高温氧化，以降低界面表面态；并通过淀积厚1.5μm硼磷硅玻璃，以形成终端介质层及隔离后期形成的栅、源电极；同时起到保护、支撑的作用；
12）正、背面金属化：通过刻蚀BPSG分别打开源极、栅极的接触孔，紧接着分别淀积厚5μm的Al/Ti，并淀积光刻胶以保护背面金属化时对正面的影响；通过磁控溅射法，在背部淀积6μm的Ti/Al，形成漏极；
13）再次高温退火：当金属化完成，于950℃高温下退火，以减少金属-半导体界面的界面态，以达到具有理想接触电阻的欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807048.3A CN113540212B (zh) | 2021-07-16 | 2021-07-16 | 一种碳化硅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807048.3A CN113540212B (zh) | 2021-07-16 | 2021-07-16 | 一种碳化硅功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113540212A CN113540212A (zh) | 2021-10-22 |
| CN113540212B true CN113540212B (zh) | 2023-07-25 |
Family
ID=78099773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110807048.3A Active CN113540212B (zh) | 2021-07-16 | 2021-07-16 | 一种碳化硅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540212B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975123B (zh) * | 2022-05-19 | 2025-03-21 | 捷捷微电(南通)科技有限公司 | Trench MOS结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
| CN111029398A (zh) * | 2019-11-24 | 2020-04-17 | 中电国基南方集团有限公司 | 一种沟槽型mosfet功率器件及其制备方法 |
-
2021
- 2021-07-16 CN CN202110807048.3A patent/CN113540212B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
| CN111029398A (zh) * | 2019-11-24 | 2020-04-17 | 中电国基南方集团有限公司 | 一种沟槽型mosfet功率器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| IGBT全自对准栅挖槽工艺研究;袁寿财, 汪李明, 祝咏晨;微电子学(02);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113540212A (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| WO2018161412A1 (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN108183131A (zh) | 一种集成sbd结构的单侧mos型器件制备方法 | |
| CN103346169A (zh) | SiC结势垒肖特基二极管及其制造方法 | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN116895699A (zh) | 一种具有异质结的共源共栅沟槽mosfet及制备方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN104465791A (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN113540212B (zh) | 一种碳化硅功率器件及其制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| Peng et al. | A fast and soft reverse recovery diode with a punch-through NPN structure | |
| JP5476439B2 (ja) | ジャンクションバリアショットキーダイオード | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN116487435A (zh) | 一种集成sbd的mosfet器件及其制备方法 | |
| WO2020051806A1 (zh) | 半导体器件及其制备方法 | |
| CN115394860A (zh) | 一种碳化硅tmbs器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |