CN113488523A - 一种具有超结双沟道栅的高压mosfet器件及其制备方法 - Google Patents
一种具有超结双沟道栅的高压mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN113488523A CN113488523A CN202110633958.4A CN202110633958A CN113488523A CN 113488523 A CN113488523 A CN 113488523A CN 202110633958 A CN202110633958 A CN 202110633958A CN 113488523 A CN113488523 A CN 113488523A
- Authority
- CN
- China
- Prior art keywords
- region
- columns
- type
- array
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 4
- 239000007924 injection Substances 0.000 claims abstract description 4
- 238000003491 array Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000001010 compromised effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有超结双沟道栅的高压MOSFET器件及其制备方法，该器件包括：N+衬底区；N‑外延区，设置于N+衬底区上；P型基区，设置于N‑外延区内；有源区，设置在P型基区上；沟槽栅结构，设置于N‑外延区内，且与P型基区和有源区中的N+注入区相邻；金属层，设置于有源区上方，且与沟槽栅结构通过绝缘层隔开，以作为器件的源极；其中，N‑外延区内设有多个P型列；P型列起始于P型基区下表面，并向N‑外延区内延伸，同时在N‑外延区内形成N型列，且P型列的宽度小于基区的宽度。本发明提供的MOSFET器件平衡了低导通电阻和高击穿电压之间的关系，实现了优良的器件性能。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有超结双沟道栅的高压MOSFET器件及其制备方法。
背景技术
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。而高功率器件作为系统中的重要器件，其性能的好坏直接影响到整个系统的性能。
在实际应用中，另一方面，高压功率器件主要用于关断高压，而关断高压的能力高低直接表现为器件反向击穿电压的大小。因此，要求器件必须具有较高的反向击穿电压。另一方面，还要求器件具有较低功耗以适应不同场合的应用。
目前，在功率金属氧化物半导体效应晶体管(MOSFET)器件中，主要采用减小器件的导通电阻来降低功率损耗，从而节省器件功率。然而，当导通电阻减小时，器件的击穿电压也会相应的降低，从而影响器件在反向电压下承受击穿的能力。针对击穿电压，传统的都是通过降低漂移区的掺杂浓度以获得较高的击穿电压，然而，当掺杂浓度较低时，导通电阻会随之增大。因此，如何在较低的导通电阻和较高的击穿电压之间实现平衡，以实现优良的器件性能，仍是目前需要解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有超结双沟道栅的高压MOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种具有超结双沟道栅的高压MOSFET器件，包括：N+衬底区；
N-外延区，设置于所述N+衬底区上；
P型基区，设置于所述N-外延区内；
有源区，设置在所述P型基区上；
沟槽栅结构，设置于所述N-外延区内，且与所述P型基区和所述有源区中的N+注入区相邻；
金属层，设置于所述有源区上方，且与所述沟槽栅结构通过绝缘层隔开，以作为器件的源极；
其中，所述N-外延区内设有多个P型列；所述P型列起始于所述P型基区下表面，并向所述N-外延区内延伸，同时在所述N-外延区内形成N型列，且所述P型列的宽度小于所述基区的宽度。
在本发明的一个实施例中，所述P型列与相邻区域的所述N型列之间设有一隔离层。
在本发明的一个实施例中，所述P型列为P型柱深槽结构，且每个P型柱深槽结构的深度相同。
在本发明的一个实施例中，所述P型列包括第一阵列和第二阵列，且所述第二阵列中的每个列被若干所述第一阵列中的列交错包围。
在本发明的一个实施例中，所述第一阵列的横截面具有第一形状，所述第二阵列的横截面具有第二形状，且所述第一形状与所述第二形状相同或者不同。
在本发明的一个实施例中，所述第一阵列中的每个列具有基本相同的第一宽度，所述第二阵列中的每个列具有基本相同的第二宽度，且所述第一宽度大于所述第二宽度。
在本发明的一个实施例中，所述第一阵列和所述第二阵列中的每个列在各自的所述P型基区下方沿其深度方向具有基本相同的宽度。
在本发明的一个实施例中，所述第二阵列中的每个列被四个所述第一阵列中的列包围，以形成截面为长方形的行/列交错包围结构；其中，所述第二阵列中的列位于长方形中心，四个所述第一阵列中的列位于长方形的四个角。
在本发明的一个实施例中，所述第二阵列中的每个列被六个所述第一阵列中的列包围，以形成截面为六边形的环状包围结构，其中，所述第二阵列中的列位于六边形中心，六个所述第一阵列中的列位于六边形的六个角。
本发明的另一个实施例还提供了一种具有超结双沟道栅的高压MOSFET器件的制备方法，其特征在于，包括以下步骤：
在N+衬底上外延生长N-型薄膜，以形成N-外延区；
对所述N-外延区进行刻蚀以形成若干柱形深槽结构，并填充所述柱形深槽结构，以形成多个P型列；
在所述P型列上方形成P型基区；
在相邻两个所述P型基区之间形成沟槽栅结构；
对所述P型基区上表面进行掺杂，以形成器件的有源区；
在整个样品表面和背面分别形成源极和漏极，以完成器件的制备。
本发明的有益效果：
1、本发明通过在器件N-外延区中引入并行的P型列，以在有源区形成交替的P型和N型列，当交替的P型和N型区域中的电荷达到平衡时，击穿电压处于峰值，从而使得器件能够更好地承受击穿；同时，采用双沟槽栅结构替代平面栅结构，大大降低了导通电阻，使得在相同耐压下，其导通电阻与耐压的关系更为折衷，曲线更好，从而平衡了低导通电阻和高击穿电压之间的关系，实现了优良的器件性能；
2、本实施例可通过调制列的宽度、深度和掺杂浓度实现较低的压摆率或较高的击穿电压，从而提供更好的UIS耐用性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的部分结构示意图；
图2是沿图1中切割线A-A的一种横截面示意图；
图3是沿图1中切割线A-A的另一种横截面示意图；
图4是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的制备方法流程图；
图5a-5g是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的部分结构示意图，包括：
N+衬底区1；
N-外延区2，设置于N+衬底区1上；
P型基区3，设置于N-外延区2内；
有源区4，设置在P型基区3上；
沟槽栅结构5，设置于N-外延区2内，且与P型基区3和有源区4中的N+注入区41相邻；
金属层6，设置于有源区4上方，且与沟槽栅结构5通过绝缘层7隔开，以作为器件的源极；
其中，N-外延区2内设有多个P型列101；P型列101起始于P型基区3下表面，并向N-外延区2内延伸，同时在N-外延区2内形成N型列102，且P型列101的宽度小于基区3的宽度。
进一步地，沟槽栅结构5设置于N-外延区2内，其中，沟槽从结构上表面穿过有N+源区以及P型基区进入N-型漂移区，在槽底部与侧面通过热氧化形成栅氧后，在槽内形成栅电极。当栅极不加偏压，漏极加正偏压时，器件可以承受高压。此时，P型基区与N-漂移区构成的PN结反偏，电压主要由厚的轻掺杂N-型漂移区承担。
一般功率器件的导通电阻由源接触电阻、源区电阻、沟道电阻(RCH)、积累区电阻、JEFT电阻、漂移区电阻(RD)、和N+衬底电阻(RSUB)组成。N+源区与电极的接触电阻由接触窗口和N+源离子注入窗口的宽度差决定的；源区电阻由N+扩散的表面电阻及其长度决定的；沟道电阻(RCH)主要由沟道长度、栅氧化层特征电容和栅极偏置电压决定；积累层电阻类似于沟道电阻，不同的是积累层电阻是由特征导通电阻与元胞面积相乘得到的；漂移区电阻为器件导通电阻的最主要组成，其与漂移区的掺杂浓度和厚度有关；N+衬底电阻与衬底电阻率和厚度相关，但大小可以忽略不计。
本实施例提供的器件采用双沟槽栅结构，相比平面栅MOSFET，由于沟槽栅MOSFET没有JEFT区，因而导通电阻的成分就少了JEFT电阻，使得器件导通电阻大大降低，从而在相同耐压下，导通电阻与耐压的关系更为折衷，曲线更好。
进一步地，P型列101和N型列102位于器件的活动区域内，形成超结结构，且P型列101与相邻区域的N型列102之间设有一隔离层(图中未示出)。其中，隔离层可以是介电或氧化物形成的柱或层，其可以防止P型列101和N型列102在制造过程中加热结构时彼此扩散，以防止故障电压受到制造过程的不利影响。
本实施例通过在器件N-外延区中引入并行的P型列，使得超结层N型层电荷的电场线全被P型层吸收，增加了横向电场通量，减小了纵向电场通量，从而使得器件的边缘区电场降低。
更进一步地，P型列101为P型柱深槽结构，且每个P型柱深槽结构的深度相同。
具体地，P型列101包括第一阵列和第二阵列，且第二阵列中的每个列被若干第一阵列中的列交错包围。
更具体地，第一阵列的横截面具有第一形状，第二阵列的横截面具有第二形状，且第一形状与第二形状相同或者不同。
例如，第一形状可以是圆形，则第一阵列为圆柱型深槽结构，第二形状可以是圆形，也可以是多边形，当第二形状为多边形时，则第二阵列为棱柱型深槽结构。本实施例主要以圆柱型深槽结构为例进行说明。
进一步地，第一阵列中的每个列具有基本相同的第一宽度，第二阵列中的每个列具有基本相同的第二宽度，且第一宽度大于第二宽度。第一阵列和第二阵列中的每个列在各自的P型基区3下方沿其深度方向具有基本相同的宽度。
本实施例中所称的基本相同是指，每个列的相关尺寸可以有一些差异，但应该在指定的容差(如设计和制造公差等)范围内。也就是说，第一阵列中等每个列具有相同的宽度(在指定容差内)，第二阵列中的每个列具有相同的宽度(在指定容差内)。第一阵列和第二阵列的每个列在其整个深度(在指定容差内)上具有相同的宽度(在指定容差内)。
进一步地，第一阵列中每个列的宽度(也即第一宽度)大于第二阵列中每个列的宽度(也即第二宽度)。
需要说明的是，本实施例根据第一阵列和第二阵列中的列的宽度，将特定位置分配给对应的列。换句话说，器件的活动区域内的某些位置被标识为要形成较宽列(例如第一阵列)的位置。同样，器件的活动区域内的某些位置被标识为要形成较窄列(例如第二阵列)的位置。
在本实施例中，第二阵列中的每个列被四个第一阵列中的列包围，以形成截面为长方形的行/列交错包围结构；其中，第二阵列中的列位于长方形中心，四个第一阵列中的列位于长方形的四个角。
例如，请参见图2，图2是沿图1中切割线A-A的一种横截面示意图，其中，216表示较宽的第一阵列，226表示较窄的第二阵列，且较宽列216的行与较窄列226的行交错。其中较宽列216的宽度(直径)为2.0微米，较窄列226的宽度(直径)为1.96微米。
在本实施例中，可通过调整216列和226列的尺寸(例如宽度或直径)对电荷Q进行调节，从而调整击穿电压。具体的，在本实施例提供的n沟道器件中，调制列的宽度会导致较大(较宽)列中的Q值较高，而较小(较窄)列中的Q值较低。但是，最低的Q值都会大于PN结耗尽后的电荷平衡值。因此，击穿电压将高于对应于Q最大值的击穿电压，但低于对应于Q最小值的击穿电压。换句话说，通过将较大的列与较小的列混合，相对于仅使用较大列的情况下提高了击穿电压。这将导致在较高Q值下击穿电压的摆率较低，从而提供了更好的UIS耐用性。而且，相对于传统的器件形式，具有调制列的SJ功率MOSFET器件的工艺灵敏度得到了提高。
此外，列的浓度和深度调制同样会导致电场的变化。例如，当P型柱和N-外延区的掺杂浓度为5.48e15 cm-3，P型柱的深度为60um时，这时器件的击穿电压可以达到980V；当P型柱和N-外延区的掺杂浓度为1.9e15 cm-3，P型柱的深度为100um时，器件的耐压可以提升到1400V，这说明随着P型柱深度的提高，器件的耐压也在升高。
在本发明的另一个实施例中，第二阵列中的每个列被六个第一阵列中的列包围，以形成截面为六边形的环状包围结构，其中，第二阵列中的列位于六边形中心，六个第一阵列中的列位于六边形的六个角。
例如，请参见图3，图2是沿图1中切割线A-A的另一种横截面示意图；其中，316表示较宽的第一阵列，326表示较窄的第二阵列，且较窄的列326被较宽的列316包围。如图所示的标记为A的较窄列由标记为B、C、D、E、F和G的六个较宽列包围。其中，较宽列216的宽度(直径)为1.9微米，较窄列326的宽度(直径)为1.86微米。
在本实施例中，也可以通过调制列的尺寸和浓度进行点场的调节，再此不再详述。
本实施例通过在器件N-外延区中引入并行的P型列，以在有源区形成交替的P型和N型列，当交替的P型和N型区域中的电荷达到平衡时，击穿电压处于峰值，从而使得器件能够更好地承受击穿；同时，采用双沟槽栅结构替代平面栅结构，大大降低了导通电阻，使得在相同耐压下，其导通电阻与耐压的关系更为折衷，曲线更好，从而平衡了低导通电阻和高击穿电压之间的关系，实现了优良的器件性能。
实施例二
在上述实施例一的基础上，本实施例提供了一种具有超结双沟道栅的高压MOSFET器件的制备方法。请参见图4，图4是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的制备方法流程图，包括以下步骤：
S1：在N+衬底上外延生长N-型薄膜，以形成N-外延区；
S2：对N-外延区进行刻蚀以形成若干柱形深槽结构，并填充柱形深槽结构，以形成多个P型列；
S3：在P型列上方形成P型基区；
S4：在相邻两个P型基区之间形成沟槽栅结构；
S5：对P型基区上表面进行掺杂，以形成器件的有源区；
S6：在整个样品表面和背面分别形成源极和漏极，以完成器件的制备。
下面结合附图，对本实施例提供的制备方法的工艺过程进行详细介绍。请参见图5a-5g，图5a-5g是本发明实施例提供的一种具有超结双沟道栅的高压MOSFET器件的制备过程示意图，具体包括：
步骤1：在N+衬底1上外延生长N-型薄膜，以形成N-外延区2，如图5a所示。
步骤2：在N-外延层2的上表面沉积薄膜，并采用光刻工艺对N-型外延层2上表面的一部分进行光刻处理，同时采用刻蚀工艺从上至下形成多个垂直沟槽结构，其中，垂直深沟槽结构分离彼此，如图5b所示。
步骤3：将多晶硅填入深槽内填平，形成多个P型列101(即P型柱)，并同时形成N型列102，如图5c所示。
步骤4：在P型列101和N-外延层2上形成P型基区3。
具体的，在P型列101和N-外延层2上表面沉积薄膜，并使用光刻工艺在N-外延层2的上表面一部分进行光学光刻，形成多个沟槽结构，每个沟槽结构位于P型深沟槽结构上方，并且相邻的沟槽结构相分离，然后将P型多晶硅填入沟槽结构并填平，形成P型基区3，如图5d所示。
步骤5：在P型基区3上制备沟槽栅结构5，如图5e所示。
具体的，对P型基区3进行光学光刻，形成沟槽，对其内表面进行热氧化，形成栅极氧化层，随后将N型多晶硅填入沟槽中并填平，形成多晶硅栅极。
步骤6：在P型基区的上表面沿水平方向注入N型重掺杂和P型重掺杂，以形成N+有源区41和P+有源区42，如图5f所示。
步骤7：在沟槽栅结构5和N+有源区41部分上表面沉积绝缘层7，作为隔离介质，随即生成金属6，并制备金属电极，以制备得到如图5g所示的高压MOSFET器件。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有超结双沟道栅的高压MOSFET器件，其特征在于，包括：
N+衬底区(1)；
N-外延区(2)，设置于所述N+衬底区(1)上；
P型基区(3)，设置于所述N-外延区(2)内；
有源区(4)，设置在所述P型基区(3)上；
沟槽栅结构(5)，设置于所述N-外延区(2)内，且与所述P型基区(3)和所述有源区(4)中的N+注入区(41)相邻；
金属层(6)，设置于所述有源区(4)上方，且与所述沟槽栅结构(5)通过绝缘层(7)隔开，以作为器件的源极；
其中，所述N-外延区(2)内设有多个P型列(101)；所述P型列(101)起始于所述P型基区(3)下表面，并向所述N-外延区(2)内延伸，同时在所述N-外延区(2)内形成N型列(102)，且所述P型列(101)的宽度小于所述基区(3)的宽度。
2.根据权利要求1所述的高压MOSFET器件，其特征在于，所述P型列(101)与相邻区域的所述N型列(102)之间设有一隔离层。
3.根据权利要求1所述的高压MOSFET器件，其特征在于，所述P型列(101)为P型柱深槽结构，且每个P型柱深槽结构的深度相同。
4.根据权利要求3所述的高压MOSFET器件，其特征在于，所述P型列(101)包括第一阵列和第二阵列，且所述第二阵列中的每个列被若干所述第一阵列中的列交错包围。
5.根据权利要求4所述的高压MOSFET器件，其特征在于，所述第一阵列的横截面具有第一形状，所述第二阵列的横截面具有第二形状，且所述第一形状与所述第二形状相同或者不同。
6.根据权利要求4所述的高压MOSFET器件，其特征在于，所述第一阵列中的每个列具有基本相同的第一宽度，所述第二阵列中的每个列具有基本相同的第二宽度，且所述第一宽度大于所述第二宽度。
7.根据权利要求4所述的高压MOSFET器件，其特征在于，所述第一阵列和所述第二阵列中的每个列在各自的所述P型基区(3)下方沿其深度方向具有基本相同的宽度。
8.根据权利要求4所述的高压MOSFET器件，其特征在于，所述第二阵列中的每个列被四个所述第一阵列中的列包围，以形成截面为长方形的行/列交错包围结构；其中，所述第二阵列中的列位于长方形中心，四个所述第一阵列中的列位于长方形的四个角。
9.根据权利要求4所述的高压MOSFET器件，其特征在于，所述第二阵列中的每个列被六个所述第一阵列中的列包围，以形成截面为六边形的环状包围结构，其中，所述第二阵列中的列位于六边形中心，六个所述第一阵列中的列位于六边形的六个角。
10.一种具有超结双沟道栅的高压MOSFET器件的制备方法，其特征在于，包括以下步骤：
在N+衬底上外延生长N-型薄膜，以形成N-外延区；
对所述N-外延区进行刻蚀以形成若干柱形深槽结构，并填充所述柱形深槽结构，以形成多个P型列；
在所述P型列上方形成P型基区；
在相邻两个所述P型基区之间形成沟槽栅结构；
对所述P型基区上表面进行掺杂，以形成器件的有源区；
在整个样品表面和背面分别形成源极和漏极，以完成器件的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110633958.4A CN113488523A (zh) | 2021-06-07 | 2021-06-07 | 一种具有超结双沟道栅的高压mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110633958.4A CN113488523A (zh) | 2021-06-07 | 2021-06-07 | 一种具有超结双沟道栅的高压mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113488523A true CN113488523A (zh) | 2021-10-08 |
Family
ID=77934680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110633958.4A Pending CN113488523A (zh) | 2021-06-07 | 2021-06-07 | 一种具有超结双沟道栅的高压mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113488523A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060124997A1 (en) * | 2004-12-13 | 2006-06-15 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| CN101399268A (zh) * | 2007-09-27 | 2009-04-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20100025760A1 (en) * | 2008-07-31 | 2010-02-04 | Nec Electronics Corporation | Semiconductor device |
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN102792448A (zh) * | 2010-03-09 | 2012-11-21 | 富士电机株式会社 | 半导体器件 |
| CN103098219A (zh) * | 2009-08-27 | 2013-05-08 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件的制造 |
| CN104779289A (zh) * | 2014-01-10 | 2015-07-15 | 株式会社东芝 | 半导体装置 |
| US20150372078A1 (en) * | 2014-06-23 | 2015-12-24 | Vishay-Siliconix | Modulated super junction power mosfet devices |
| CN106229343A (zh) * | 2016-08-12 | 2016-12-14 | 上海鼎阳通半导体科技有限公司 | 超结器件 |
| CN206059398U (zh) * | 2016-09-23 | 2017-03-29 | 无锡同方微电子有限公司 | 多栅分布的沟槽栅超结mosfet器件 |
| CN207233743U (zh) * | 2016-07-06 | 2018-04-13 | DB HiTek株式会社 | 超结金属氧化物半导体场效晶体管 |
| US20200152733A1 (en) * | 2018-11-09 | 2020-05-14 | Infineon Technologies Austria Ag | Semiconductor Device with Superjunction and Oxygen Inserted Si-Layers |
| CN111769158A (zh) * | 2020-05-21 | 2020-10-13 | 南京邮电大学 | 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法 |
| US20200357918A1 (en) * | 2019-05-10 | 2020-11-12 | Stmicroelectronics S.R.L. | Super-junction power mosfet device with improved ruggedness, and method of manufacturing |
| US10910478B1 (en) * | 2020-03-04 | 2021-02-02 | Shuming Xu | Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance |
-
2021
- 2021-06-07 CN CN202110633958.4A patent/CN113488523A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060124997A1 (en) * | 2004-12-13 | 2006-06-15 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| CN101399268A (zh) * | 2007-09-27 | 2009-04-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20100025760A1 (en) * | 2008-07-31 | 2010-02-04 | Nec Electronics Corporation | Semiconductor device |
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN103098219A (zh) * | 2009-08-27 | 2013-05-08 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件的制造 |
| CN102792448A (zh) * | 2010-03-09 | 2012-11-21 | 富士电机株式会社 | 半导体器件 |
| CN104779289A (zh) * | 2014-01-10 | 2015-07-15 | 株式会社东芝 | 半导体装置 |
| US20150372078A1 (en) * | 2014-06-23 | 2015-12-24 | Vishay-Siliconix | Modulated super junction power mosfet devices |
| CN207233743U (zh) * | 2016-07-06 | 2018-04-13 | DB HiTek株式会社 | 超结金属氧化物半导体场效晶体管 |
| CN106229343A (zh) * | 2016-08-12 | 2016-12-14 | 上海鼎阳通半导体科技有限公司 | 超结器件 |
| CN206059398U (zh) * | 2016-09-23 | 2017-03-29 | 无锡同方微电子有限公司 | 多栅分布的沟槽栅超结mosfet器件 |
| US20200152733A1 (en) * | 2018-11-09 | 2020-05-14 | Infineon Technologies Austria Ag | Semiconductor Device with Superjunction and Oxygen Inserted Si-Layers |
| US20200357918A1 (en) * | 2019-05-10 | 2020-11-12 | Stmicroelectronics S.R.L. | Super-junction power mosfet device with improved ruggedness, and method of manufacturing |
| US10910478B1 (en) * | 2020-03-04 | 2021-02-02 | Shuming Xu | Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance |
| CN111769158A (zh) * | 2020-05-21 | 2020-10-13 | 南京邮电大学 | 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10396158B2 (en) | Termination structure for nanotube semiconductor devices | |
| US7910486B2 (en) | Method for forming nanotube semiconductor devices | |
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| US9627520B2 (en) | MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array | |
| US7132712B2 (en) | Trench structure having one or more diodes embedded therein adjacent a PN junction | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN107768443B (zh) | 超结器件及其制造方法 | |
| CN113488523A (zh) | 一种具有超结双沟道栅的高压mosfet器件及其制备方法 | |
| KR20200105350A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
| CN110752253A (zh) | 超级结器件的终端结构及其制造方法 | |
| US11855136B2 (en) | Super junction semiconductor device and method of manufacturing the same | |
| US12002849B2 (en) | Super junction semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211008 |