[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113364436B - 一种电压比较电路 - Google Patents

一种电压比较电路 Download PDF

Info

Publication number
CN113364436B
CN113364436B CN202110703622.0A CN202110703622A CN113364436B CN 113364436 B CN113364436 B CN 113364436B CN 202110703622 A CN202110703622 A CN 202110703622A CN 113364436 B CN113364436 B CN 113364436B
Authority
CN
China
Prior art keywords
transistor
voltage
field effect
comparator
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110703622.0A
Other languages
English (en)
Other versions
CN113364436A (zh
Inventor
宋晓贞
王一鹏
张树晓
屈坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Wealth Microelectronics Co ltd
Original Assignee
Sino Wealth Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Wealth Microelectronics Co ltd filed Critical Sino Wealth Microelectronics Co ltd
Priority to CN202110703622.0A priority Critical patent/CN113364436B/zh
Publication of CN113364436A publication Critical patent/CN113364436A/zh
Application granted granted Critical
Publication of CN113364436B publication Critical patent/CN113364436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种电压比较电路，包括：比较器和基准电压产生电路，其中，所述比较器与所述基准电压产生电路复用；所述比较器包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一晶体管Q1、第二晶体管Q2；所述基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2、第三晶体管Q3。当所述比较器翻转时，第二晶体管Q2的基极电压作为所述比较器的INN端的基准电压，且基准电压为第二电阻R2上的压降与第三晶体管Q3的发射极‑基极电压之和。

Description

一种电压比较电路
技术领域
本发明涉及模拟集成电路领域，尤其涉及一种电压比较电路。
背景技术
在模拟集成电路中，电压比较电路架构一般采用电阻分压和基准电压输入比较器进行比较来实现，此电路结构复杂，面积大且功耗大。
图1示出现有技术的电压比较电路架构。此结构中一般包含专门的产生基准电压VBG的基准电压产生电路、电阻分压网络和比较器三部分组成。利用电阻分压产生输入电压VINP，该输入电压VINP和基准电压VBG输入比较器比较来实现电压V1的翻转阈值控制。此结构需要一个基准电压产生电路，一方面电阻网络R3/R4/R5和运算放大器OP的面积比较大，结构复杂；另一方面基准电路的两路IPTAT电流和运算放大器OP的功耗一直存在，且功耗比较大。
因此，传统的电压比较电路对于低成本低功耗系统不适用。
发明内容
为了克服上述提到面积大和功耗大的问题，本发明提供了一种新型的电压比较电路。
本发明的电压比较电路包括：比较器和基准电压产生电路，其中，所述比较器与所述基准电压产生电路复用。
所述比较器包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一晶体管Q1、第二晶体管Q2。
所述基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2、第三晶体管Q3。
第一晶体管Q1与第二晶体管Q2的发射极面积比例为1：N，其中N大于1；
第一晶体管Q1的基极与第一电阻R1的第一端耦接，第二晶体管Q2的基极与第一电阻R1的第二端耦接，第二电阻R2的第一端与第二晶体管Q2的基极耦接，第二电阻R2的第二端与第三晶体管Q3的发射极耦接；
第一晶体管Q1的基极作为所述比较器的待比较电压端INP，第三PMOS场效应管MP3的漏极作为所述比较器的输出端；
当所述比较器翻转时，流经所述第一晶体管Q1与第二晶体管Q2的集电极电流相等，第一晶体管Q1的基极-发射极电压与第二晶体管Q2的基极-发射极电压之间产生电压差，所述电压差在第一电阻R1上产生电流Ia，所述电流Ia流经第二电阻R2和第三晶体管Q3，此时第二晶体管Q2的基极电压作为所述比较器的基准电压端INN的基准电压，且所述基准电压为第二电阻R2上的压降与第三晶体管Q3的发射极-基极电压之和。
在一个实施例中，第三晶体管Q3的基极与集电极共同接地；第一晶体管Q1的发射极与第二晶体管Q2的发射极耦接，共同与第一偏置电流源Ib1的第一端耦接，第一偏置电流源Ib1的第二端接地；第一PMOS场效应管MP1的漏极与第一晶体管Q1的集电极耦接，第一PMOS场效应管MP1的源极与第二PMOS场效应管MP2的源极以及第三PMOS场效应管MP3的源极耦接，共同与工作电源VDD耦接；第一PMOS场效应管MP1的栅极与第二PMOS场效应管MP2的栅极耦接；第二PMOS场效应管MP2的漏极与第二晶体管Q2的集电极耦接；第二PMOS场效应管MP2的漏极与栅极耦接；第一PMOS场效应管MP1的漏极与第三PMOS场效应管MP3的栅极耦接；第三PMOS场效应管MP3的漏极与第二偏置电流源Ib2的第一端耦接；第二偏置电流源Ib2的第二端接地。
在一个实施例中，所述待比较电压端INP的电压比所述INN端的电压高ΔVBE，所述ΔVBE为第一晶体管Q1的基极-发射极电压VBE1与第二晶体管Q2的基极-发射极电压VBE2之差。
在一个实施例中，所述比较器翻转时刻，流过所述第一电阻R1的所述电流Ia为一个正温系数PTAT电流，其中：
在一个实施例中，所述INN端的电压VINN与所述待比较电压端INP的电压VINP为：
其中，VEB3是第三晶体管Q3的发射极-基极电压，VT为热电压。
在一个实施例中，所述比较器不进行比较的时候，所述待比较电压端INP下拉为零电压，第一晶体管Q1和第二晶体Q2的集电极中的电流为零，整个系统没有消耗电流，实现零功耗。
在一个实施例中，第二电阻R2的阻值被设置成保证所述INN端的电压VINN与温度无关，实现零温度特性。
在一个实施例中，所述第一晶体管Q1和所述第二晶体管Q2为三极管。
在一个实施例中，所述第一晶体管Q1和所述第二晶体管Q2为工作在弱反型的MOS管。
在一个实施例中，所述ΔVBE视作所述比较器的失调电压。
本发明的电压比较电路巧妙地将比较器与基准电压产生电路合二为一，电路结构简单，节约了面积。此外，比较器不进行比较时候，比较器的INP端可以下拉为零电压，第一晶体管Q1和第二晶体Q2集电极中电流为零，整个系统没有消耗电流，实现了零功耗。
附图说明
本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。
图1示出现有技术的电压比较电路架构；
图2示出根据本发明一实施例的电压比较电路的系统构架；
图3示出根据本发明一实施例的电压比较电路的输入输出波形示意图；
图4示出根据本发明一实施例的电压比较电路拓扑图。
具体实施方式
以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。
图2示出根据本发明一实施例的电压比较电路的总体系统构架。本发明的电压比较电路是一个比较器与基准电压产生电路复用的架构，其中比较器翻转时刻产生基准电压VBG。
图3示出根据本发明一实施例的电压比较电路的输入输出波形示意图。从图3可以看出，在t1时刻，比较器输出OUT为高电平，此时INP端的电压比INN端的电压高ΔVBE，INN端的电压近似为一个基准电压VBG。ΔVBE可以看作是比较器的固定失调电压。
图4示出根据本发明一实施例的电压比较电路拓扑图。本发明的电压比较电路包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一电阻R1、第二电阻R2、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3。其中，VDD为电压比较电路的正电源，GND为电压比较电路的负电源(0V)，节点INP是待比较的电压输入，节点OUT为电压比较电路的输出。当比较器翻转时，节点INN产生的电压为电压比较电路的基准电压。
本发明的电压比较电路包括比较器与基准电压产生电路，其中，比较器与基准电压产生电路部分复用。
比较器是电压比较电路的核心部分，第一晶体管Q1与第二晶体管Q2、第一PMOS场效应管MP1与第二PMOS场效应管MP2、以及第一偏置电流源Ib1构成比较器的第一级，第三PMOS场效应管MP3、第二偏置电流源Ib2构成比较器的第二级。其中，第一晶体管Q1和第二晶体管Q2是输入对管，第一偏置电流源Ib1是尾电流源，第一PMOS场效应管MP1和第二PMOS场效应管MP2是负载管，其中第一晶体管Q1与第二晶体管Q2的发射极面积比例为1：N，利用晶体管的集电极电流公式可得：
其中，
VBE是晶体管的基极-发射极电压，IC是集电极电流，IS是饱和电流，饱和电流IS与发射极面积成正比。VT为热电压，k为玻尔兹曼常数，T为温度，q为电子电荷，常温下VT＝26mV。
基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三晶体管Q3。利用电路基尔霍夫电压KVL定理，节点INP到Q1/Q2的射极电压相等，由于Q1/Q2的发射极面积不一样，所以Q1/Q2的饱和电流Is不一样，Q1/Q2的基极-发射极电压不一样，利用两个基极-发射极电压的差值降在第一电阻R1上，产生PTAT的正温系数电流。
设第一晶体管Q1的基极-发射极电压为VBE1，第二晶体管Q2的基极-发射极电压为VBE2，则第一电阻R1上的电压压降等于VBE1与VBE2之差ΔVBE。
比较器翻转时刻流过Q1/Q2的集电极电流相等，Q1和Q2的集电极电流之和等于尾电流源Ib1。
PTAT电流流经第一电阻R1、第二电阻R2的电流，该电流Ia为：
该电流Ia是一个正温系数PTAT电流，该电流流过第二电阻R2和第三晶体管Q3就产生了基准电压VINN。可得节点INN/INP电压公式：
其中，VEB3是第三晶体管Q3的发射极-基极电压，VINN为第二晶体管Q2的基极电压(即，节点INN端的电压)，VINP为第一晶体管Q1的基极电压(即，节点INP端的电压)。
在比较器翻转时刻，流经第一晶体管Q1、第二晶体管Q2中电流相等，INP的电压比INN电压高ΔVBE。通过合理设置R2的数值，保证VINN电压与温度无关，实现较好的零温度特性。对于任意输入比较电压INP，比较器翻转时刻，比较器INN端电压实现基准电压特性。
INN端电压是一个基准电压，此基准电压随温度、电源电压、工艺等变化很小，INP端电压比INN高ΔVBE。ΔVBE一般比较小，大概为几十mV，所以INP的电压变化范围也很小，可以实现精确的电压比较。
在一个实施例中，输入对管Q1/Q2可以换成工作在弱反型的MOS管，可以进一步节约面积。
本发明的关键点在于，电压比较电路不需要额外的基准电路，在比较器翻转时刻产生了一个基准电压，实现精准电压比较。具体而言，本发明设计发射极面积比例为1：N的两个输入对管，比较器翻转时刻两个输入对管Q1/Q2集电极电流相等，产生正温度系数电压ΔVBE(INP的电压比INN高ΔVBE)，利用ΔVBE在电阻上产生正温度系数电流，该电流流过第二电阻R2后和第三晶体管PNP管Q3的发射极电压组成INN端电压，此时该INN端电压为比较器的基准电压VBG。本发明的电压比较电路巧妙地将比较器与基准电压产生电路合二为一，电路结构简单，节约了面积。
此外，比较器不进行比较时候，INP端可以下拉为0电压，第一晶体管Q1和第二晶体Q2集电极中电流为0，整个系统没有消耗电流，实现了零功耗。
这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。
同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种电压比较电路，其特征在于，包括：
比较器和基准电压产生电路，其中，所述比较器与所述基准电压产生电路复用；
所述比较器包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一晶体管Q1、第二晶体管Q2；
所述基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2、第三晶体管Q3；
其中：
第一晶体管Q1与第二晶体管Q2的发射极面积比例为1：N，其中N大于1；
第一晶体管Q1的基极与第一电阻R1的第一端耦接，第二晶体管Q2的基极与第一电阻R1的第二端耦接，第二电阻R2的第一端与第二晶体管Q2的基极耦接，第二电阻R2的第二端与第三晶体管Q3的发射极耦接；
第一晶体管Q1的基极作为所述比较器的待比较电压端INP，第三PMOS场效应管MP3的漏极作为所述比较器的输出端；
当所述比较器翻转时，流经所述第一晶体管Q1与第二晶体管Q2的集电极电流相等，第一晶体管Q1的基极-发射极电压与第二晶体管Q2的基极-发射极电压之间产生电压差，所述电压差在第一电阻R1上产生电流Ia，所述电流Ia流经第二电阻R2和第三晶体管Q3，此时第二晶体管Q2的基极电压作为所述比较器的基准电压端INN的基准电压，且所述基准电压为第二电阻R2上的压降与第三晶体管Q3的发射极-基极电压之和。
2.如权利要求1的电压比较电路，其特征在于，第三晶体管Q3的基极与集电极共同接地；第一晶体管Q1的发射极与第二晶体管Q2的发射极耦接，共同与第一偏置电流源Ib1的第一端耦接，第一偏置电流源Ib1的第二端接地；第一PMOS场效应管MP1的漏极与第一晶体管Q1的集电极耦接，第一PMOS场效应管MP1的源极与第二PMOS场效应管MP2的源极以及第三PMOS场效应管MP3的源极耦接，共同与工作电源VDD耦接；第一PMOS场效应管MP1的栅极与第二PMOS场效应管MP2的栅极耦接；第二PMOS场效应管MP2的漏极与第二晶体管Q2的集电极耦接；第二PMOS场效应管MP2的漏极与栅极耦接；第一PMOS场效应管MP1的漏极与第三PMOS场效应管MP3的栅极耦接；第三PMOS场效应管MP3的漏极与第二偏置电流源Ib2的第一端耦接；第二偏置电流源Ib2的第二端接地。
3.如权利要求2的电压比较电路，其特征在于，所述待比较电压端INP的电压比所述INN端的电压高ΔVBE，所述ΔVBE为第一晶体管Q1的基极-发射极电压VBE1与第二晶体管Q2的基极-发射极电压VBE2之差。
4.如权利要求3的电压比较电路，其特征在于，所述比较器翻转时刻，流过所述第一电阻R1的所述电流Ia为一个正温系数PTAT电流，其中：
。
5.如权利要求4的电压比较电路，其特征在于，所述INN端的电压VINN与所述待比较电压端INP的电压VINP为：
其中，VEB3是第三晶体管Q3的发射极-基极电压，VT为热电压。
6.如权利要求1的电压比较电路，其特征在于，所述比较器不进行比较的时候，所述待比较电压端INP下拉为零电压，第一晶体管Q1和第二晶体管Q2的集电极中的电流为零，整个系统没有消耗电流，实现零功耗。
7.如权利要求1的电压比较电路，其特征在于，第二电阻R2的阻值被设置成保证所述INN端的电压VINN与温度无关，实现零温度特性。
8.如权利要求1的电压比较电路，其特征在于，所述第一晶体管Q1和所述第二晶体管Q2为三极管。
9.如权利要求1的电压比较电路，其特征在于，所述第一晶体管Q1和所述第二晶体管Q2为工作在弱反型的MOS管。
10.如权利要求3的电压比较电路，其特征在于，所述ΔVBE视作所述比较器的失调电压。
CN202110703622.0A 2021-06-24 2021-06-24 一种电压比较电路 Active CN113364436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110703622.0A CN113364436B (zh) 2021-06-24 2021-06-24 一种电压比较电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110703622.0A CN113364436B (zh) 2021-06-24 2021-06-24 一种电压比较电路

Publications (2)

Publication Number Publication Date
CN113364436A CN113364436A (zh) 2021-09-07
CN113364436B true CN113364436B (zh) 2023-11-07

Family

ID=77536251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110703622.0A Active CN113364436B (zh) 2021-06-24 2021-06-24 一种电压比较电路

Country Status (1)

Country Link
CN (1) CN113364436B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198312B1 (en) * 1999-11-19 2001-03-06 Impala Linear Corporation Low level input voltage comparator
EP1633044A1 (en) * 2004-09-07 2006-03-08 NEC Electronics Corporation Voltage comparator circuit
EP1659690A1 (en) * 2004-11-22 2006-05-24 AMI Semiconductor Belgium BVBA Comparator for input voltages higher than supply voltage
CN101557215A (zh) * 2008-07-07 2009-10-14 西安民展微电子有限公司 一种电压比较器
CN102033565A (zh) * 2009-09-24 2011-04-27 上海华虹Nec电子有限公司 电压基准电路
CN103076830A (zh) * 2012-12-20 2013-05-01 上海宏力半导体制造有限公司 带隙基准电路
CN103105885A (zh) * 2012-12-28 2013-05-15 中颖电子股份有限公司 高压基准电压产生电路
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路
CN111856124A (zh) * 2020-07-14 2020-10-30 无锡中感微电子股份有限公司 过压检测电路、过流检测电路以及保护检测电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198312B1 (en) * 1999-11-19 2001-03-06 Impala Linear Corporation Low level input voltage comparator
EP1633044A1 (en) * 2004-09-07 2006-03-08 NEC Electronics Corporation Voltage comparator circuit
EP1659690A1 (en) * 2004-11-22 2006-05-24 AMI Semiconductor Belgium BVBA Comparator for input voltages higher than supply voltage
CN101557215A (zh) * 2008-07-07 2009-10-14 西安民展微电子有限公司 一种电压比较器
CN102033565A (zh) * 2009-09-24 2011-04-27 上海华虹Nec电子有限公司 电压基准电路
CN103076830A (zh) * 2012-12-20 2013-05-01 上海宏力半导体制造有限公司 带隙基准电路
CN103105885A (zh) * 2012-12-28 2013-05-15 中颖电子股份有限公司 高压基准电压产生电路
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路
CN111856124A (zh) * 2020-07-14 2020-10-30 无锡中感微电子股份有限公司 过压检测电路、过流检测电路以及保护检测电路

Also Published As

Publication number Publication date
CN113364436A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
JP3759513B2 (ja) バンドギャップ基準回路
US7755344B2 (en) Ultra low-voltage sub-bandgap voltage reference generator
KR100790476B1 (ko) 저전압 밴드갭 기준전압 발생기
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
JPH0342709A (ja) 基準電圧発生回路
CN102385412A (zh) 一种低电压带隙基准源产生电路
CN111812388B (zh) 一种固定电压差检测电路
TW201931046A (zh) 包括帶隙參考電路的電路
US7843231B2 (en) Temperature-compensated voltage comparator
CN103197722A (zh) 一种低静态功耗的电流模带隙基准电压电路
JPH06326528A (ja) 差動増幅器およびそれを備えたバンドギャップ電圧発生器
KR20190049551A (ko) 밴드갭 레퍼런스 회로
CN115016581B (zh) 一种自带启动电路的带隙基准电路结构
TWI716323B (zh) 電壓產生器
JP2006262348A (ja) 半導体回路
US20070069709A1 (en) Band gap reference voltage generator for low power
CN107422777A (zh) Ptat电流源
CN113364436B (zh) 一种电压比较电路
WO2009149650A1 (zh) 带隙基准电压发生器
CN117742432A (zh) 一种无运放低功耗基准电路
CN111293876A (zh) 一种电荷泵的线性化电路
Huang et al. Design of a high precision current mode band gap reference circuit
CN114740938B (zh) 应用于Sigma-Delta ADC的基准电路及基准电压器
CN116679789A (zh) 一种采用二阶温度补偿的带隙基准电压源及其工作方法
JP4314669B2 (ja) バンドギャップリファレンス回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant