CN113193040A - 金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 - Google Patents
金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 Download PDFInfo
- Publication number
- CN113193040A CN113193040A CN202110447695.8A CN202110447695A CN113193040A CN 113193040 A CN113193040 A CN 113193040A CN 202110447695 A CN202110447695 A CN 202110447695A CN 113193040 A CN113193040 A CN 113193040A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- temperature
- reaction chamber
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 60
- 239000010432 diamond Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 230000006911 nucleation Effects 0.000 claims abstract description 16
- 238000010899 nucleation Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 51
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 44
- 238000001035 drying Methods 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 5
- 229910052706 scandium Inorganic materials 0.000 claims description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 5
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 13
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000010287 polarization Effects 0.000 abstract description 6
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 42
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 230000001965 increasing effect Effects 0.000 description 8
- 238000007781 pre-processing Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法，主要解决传统的AlGaN/GaN基双沟道异质结极化效应较弱导致二维电子气浓度低的问题。其自下而上包括：[111]晶向金刚石衬底层；低温GaN成核层；高温GaN成核层；GaN底层沟道层；ScAlN势垒层；GaN顶层沟道层；AlN势垒层；GaN帽层。本发明选用极化效应很强的ScAlN和AlN，能在异质结界面处产生大量极化电荷，使整体二维电子气浓度能维持在较高水平，且采用金刚石衬底可有效提高散热能力，从而提高AlN/GaN/ScAlN/GaN双沟道HEMT器件的电流密度和功率密度，可用来制作高电子迁移率晶体管。
Description
技术领域
本发明属于微电子技术领域，特别涉及一种AlN/GaN/ScAlN/GaN双沟道异质结，可用来制作高电子迁移率晶体管。
技术背景
GaN作为第三代半导体材料，具有宽禁带、高电子饱和速率、高击穿场强等优异性能，在高频、大功率微波毫米波器件及电路中有广泛的应用。单异质结结构二维电子气限域性差，当温度升高的时候，二维电子气会出现溢出成为三维电子气，这会对器件的性能造成很大的影响，并且使得器件可靠性降低。为了消除这种负面效应对器件的影响，催生了双异质结结构，双异质结结构通过沟道层下方生长一层背势垒提升沟道层背部的势垒，将二维电子气很好地限制在沟道内，使二维电子气的限域性得到显著增强，使器件性能得到提升，稳定性得到增强。目前传统的AlGaN/GaN基双沟道异质结，如图1所示，其结构自下而上包括：衬底层、成核层、GaN底层沟道层、AlGaN第二势垒层、GaN顶层沟道层、AlGaN第一势垒层、GaN帽层。该结构顶层沟道由于极化电荷数量多，载流子难以进入底层沟道使得底层沟道载流子浓度低，极化较弱，回导致二维电子气浓度低，从而影响了器件的电流密度和功率密度。
近年来，GaN基功率器件随着功率密度的增加，芯片有源区的热积累效应迅速增加，导致其各项性能指标迅速恶化，使其大功率优势未能充分发挥。因此，散热问题成为制约GaN基功率器件进一步发展和广泛应用的主要问题之一。蓝宝石、硅、碳化硅等常用衬底材料热导率较低，即仅有40～400W·m-1·k-1，因而只依靠这些传统衬底材料无法满足高功率条件下的散热需求。金刚石是目前热导率最高的衬底材料，其热导率为1200～2000W·m-1·k-1，可有效解决散热问题，提高器件功率密度，制备更优性能的高电子迁移率晶体管。但由于目前对金刚石衬底上的研究主要集中在单异质结结构上，因而仍存在二维电子气的限域性问题和电流崩塌效应，极大影响了器件的可靠性，且整体二维电子气浓度也较低，从而影响器件电流密度和功率密度，限制了高散热能力的GaN基微波功率器件的发展和大规模应用。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种金刚石衬底上AlN/GaN/ScAlN/GaN双沟道异质结结构及制备方法，以提高沟道载流子的数量和浓度，提升异质结的整体二维电子气浓度，从而提高器件的电流密度和功率密度。
为实现上述目的，本发明的技术方案如下：
1.一种金刚石衬底上AlN/GaN/ScAlN/GaN双沟道异质结结构，自下而上包括：衬底层、成核层、GaN底层沟道层、第一势垒层、GaN顶层沟道层、第二势垒层、GaN帽层，其特征在于：
所述的衬底，采用[111]晶向的金刚石；
所述的成核层，包括840℃-860℃的低温GaN成核层和1050℃-1060℃的高温GaN成核层；
所述的第一势垒层，采用Al组分为85％-95％的ScAlN材料；
所述第二势垒层，采用AlN材料。
进一步，所述第一势垒层和第二势垒层的厚度均为15nm-35nm，
进一步，所述低温GaN成核层和高温GaN成核层厚度均为20nm-50nm。
进一步，所述GaN底层沟道层的厚度为1μm-2μm，所述GaN顶层沟道层其厚度为15nm-35nm，所述GaN帽层的其厚度为2nm-5nm。
2.一种金刚石衬底上AlN/GaN/ScAlN/GaN双沟道异质结的制备方法，其特征在于，包括如下：
1)对衬底进行预处理：
1a)选用金刚石衬底，将其放入盛有丙酮溶液的容器内，在超声波清洗槽中清洗30min-35min；
1b)将清洗后的金刚石衬底取出并放入烘干箱内在65℃-70℃的温度下进行烘干处理；
1c)将烘干后的金刚石衬底放入稀盐酸溶液中浸泡45s-50s；
1d)将浸泡后的金刚石衬底取出并放入烘干箱内，在120℃-130℃的温度下再次进行烘干处理；
2)制作GaN成核层：
2a)在预处理后的金刚石衬底上置于反应室中，采用MOCVD工艺生长厚度为20nm-50nm，温度为840℃-860℃的低温GaN成核层；
2b)在低温GaN成核层上采用MOCVD工艺生长厚度为20nm-50nm，温度为1050℃-1060℃的高温GaN成核层；
3)在高温GaN成核层上采用MOCVD工艺生长厚度为1μm-2μm的GaN底层沟道层；
4)在GaN底层沟道层上采用MOCVD工艺生长厚度为15nm-35nm，Al组分为85％-95％的ScAlN势垒层；
5)在ScAlN势垒层上采用MOCVD工艺生长厚度为15nm-35nm的GaN顶层沟道层；
6)在GaN顶层沟道层上采用MOCVD工艺生长厚度为15nm-35nm的AlN势垒层；
7)在AlN势垒层上采用MOCVD工艺生长厚度为2nm-5nm的GaN帽层。
本发明与现有技术相比，具有如下优点：
1.本发明由于采用[111]晶向的金刚石作衬底，增强了双异质结的散热能力。
2.本发明的成核层由于采用840-860℃的低温GaN成核层和1050-1060℃的高温GaN成核层双层结构，可利于后续GaN的生长，提升GaN沟道层的晶体质量。
3.本发明由于采用极性非常强的ScAlN和AlN材料，可在底层沟道和顶层沟道界面处产生更多的极化电荷，使整体二维电子气浓度维持在较高水平。
4.本发明克服了传统双沟道异质结大电流下由于极化效应较弱而导致的二维电子气浓度低的问题，可制备更高电流密度和功率密度的HEMT器件。
附图说明
图1是传统的AlGaN/GaN基双沟道异质结的结构图；
图2是本发明金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结的结构图；
图3是本发明制作图2双沟道异质结的流程示意图。
具体实施方式
以下结合附图对本发明做进一步详细说明。
参照图2，本实例自下而上包括金刚石衬底层1、GaN成核层、GaN底层沟道层4、ScAlN势垒层5、GaN顶层沟道层6、AlN势垒层7和GaN帽层8。该金刚石衬底1，采用[111]晶向的金刚石，以增强双异质结的散热能力；该GaN成核层，包括温度为840℃-860℃的低温GaN成核层2和1050℃-1060℃的高温GaN成核层3，其厚度均为20nm-50nm，以提升GaN沟道层的晶体质量；该ScAlN势垒层5的Al组分为85％-95％，其厚度为15nm-35nm，该AlN势垒层7的厚度为15nm-35nm，这两个势垒层分别采用的ScAlN和AlN材料由于极性非常强的，可以提高整体二维电子气浓度；该GaN底层沟道层4和GaN顶层沟道层6的厚度均为15nm-35nm；该GaN帽层8厚度为2nm-5nm。
参照图2，本发明给出制备金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结的三种实施例。
实施例1，制备[111]晶向金刚石衬底上的AlN/GaN/Sc0.15Al0.85N/GaN双沟道异质结。
步骤一，对衬底进行预处理。
1a)选用金刚石衬底，将其放入盛有丙酮溶液的容器内，在超声波清洗槽中清洗30min；
1b)将清洗后的金刚石衬底取出并放入烘干箱内在65℃的温度下进行烘干处理；
1c)将烘干后的金刚石衬底放入稀盐酸溶液中浸泡45s；
1d)将浸泡后的金刚石衬底取出并放入烘干箱内，在120℃的温度下再次进行烘干处理。
步骤二，制作GaN成核层。
2a)将预处理后的衬底样品置于MOCVD设备腔体中，设置反应室温度为840℃，反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为20sccm的镓源，采用MOCVD工艺在预处理后的衬底上生长厚度为20nm低温GaN成核层，如图3(a)；
2b)提高反应室温度为1050℃，调整反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为20sccm的镓源，采用MOCVD工艺在低温GaN成核层上生长厚度为20nm的高温GaN成核层，如图3(b)。
步骤三，制作GaN底层沟道层，如图3(c)。
保持反应室温度为950℃，调整反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为20sccm的镓源，采用MOCVD工艺在高温GaN成核层上生长厚度为1μm的GaN底层沟道层，如图3(c)。
步骤四，制作Sc0.15Al0.85N势垒层，如图3(d)。
保持反应室温度为950℃，保持反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为50sccm的钪源，流量为300sccm的铝源，采用MOCVD工艺在GaN沟道层上生长厚度为15nm的Sc0.15Al0.85N势垒层，如图3(d)。
步骤五，制作GaN顶层沟道层，如图3(e)。
保持反应室温度为950℃，保持反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为20sccm的镓源，采用MOCVD工艺在ScAlN势垒层上生长厚度为15nm的GaN顶层沟道层，如图3(e)。
步骤六，制作AlN势垒层，如图3(f)。
保持反应室温度为1100℃，保持反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为120sccm的铝源，采用MOCVD工艺在GaN顶层沟道层上生长厚度为15nm的AlN势垒层，如图3(f)。
步骤七，制作GaN帽层，如图3(g)。
保持反应室温度为950℃，保持反应室压力为20Torr，同时通入流量为2500sccm的氮源、流量为20sccm的镓源，采用MOCVD工艺在AlN势垒层上生长厚度为2nm的GaN帽层，如图3(g)，完成双沟道异质结的制作。
实施例2，制备[111]晶向金刚石衬底上的AlN/GaN/Sc0.10Al0.90N/GaN双沟道异质结。
步骤1，对衬底进行预处理。
1a)选用金刚石衬底，将其放入盛有丙酮溶液的容器内，在超声波清洗槽中清洗32min；
1b)将清洗后的金刚石衬底取出并放入烘干箱内在67℃的温度下进行烘干处理；
1c)将烘干后的金刚石衬底放入稀盐酸溶液中浸泡47s；
1d)将浸泡后的金刚石衬底取出并放入烘干箱内，在125℃的温度下再次进行烘干处理；
步骤2，制作GaN成核层。
2.1)将预处理后的衬底样品置于MOCVD设备腔体中，设置反应室温度为850℃，反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为50sccm的镓源，采用MOCVD工艺在预处理后的衬底上生长厚度为35nm低温GaN成核层，如图3(a)。
2.2)提高反应室温度为1055℃，调整反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为50sccm的镓源，采用MOCVD工艺在低温GaN成核层上生长厚度为35nm的高温GaN成核层，如图3(b)。
步骤3，制作GaN底层沟道层，如图3(c)。
保持反应室温度为1000℃，调整反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为50sccm的镓源，采用MOCVD工艺在高温GaN成核层上生长厚度为1.5μm的GaN底层沟道层，如图3(c)。
步骤4，制作Sc0.10Al0.90N势垒层，如图3(d)。
保持反应室温度为1000℃，保持反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为40sccm的钪源，流量为310sccm的铝源，采用MOCVD工艺在GaN底层沟道层上生长厚度为25nm的Sc0.10Al0.90N势垒层，如图3(d)。
步骤5，制作GaN顶层沟道层，如图3(e)。
保持反应室温度为1000℃，保持反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为50sccm的镓源，采用MOCVD工艺在ScAlN势垒层上生长厚度为25nm的GaN顶层沟道层，如图3(e)。
步骤6，制作AlN势垒层，如图3(f)。
保持反应室温度为1150℃，保持反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为160sccm的铝源，采用MOCVD工艺在GaN顶层沟道层上生长厚度为25nm的AlN势垒层，如图3(f)。
步骤7，制作GaN帽层，如图3(g)。
保持反应室温度为1000℃，保持反应室压力为40Torr，同时通入流量为2800sccm的氮源、流量为50sccm的镓源，采用MOCVD工艺在AlN势垒层上生长厚度为3nm的GaN帽层，如图3(g)，完成双沟道异质结的制作。
实施例3，制备[111]晶向金刚石衬底上的AlN/GaN/Sc0.05Al0.95N/GaN双沟道异质结。
步骤A，对衬底进行预处理。
1a)选用金刚石衬底，将其放入盛有丙酮溶液的容器内，在超声波清洗槽中清洗35min；
1b)将清洗后的金刚石衬底取出并放入烘干箱内在70℃的温度下进行烘干处理；
1c)将烘干后的金刚石衬底放入稀盐酸溶液中浸泡50s；
1d)将浸泡后的金刚石衬底取出并放入烘干箱内，在130℃的温度下再次进行烘干处理；
步骤B，制作GaN成核层。
B1)将预处理后的衬底样品置于MOCVD设备腔体中，设置反应室温度为860℃，反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为80sccm的镓源，采用MOCVD工艺在预处理后的衬底上生长厚度为50nm低温GaN成核层，如图3(a)；
B2)提高反应室温度为1060℃，调整反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为80sccm的镓源，采用MOCVD工艺在低温GaN成核层上生长厚度为50nm的高温GaN成核层，如图3(b)。
步骤C，制作GaN底层沟道层，如图3(c)。
保持反应室温度为1050℃，调整反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为80sccm的镓源，采用MOCVD工艺在高温GaN成核层上生长厚度为2μm的GaN底层沟道层，如图3(c)。
步骤D，制作Sc0.05Al0.95N势垒层，如图3(d)。
保持反应室温度为1050℃，保持反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为30sccm的钪源，流量为320sccm的铝源，采用MOCVD工艺在GaN底层沟道层上生长厚度为35nm的Sc0.05Al0.95N势垒层，如图3(d)。
步骤E，制作GaN顶层沟道层，如图3(e)。
保持反应室温度为1050℃，保持反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为80sccm的镓源，采用MOCVD工艺在ScAlN势垒层上生长厚度为35nm的GaN顶层沟道层，如图3(e)。
步骤F，制作AlN势垒层，如图3(f)。
保持反应室温度为1200℃，保持反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为200sccm的铝源，采用MOCVD工艺在GaN顶层沟道层上生长厚度为35nm的AlN势垒层，如图3(f)。
步骤G，制作GaN帽层，如图3(g)。
保持反应室温度为1050℃，保持反应室压力为60Torr，同时通入流量为3000sccm的氮源、流量为80sccm的镓源，采用MOCVD工艺在AlN势垒层上生长厚度为4nm的GaN帽层，如图3(g)，完成双沟道异质结的制作。
以上描述仅是本发明的三个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种金刚石衬底上AlN/GaN/ScAlN/GaN双沟道异质结结构，自下而上包括：衬底层(1)、成核层、GaN底层沟道层(4)、第一势垒层(5)、GaN顶层沟道层(6)、第二势垒层(7)、GaN帽层(8)，其特征在于：
所述的衬底(1)，采用[111]晶向的金刚石；
所述的成核层，包括840℃-860℃的低温GaN成核层(2)和1050℃-1060℃的高温GaN成核层(3)；
所述的第一势垒层(4)，采用Al组分为85％-95％的ScAlN材料；
所述第二势垒层(6)，采用AlN材料。
2.根据权利要求1所述的结构，其特征在于：所述第一势垒层(5)和第二势垒层(7)的厚度均为15nm-35nm。
3.根据权利要求1所述的结构，其特征在于：所述低温GaN成核层和高温GaN成核层厚度均为20nm-50nm。
4.根据权利要求1所述的结构，其特征在于：
所述的GaN底层沟道层(4)，其厚度为1μm-2μm，
所述的GaN顶层沟道层(6)，其厚度为15nm-35nm，
所述的GaN帽层(8)，其厚度为2nm-5nm。
5.一种金刚石衬底上AlN/GaN/ScAlN/GaN双沟道异质结的制备方法，其特征在于，包括如下：
1)对衬底进行预处理：
1a)选用金刚石衬底，将其放入盛有丙酮溶液的容器内，在超声波清洗槽中清洗30min-35min；
1b)将清洗后的金刚石衬底取出并放入烘干箱内在65℃-70℃的温度下进行烘干处理；
1c)将烘干后的金刚石衬底放入稀盐酸溶液中浸泡45s-50s；
1d)将浸泡后的金刚石衬底取出并放入烘干箱内，在120℃-130℃的温度下再次进行烘干处理；
2)制作GaN成核层：
2a)将预处理后的衬底样品置于MOCVD设备腔体中，采用MOCVD工艺生长厚度为20nm-50nm，温度为840℃-860℃的低温GaN成核层；
2b)在低温GaN成核层上采用MOCVD工艺生长厚度为20nm-50nm，温度为1050℃-1060℃的高温GaN成核层；
3)在高温GaN成核层上采用MOCVD工艺生长厚度为1μm-2μm的GaN底层沟道层；
4)在GaN底层沟道层上采用MOCVD工艺生长厚度为15nm-35nm，Al组分为85％-95％的ScAlN势垒层；
5)在ScAlN势垒层上采用MOCVD工艺生长厚度为15nm-35nm的GaN顶层沟道层；
6)在GaN顶层沟道层上采用MOCVD工艺生长厚度为15nm-35nm的AlN势垒层；
7)在AlN势垒层上采用MOCVD工艺生长厚度为2nm-5nm的GaN帽层。
6.根据权利要求5所述的方法，其特征在于：2a)中在预处理后的衬底上采用MOCVD工艺生长低温GaN成核层，工艺条件如下：
反应室温度为840℃-860℃，
保持反应室压力为20Torr-60Torr，
向反应室中同时通入流量为2500sccm-3000sccm的氨气和流量为20sccm-80sccm的镓源这两种气体。
7.根据权利要求5所述的方法，其特征在于：2b)中在低温GaN成核层上采用MOCVD工艺生长高温GaN成核层，工艺条件如下：
反应室温度为1050℃-1060℃，
保持反应室压力为20Torr-60Torr，
向反应室同时通入流量为2500sccm-3000sccm的氨气和流量为20sccm-80sccm的镓源这两种气体。
8.根据权利要求5所述的方法，其特征在于：所述3)中生长GaN底层沟道层，所述5)中生长GaN顶层沟道层，所述7)中生长GaN帽层，这三者采用的MOCVD工艺条件相同，即：
反应室温度为950℃-1050℃，
保持反应室压力为20Torr-60Torr，
向反应室同时通入流量为2500sccm-3000sccm的氨气和流量为20sccm-80sccm的镓源这两种气体。
9.根据权利要求5所述的方法，其特征在于：4)中在GaN底层沟道层上采用MOCVD工艺生长ScAlN势垒层，工艺条件如下：
反应室温度为950℃-1050℃，
保持反应室压力为20Torr-60 Torr，
向反应室同时通入流量为2500sccm-3000sccm的氨气、流量为30sccm-50sccm的钪源和流量为300sccm-320sccm的铝源这三种气体。
10.根据权利要求5所述的方法，其特征在于：6)中在GaN顶层沟道层上采用MOCVD工艺生长AlN势垒层，工艺条件如下：
反应室温度为950℃-1050℃，
保持反应室压力为20Torr-60Torr，
向反应室同时通入流量为2500sccm-3000sccm的氨气和流量为120sccm-200sccm的铝源这两种气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110447695.8A CN113193040A (zh) | 2021-04-25 | 2021-04-25 | 金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110447695.8A CN113193040A (zh) | 2021-04-25 | 2021-04-25 | 金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113193040A true CN113193040A (zh) | 2021-07-30 |
Family
ID=76978675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110447695.8A Pending CN113193040A (zh) | 2021-04-25 | 2021-04-25 | 金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113193040A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115911094A (zh) * | 2022-11-18 | 2023-04-04 | 北京大学 | 一种基于外延技术的三端铁电存储器及其制备方法 |
| CN117317002A (zh) * | 2023-11-30 | 2023-12-29 | 润新微电子(大连)有限公司 | 一种半导体器件的外延结构及其制备方法和半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937246A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 |
| CN101399284A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管结构 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| US20170294529A1 (en) * | 2016-04-11 | 2017-10-12 | Qorvo Us, Inc. | High electron mobility transistor (hemt) device |
| CN110828291A (zh) * | 2018-08-13 | 2020-02-21 | 西安电子科技大学 | 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法 |
-
2021
- 2021-04-25 CN CN202110447695.8A patent/CN113193040A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937246A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 |
| CN101399284A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管结构 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| US20170294529A1 (en) * | 2016-04-11 | 2017-10-12 | Qorvo Us, Inc. | High electron mobility transistor (hemt) device |
| CN110828291A (zh) * | 2018-08-13 | 2020-02-21 | 西安电子科技大学 | 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115911094A (zh) * | 2022-11-18 | 2023-04-04 | 北京大学 | 一种基于外延技术的三端铁电存储器及其制备方法 |
| CN117317002A (zh) * | 2023-11-30 | 2023-12-29 | 润新微电子(大连)有限公司 | 一种半导体器件的外延结构及其制备方法和半导体器件 |
| CN117317002B (zh) * | 2023-11-30 | 2024-03-12 | 润新微电子(大连)有限公司 | 一种半导体器件的外延结构及其制备方法和半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104409319B (zh) | 一种石墨烯基底上生长高质量GaN 缓冲层的制备方法 | |
| WO2020228164A1 (zh) | 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法 | |
| CN106128948A (zh) | 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 | |
| CN113193040A (zh) | 金刚石衬底上的AlN/GaN/ScAlN/GaN双沟道异质结及制备方法 | |
| CN108400159A (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| CN108010956B (zh) | 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法 | |
| CN110211880A (zh) | 金刚石基氮化镓hemt结构制造方法 | |
| CN114725195A (zh) | 基于AlN插入层的二维空穴气异质结及其制备方法、PMOS器件 | |
| CN117133638A (zh) | 六方氮化硼上生长氮化铝薄膜及其制备方法和应用 | |
| CN118738144A (zh) | 一种金刚石基氮化镓肖特基势垒二极管及制备方法 | |
| US20230307249A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| CN112736135A (zh) | 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN111584626B (zh) | 一种增强型hemt器件结构及其制备方法 | |
| CN114038750B (zh) | 一种氮化镓功率器件的制备方法 | |
| CN112447841B (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN111081762B (zh) | 一种hemt器件的外延结构 | |
| CN204809246U (zh) | GaN基LED外延结构 | |
| CN110444598B (zh) | 高电子迁移率晶体管及其制备方法 | |
| CN115632061A (zh) | 一种GaN基HEMT外延结构及其制备方法 | |
| CN114759088A (zh) | 石墨烯作为插入层的GaN/AlGaN异质结构及其制备方法 | |
| CN112750690A (zh) | 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 | |
| CN111415858A (zh) | AlN或AlGaN薄膜材料的制备方法及应用 | |
| CN110767746A (zh) | 一种在位生长介质层作为帽层的hemt结构及其制作方法 | |
| CN113948391B (zh) | 一种硅基AlGaN/GaN HEMT器件及制备方法 | |
| CN116504827B (zh) | Hemt外延片及其制备方法、hemt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210730 |