[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113190349A - 主机任务异步执行的方法、系统及计算机存储介质 - Google Patents

主机任务异步执行的方法、系统及计算机存储介质 Download PDF

Info

Publication number
CN113190349A
CN113190349A CN202110476029.7A CN202110476029A CN113190349A CN 113190349 A CN113190349 A CN 113190349A CN 202110476029 A CN202110476029 A CN 202110476029A CN 113190349 A CN113190349 A CN 113190349A
Authority
CN
China
Prior art keywords
host
task
slave
received
host task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110476029.7A
Other languages
English (en)
Other versions
CN113190349B (zh
Inventor
王浩锐
翁浩杰
张梓浩
张孝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shantou University
Original Assignee
Shantou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shantou University filed Critical Shantou University
Priority to CN202110476029.7A priority Critical patent/CN113190349B/zh
Publication of CN113190349A publication Critical patent/CN113190349A/zh
Application granted granted Critical
Publication of CN113190349B publication Critical patent/CN113190349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及数据处理技术领域，尤其是主机任务异步执行的方法、系统及计算机存储介质。该方法包括：接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；从机的缓存区缓存接收的主机任务直至主机任务接收完成，主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；根据所述操作系统的分配调度对所述主机任务进行处理；该系统包括主机和从机。本发明采用先结束中断处理后处理任务的机制，异步执行任务传输和任务处理，使得在数据传输中主机无需询问从机状态或等待从机处理任务，而是可以处理其他事项，可实现高速传输数据，主机具有更高的自由度。

Description

主机任务异步执行的方法、系统及计算机存储介质
技术领域
本发明涉及数据处理技术领域，尤其是主机任务异步执行的方法、系统及计算机存储介质。
背景技术
目前，单片机与网卡进行通信时，可以是使用串口与网卡进行通信或使用SDIO(安全数字输入输出串口)与网卡进行通信。对于串口通信的技术方案，串口的波特率有极限值，并且极限值并不高，导致网卡的网络发送速率受限于主机与网卡间串口通信速率；对于SDIO通信的技术方案，虽然提高了与网卡通信速率，但是SDIO通信流程复杂，并且不是全部单片机都能支持使用不支持SDIO协议进行通信，许多低端网卡没有集成SDIO外设，不具有泛用性。
发明内容
本发明的目的是提供一种主机任务异步执行的方法、系统及计算机存储介质，以解决现有技术中所存在的一个或多个技术问题，至少提供一种有益的选择或创造条件。
第一方面，提供了一种主机任务异步执行的方法，包括以下步骤：
接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；
从机的缓存区缓存接收的主机任务直至主机任务接收完成，主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；
根据所述操作系统的分配调度对所述主机任务进行处理。
进一步，所述向主机和从机基于HSPI连接。
进一步，还包括以下步骤：
获取主机任务的总字节长度，记录当前主机任务的累计接收字节；
根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收；
若未完成接收，继续接收主机任务，累加当前主机任务的累计接收字节，再次判断该主机任务是否完成接收；
若完成接收，向主机发送中断处理请求。
进一步，所述根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收包括以下步骤：
在获得的字节串中插入第一字节数参量、第二字节数参量和累计参量；
其中，第一字节数参量＝当前主机任务的总字节长度/256，第二字节数参量＝当前主机任务的总字节长度％256，累计参量为当前接收主机任务的累计接收字节；
判断第一字节数参量*256与第二字节数参量之和与当前累计参量是否相等；
若不相等，则判断为该主机任务未完成接收；
若相等，则判断为该主机任务完成接收。
进一步，还包括以下步骤：
向每次接收主机任务时获得的字节串中插入类型参量；其中，类型参量用于标记主机任务字节的协议类型；
检查插入类型参量的位置以及类别是否正确，若均正确，判断第一字节数参量*256与第二字节数参量之和与当前累计参量是否相等。
进一步，还包括以下步骤：
判断与该主机任务对应的回调函数和/或事件是否处理完成；
若否，再次执行该主机任务，再次判断与该主机任务对应的回调函数和/或事件是否处理完成；
若是，确认该主机任务处理完成。
进一步，还包括以下步骤：
判断该主机任务是否会在执行失败后重复执行；
若是，根据所述操作系统的分配调度对所述主机任务进行处理；
若否，开启定时器，获取手动重复执行信号并再次执行该主机任务，根据所述操作系统的分配调度对所述主机任务进行处理。
第二方面，提供了一种主机任务异步执行的系统，包括主机和从机；
所述主机用于接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；
所述从机的缓存区用于缓存接收的主机任务直至主机任务接收完成；
所述从机还用于主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；以及根据所述操作系统的分配调度对所述主机任务进行处理。
进一步，所述主机和从机基于HSPI连接，所述从机为ESP8266型WIFI模块。
第三方面，提供了一种计算机存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面的主机任务异步执行的方法。
本发明的有益效果：采用先结束中断处理后处理任务的机制，异步执行任务传输和任务处理，使得在数据传输中主机无需询问从机状态或等待从机处理任务，而是可以处理其他事项，可实现高速传输数据，主机具有更高的自由度。
附图说明
图1是根据第一个实施例示出的一种主机任务异步执行的方法的流程图。
图2是图1实施例中的判断主机任务是否接收完成方法的流程图。
图3是图2实施例中的第一种根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收方法的流程图。
图4是图2实施例中的第二种根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收方法的流程图，
图5是根据第二个实施例示出的一种主机任务异步执行的方法的流程图。
图6是根据一实施例示出的一种主机任务异步执行的系统的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清晰，下面将结合实施例和附图，对本发明作进一步的描述。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
根据本发明的第一方面，提供一种主机任务异步执行的方法。图1是根据第一个实施例示出的一种主机任务异步执行的方法的流程图，参见图1，所述方法包括以下步骤：
步骤S101.接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机。
在本示例性实施例中，主机向从机传输主机任务的核心是必须一次性传输完一个完整的主机任务，即在一次主机任务的传输过程中，主机传输一个主机任务，数据的协议类型应当保持不变。
具体地，在中断处理中，主机暂停正在执行的程序，转为向从机传输将要执行的主机任务，直至主机任务所有数据传输完成，主机再返回至原来程序的执行位置。
步骤S102.从机的缓存区缓存接收的主机任务直至主机任务接收完成，主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求。
在本示例性实施例中，从机接收主机任务的过程具体为：从主机的寄存器拷贝主机任务的第一组字节串至从机的spiData，再从spiData上拷贝该组字节串至从机的缓存区，清空spiData，从主机的寄存器拷贝主机任务的第二组字节串至从机的spiData，直至主机任务传输完毕，从机向主机发送结束中断处理请求，并向从机的操作系统提交处理所述主机任务的请求，将完整的主机任务提交至其操作系统。
步骤S103.根据所述操作系统的分配调度对所述主机任务进行处理。
在本示例性实施例中，由从机的操作系统根据当前的处理资源对主机任务进行处理，可以是优先进行处理，也可以是等待一段时间后才进行处理，调度处理主机任务的过程，主机执行其他程序，无需查询从机对主机任务的处理进度以及等待主机任务处理完成。
操作系统(OS)是指管理计算机硬件与软件资源的计算机程序。操作系统需要处理如管理与配置内存、决定系统资源供需的优先次序、控制输入设备与输出设备、操作网络与管理文件系统等基本事务。操作系统也提供一个让用户与系统交互的操作界面。
由上述图1的实施例可知，主机任务的数据先从主机的寄存器拷贝至从机的spiData，再从spiData拷贝至从机的缓存区，由于spiData可存储的字节量有限，例如ESP8266的spiData一次只能接收32个字节，而主机任务的字节量通常都远大于这个字节量，需要多次接收才能将主机任务完整地传输至从机。
具体地，参阅图2，其示出了本示例性实施例涉及的判断主机任务是否接收完成方法的流程图，如图2所示，该方法可以包括下列步骤：
步骤S201.获取主机任务的总字节长度，记录当前主机任务的累计接收字节。
步骤S202.根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收。若未完成接收，执行步骤S203，若完成接收，执行步骤S204。
步骤S203.继续接收主机任务，累加当前主机任务的累计接收字节，返回执行步骤S202。
步骤S204.向主机发送中断处理请求。
更进一步的，参阅图3，其示出了第一种根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收方法的流程图，如图3所示，该方法可以包括下列步骤：
步骤S301.在获得的字节串中插入第一字节数参量、第二字节数参量以及累计参量。
其中，第一字节数参量＝当前主机任务的总字节长度/256，第二字节数参量＝当前主机任务的总字节度％256，累计参量为当前接收主机任务的累计接收字节。第一字节数参量用于表示长度完整的字节的数量(一个字节长度最长为256位)，第二字节数参量用于表示最后一位字节(若存在运算结果有余数)，第一字节数参量与第二字节数参量之和则可反映该主机任务的总字节数量。
从机将主机任务的数据拷贝至spiData后，在这部分数据中插入第一字节数参量、第二字节数参量以及累计参量，第一字节数参量和第二字节数参量是根据该主机任务的实际总字节长度而被设定的，累计参量在开始接收该主机任务后根据每次接收的字节数量进行累加，即每次从拷贝数据至spiData时累计参量都会与前一个累计参量作求和运算。
步骤S302.判断第一字节数参量*256与第二字节数参量的和是否等于累计参量。
若不相等，判断为该主机任务未完成接收。实际应用时执行步骤S203。
若相等，判断为该主机任务完成接收。实际应用时执行步骤S204。
在本示例性实施例中，采用第一字节数参量*256与第二字节数参量的和表示为该主机任务的总字节长度，经过若干次拷贝后，当累计参量的值与第一字节数参量*256与第二字节数参量的和相等时，则可确定该主机任务完成接收。
在图3实施例的基础上，参阅图4，其示出了第二种根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收方法的流程图，如图4所示，该方法可以包括下列步骤：
执行步骤S301前，执行步骤S401。
步骤S401.向每次接收主机任务时获得的字节串中插入类型参量。
其中，类型参量用于标记主机任务字节的协议类型。
在本示例性实施例中，传输一个主机任务时，采用一种类型参量，使一个主机任务的传输过程中协议类型应当保持不变，例如，采用0x01标记发送/接收TCP报文，采用0x02标记网络连接的设置事项，或采用0x03表示服务器相关的设置事项等。
执行步骤S302前，执行步骤S402。
S402.检查插入类型参量的位置以及类别是否正确，若均正确，执行步骤S302，反之，执行步骤S403。
步骤S403，中断接收该主机任务。
在本示例性实施例中，接收主机任务过程中，通过检查每次接收的数据的类型参量是否一致，以此来确定每次接收的数据均来自同一主机任务。
更进一步的，参阅图5，其示出了第二个实施例示出的一种主机任务异步执行的方法的流程图，如图5所示，在图1实施例的基础上，该方法可以还包括下列步骤：
执行步骤S103前，执行步骤S501。
步骤S501.判断该主机任务是否会在执行失败后重复执行。若是，执行步骤S103，若否，执行步骤S502。
步骤S502.开启定时器，获取手动重复执行信号并再次执行该主机任务。转为执行步骤S103。
执行步骤S103后，执行步骤S503。
步骤S503.判断与该主机任务对应的回调函数和/或事件是否处理完成。若否，执行步骤S504，若是，执行步骤S505。
步骤S504.再次执行该主机任务。返回至步骤S503。
步骤S505.确认该主机任务处理完成。
在本示例性实施例中，回调函数可以是与主机任务默认绑定的，也可以是用户自定义的，事件是操作系统对主机任务完成处理时触发到的特殊事务，基于上述的回调函数和/或事件检查该主机任务是否处理完成，若未处理完成，重复处理该主机任务，直至满足回调函数和/或事件的触发要求。
根据本发明的第二方面，提供一种主机任务异步执行的系统。图6是根据一实施例示出的一种主机任务异步执行的系统的结构图，参见图6，该系统包括主机和从机。
其中，所述主机用于接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；所述从机的缓存区用于缓存接收的主机任务直至主机任务接收完成；所述从机还用于主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；以及根据所述操作系统的分配调度对所述主机任务进行处理。
在本示例性实施例中，主机和从机基于HSPI(SPI串行外设接口协议)通讯，从机为ESP8266型WIFI模块。
HSPI可以看作是SPI的拓展协议，其保留了SPI的标准接口，即SCK(同步时钟)、MOSI(主输出从输入)、MISO(主输入从输出)、NSS(片选信号)，以及进一步拓展两根数据线RXINT(读中短线)、TXINT(写中断线)。
从机通过RXINT向主机发送中断处理请求。从机第一次接收主机任务或操作系统完成处理上一个主机任务时，拉高RXINT接口电平，恢复主机对从机的数据传输，达到发送中断处理请求的效果；反之，拉低RXINT接口电平，主机不对从机进行数据传输，结束中断处理。
关于上述实施例中的主机任务异步执行的系统，其中各个结构执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
根据本公开实施例的第三方面，还提供一种计算机存储介质，所述计算机存储介质中存储有计算机程序，计算机存储介质可以是磁性随机存取存储器、只读存储器、可编程只读存储器、可擦除可编程只读存储器、电可擦除可编程只读存储器、快闪存储器、磁表面存储器、光盘、或只读光盘等；也可以是包括上述存储器之一或任意组合的各种设备，如移动电话、计算机、平板设备、个人数字助理等。所述计算机存储介质中存储的计算机程序被处理器运行时，实现应用于上述主机任务异步执行的系统。所述计算机程序被处理器执行时实现的具体步骤流程请参考图1-5所示实施例的描述，在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种主机任务异步执行的方法，其特征在于，包括以下步骤：
接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；
从机的缓存区缓存接收的主机任务直至主机任务接收完成，主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；
根据所述操作系统的分配调度对所述主机任务进行处理。
2.根据权利要求1所述的主机任务异步执行的方法，其特征在于，所述向主机和从机基于HSPI连接。
3.根据权利要求1所述的主机任务异步执行的方法，其特征在于，还包括以下步骤：
获取主机任务的总字节长度，记录当前主机任务的累计接收字节；
根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收；
若未完成接收，继续接收主机任务，累加当前主机任务的累计接收字节，再次判断该主机任务是否完成接收；
若完成接收，向主机发送中断处理请求。
4.根据权利要求3所述的主机任务异步执行的方法，其特征在于，所述根据主机任务的总字节长度与当前主机任务的累计接收字节判断该主机任务是否完成接收包括以下步骤：
在获得的字节串中插入第一字节数参量、第二字节数参量和累计参量；
其中，第一字节数参量＝当前主机任务的总字节长度/256，第二字节数参量＝当前主机任务的总字节长度％256，累计参量为当前接收主机任务的累计接收字节；
判断第一字节数参量*256与第二字节数参量之和与当前累计参量是否相等；
若不相等，则判断为该主机任务未完成接收；
若相等，则判断为该主机任务完成接收。
5.根据权利要求4所述的主机任务异步执行的方法，其特征在于，还包括以下步骤：
向每次接收主机任务时获得的字节串中插入类型参量；其中，类型参量用于标记主机任务字节的协议类型；
检查插入类型参量的位置以及类别是否正确，若均正确，判断第一字节数参量*256与第二字节数参量之和与当前累计参量是否相等。
6.根据权利要求1所述的主机任务异步执行的方法，其特征在于，还包括以下步骤：
判断与该主机任务对应的回调函数和/或事件是否处理完成；
若否，再次执行该主机任务，再次判断与该主机任务对应的回调函数和/或事件是否处理完成；
若是，确认该主机任务处理完成。
7.根据权利要求6所述的主机任务异步执行的方法，其特征在于，还包括以下步骤：
判断该主机任务是否会在执行失败后重复执行；
若是，根据所述操作系统的分配调度对所述主机任务进行处理；
若否，开启定时器，获取手动重复执行信号并再次执行该主机任务，根据所述操作系统的分配调度对所述主机任务进行处理。
8.一种主机任务异步执行的系统，其特征在于，包括主机和从机；
所述主机用于接收与主机连接的从机的中断处理请求，将主机需要执行的主机任务发送至从机；
所述从机的缓存区用于缓存接收的主机任务直至主机任务接收完成；
所述从机还用于主机任务完成接收后向主机发送结束中断处理请求，向从机的操作系统提交处理所述主机任务的请求；以及根据所述操作系统的分配调度对所述主机任务进行处理。
9.根据权利要求8所述的主机任务异步执行的方法，其特征在于，所述主机和从机基于HSPI连接，所述从机为ESP8266型WIFI模块。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的主机任务异步执行的方法。
CN202110476029.7A 2021-04-29 2021-04-29 主机任务异步执行的方法、系统及计算机存储介质 Active CN113190349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110476029.7A CN113190349B (zh) 2021-04-29 2021-04-29 主机任务异步执行的方法、系统及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110476029.7A CN113190349B (zh) 2021-04-29 2021-04-29 主机任务异步执行的方法、系统及计算机存储介质

Publications (2)

Publication Number Publication Date
CN113190349A true CN113190349A (zh) 2021-07-30
CN113190349B CN113190349B (zh) 2023-09-01

Family

ID=76980808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110476029.7A Active CN113190349B (zh) 2021-04-29 2021-04-29 主机任务异步执行的方法、系统及计算机存储介质

Country Status (1)

Country Link
CN (1) CN113190349B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157150A (ja) * 1987-08-05 1989-06-20 Cirrus Logic Inc マルチチャンネルデータ通信制御器
EP0558926A1 (en) * 1992-03-02 1993-09-08 International Business Machines Corporation Efficient channel and control unit for host computer
US5758098A (en) * 1994-05-12 1998-05-26 Apple Computer, Inc. Method and apparatus for providing a high throughput two-conductor serial interface with support for slave device detection
US20060104227A1 (en) * 2004-11-15 2006-05-18 Chia-En Chuang Data communication methods and systems
CN101882161A (zh) * 2010-06-23 2010-11-10 中国工商银行股份有限公司 应用级异步任务调度系统和方法
KR101572810B1 (ko) * 2014-08-20 2015-12-14 신우이.엔.지 주식회사 비동기 통신과 에이치.디.엘.씨(hdlc) 동기통신 변환장치의 제어방법
CN105917311A (zh) * 2014-01-21 2016-08-31 高通股份有限公司 用于便携式设备中的同步任务分发的系统和方法
CN111737175A (zh) * 2020-06-12 2020-10-02 明见（厦门）技术有限公司 一种高速spi主从机通信方法、终端设备及存储介质
CN112306678A (zh) * 2020-10-22 2021-02-02 中国海洋大学 一种基于异构众核处理器的算法并行处理方法及系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157150A (ja) * 1987-08-05 1989-06-20 Cirrus Logic Inc マルチチャンネルデータ通信制御器
EP0558926A1 (en) * 1992-03-02 1993-09-08 International Business Machines Corporation Efficient channel and control unit for host computer
US5758098A (en) * 1994-05-12 1998-05-26 Apple Computer, Inc. Method and apparatus for providing a high throughput two-conductor serial interface with support for slave device detection
US20060104227A1 (en) * 2004-11-15 2006-05-18 Chia-En Chuang Data communication methods and systems
CN101882161A (zh) * 2010-06-23 2010-11-10 中国工商银行股份有限公司 应用级异步任务调度系统和方法
CN105917311A (zh) * 2014-01-21 2016-08-31 高通股份有限公司 用于便携式设备中的同步任务分发的系统和方法
KR101572810B1 (ko) * 2014-08-20 2015-12-14 신우이.엔.지 주식회사 비동기 통신과 에이치.디.엘.씨(hdlc) 동기통신 변환장치의 제어방법
CN111737175A (zh) * 2020-06-12 2020-10-02 明见（厦门）技术有限公司 一种高速spi主从机通信方法、终端设备及存储介质
CN112306678A (zh) * 2020-10-22 2021-02-02 中国海洋大学 一种基于异构众核处理器的算法并行处理方法及系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
M. POPA 等: "Monitoring Serial Communications in Microcontroller Based Embedded Systems", 《2006 INTERNATIONAL CONFERENCE ON COMPUTER ENGINEERING AND SYSTEMS》, pages 56 - 61 *
沙泉: "基于嵌入式LINUX的异步事件驱动数据采集模型", 微电子学与计算机, vol. 24, no. 12, pages 164 - 166 *
金颖锋 等: "HPI的原理及其在DSP与单片机接口中的应用", 《微处理机》, no. 4, pages 46 - 49 *
韩立 等: "基于ATmega88的USART多处理机通信", 《电脑与信息技术》, vol. 18, no. 6, pages 49 - 51 *

Also Published As

Publication number Publication date
CN113190349B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
JP3641230B2 (ja) メモリカードを制御するための装置および方法
JP5443998B2 (ja) 不揮発性記憶装置、ホスト装置、不揮発性記憶システム、データ記録方法、およびプログラム
US8626963B2 (en) Packet based data transfer system and method for host-slave interface
JP5932947B2 (ja) ホスト及びシステム
JP3641239B2 (ja) メモリカードを制御するための装置および方法
CN108958903B (zh) 嵌入式多核中央处理器任务调度方法与装置
CN113190349A (zh) 主机任务异步执行的方法、系统及计算机存储介质
US7287104B2 (en) Interface circuit for card-type memory, ASIC including interface circuit, and image forming apparatus including ASIC
CN117834561A (zh) 基于spdk的网络i/o处理方法以及装置
CN108958905B (zh) 嵌入式多核中央处理器的轻量级操作系统
CN116610601A (zh) 一种数据传输装置及其控制方法、装置、介质
CN111352868B (zh) 串口访问方法、装置、终端设备及存储介质
US6665752B1 (en) Interrupt driven interface coupling a programmable media access controller and a process controller
JP4793798B2 (ja) マイクロコンピュータ
TWI416336B (zh) 可共享緩衝器的網路介面卡與緩衝器共享方法
JP5505456B2 (ja) デバイス制御システム及びプログラム
JP5287938B2 (ja) デバイス制御システム及びプログラム
WO2023201648A1 (zh) 文件的操作装置、计算机设备和操作设备
JP7501808B2 (ja) Ｉｃチップ
CN103559157B (zh) 采集数据的传输方法、装置及系统
CN118363901B (zh) PCIe设备、电子组件及电子设备
JP5971713B2 (ja) Ｉｃカード
CN109461468B (zh) 一种数据稳定性检测方法
JP2004348344A (ja) Ｉｃカードとｉｃカード処理システム
CN104598410A (zh) 一种免写驱动程序的计算机板卡及其开发方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant