CN113140567A - 半导体存储装置 - Google Patents
半导体存储装置 Download PDFInfo
- Publication number
- CN113140567A CN113140567A CN202010698665.XA CN202010698665A CN113140567A CN 113140567 A CN113140567 A CN 113140567A CN 202010698665 A CN202010698665 A CN 202010698665A CN 113140567 A CN113140567 A CN 113140567A
- Authority
- CN
- China
- Prior art keywords
- electrode
- region
- wiring
- effect transistor
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 239000004020 conductor Substances 0.000 claims abstract description 118
- 230000005669 field effect Effects 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000003491 array Methods 0.000 claims abstract description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- 229960001296 zinc oxide Drugs 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 9
- 101150049891 MCA1 gene Proteins 0.000 description 5
- 101100290371 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pca1 gene Proteins 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 101150009920 MCA2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Semiconductor Memories (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
根据一实施方式，半导体存储装置具备：第1区域，包含第1存储单元阵列；第2区域，与第1区域并列设置；及第3区域，与第2区域并列设置，且包含第2存储单元阵列。第1及第2存储单元阵列分别具备：场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，栅极连接于第1配线，源极或漏极中的一者连接于第2配线；及电容器，包含连接于场效应晶体管的源极或漏极中的另一者的第1电极、与第1电极对向的第2电极、以及连接于第2电极并且延伸到第2区域的第3电极，且设置在场效应晶体管的下方。第2区域具备连接第1及第2存储单元阵列的第3电极的电导体。
Description
相关申请案的引用
本申请案基于2020年1月20日申请的现有日本专利申请案第2020-007038号的优先权的利益，且谋求该利益，通过引用将其所有内容包含在本文中。
技术领域
本发明的实施方式涉及一种半导体存储装置。
背景技术
使用了具有位线、字线、及连接于它们的存储单元(晶体管及电容器)的半导体存储装置。通过选择位线与字线并施加电压，能够针对存储单元写入或读出数据。
发明内容
本发明的实施方式抑制半导体存储装置的误动作。
实施方式的半导体存储装置具备：第1区域，包含第1存储单元阵列；第2区域，与第1区域并列设置；及第3区域，与第2区域并列设置，且包含第2存储单元阵列。第1及第2存储单元阵列分别具备：场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，栅极连接于第1配线，源极或漏极中的一者连接于第2配线；及电容器，包含连接于场效应晶体管的源极或漏极中的另一者的第1电极、与第1电极对向的第2电极、及连接于第2电极并且延伸到第2区域的第3电极，且设置在场效应晶体管的下方。另外，另一实施方式的半导体存储装置的第2区域具备连接第1及第2存储单元阵列的第3电极的电导体。此外，另一实施方式的半导体存储装置具备设置在第3电极的下方、且连接于第3电极的电导体。
根据所述构成，能够抑制半导体存储装置的误动作。
附图说明
图1是用来说明半导体存储装置的构造例的剖视示意图。
图2是用来说明半导体存储装置的构造例的俯视示意图。
图3是用来说明存储单元阵列的电路构成例的电路图。
图4是用来说明电容器30及场效应晶体管51的构造例的立体示意图。
图5是用来说明电容器30及场效应晶体管51的构造例的剖视示意图。
图6是用来说明半导体存储装置的另一构造例的剖视示意图。
图7是用来说明半导体存储装置的另一构造例的剖视示意图。
图8是用来说明半导体存储装置的另一构造例的俯视示意图。
图9是用来说明触点111的形状例的平面示意图。
图10是用来说明触点111的形状例的平面示意图。
图11是用来说明触点111的形状例的平面示意图。
图12是用来说明半导体存储装置的另一构造例的剖视示意图。
图13是用来说明半导体存储装置的另一构造例的俯视示意图。
图14是用来说明导电体13的形状例的平面示意图。
图15是用来说明导电体13的形状例的平面示意图。
图16是用来说明导电体13的形状例的平面示意图。
图17是用来说明半导体存储装置的另一构造例的剖视示意图。
图18是用来说明半导体存储装置的另一构造例的俯视示意图。
具体实施方式
以下，参照附图对实施方式进行说明。附图中记载的各构成要素的厚度与平面尺寸的关系、各构成要素的厚度的比率等存在与实物不同的情况。另外，在实施方式中，对实质上相同的构成要素标附相同的符号，并酌情省略说明。
在本说明书中，所谓“连接”不仅为物理连接，也包含电连接，除了特别指定的情况以外，“连接”不仅为直接连接，也包含间接连接。
(第1实施方式)
图1是用来说明半导体存储装置的构造例的剖视示意图，示出半导体存储装置的包含Y轴及与Y轴正交的Z轴的Y-Z截面的一部分。图2是用来说明半导体存储装置的构造例的俯视示意图，示出半导体存储装置的包含与Y轴正交的X轴及Y轴的X-Y平面的一部分。
半导体存储装置为动态随机存取存储器(DRAM)，且具有多个存储单元阵列。图1及图2对包含存储单元阵列MCA1的第1区域R1、与第1区域R1并列设置的第2区域R2、及与第2区域R2并列设置并且包含存储单元阵列MCA2的第3区域R3进行图示。在图1及图2中，第2区域R2设置在第1区域R1与第3区域R3之间，但并不限定于此。
图3是用来说明存储单元阵列的电路构成例的电路图。图3对多个存储单元MC、多条字线WL(字线WLn、字线WLn+1、字线WLn+2，n为整数)、及多条位线BL(位线BLm、位线BLm+1、位线BLm+2，m为整数)进行图示。
多个存储单元MC在矩阵方向上排列而构成存储单元阵列。各个存储单元MC具备作为场效应晶体管(FET)的存储晶体管MTR、及存储电容器MCP。存储晶体管MTR的栅极连接于对应的字线WL，源极或漏极中的一者连接于对应的位线BL。存储电容器MCP的其中一个电极连接于存储晶体管MTR的源极或漏极中的另一者，另一个电极连接于虽未图示但供给特定电位的电源线。存储单元MC能够利用字线WL进行存储晶体管MTR的开关，由此将电荷从位线BL蓄积到存储电容器MCP中，从而保存数据。多个存储单元MC的数量并不限定于图3所示的数量。
如图1及图2所示，第1区域R1至第3区域R3具备电路11、电容器30、电导体35、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91。为了方便起见，图2以虚线对电路11及配线91进行图示。在各构成要素之间，视需要设置绝缘体。各构成要素例如使用光刻技术而形成。此外，也进而参照图4及图5对电容器30及场效应晶体管51的构造例进行说明。图4及图5是用来说明电容器30及场效应晶体管51的构造例的示意图，图4为立体示意图，图5为剖视示意图。
电路11设置在第2区域R2，例如构成感测放大器等外围电路。电路11例如具有P通道型场效应晶体管(Pch-FET)、N通道型场效应晶体管(Nch-FET)等场效应晶体管。电路11的场效应晶体管例如可使用单晶硅衬底等半导体衬底而形成，Pch-FET及Nch-FET在半导体衬底具有通道区域、源极区域及漏极区域。此外，半导体衬底也可具有P型的导电类型。此外，为了方便起见，图1对电路11的场效应晶体管进行图示。
电容器30分别在第1区域R1及第3区域R3中，设置在半导体衬底的上方及场效应晶体管51的下方，构成存储单元MC的存储电容器MCP。图1及图2对构成多个存储单元MC的多个电容器30进行图示。
电容器30是所谓柱型电容器、圆筒型电容器等三维电容器，如图1、图4及图5所示，具有单元电极31、绝缘膜32、板状电极33、及板状电极34。单元电极31作为存储电容器MCP的第1电极发挥功能。绝缘膜32作为存储电容器MCP的介电层发挥功能，设置在单元电极31与板状电极33之间。板状电极33作为存储电容器MCP的第2电极发挥功能，与单元电极31对向设置。图1及图2对各个存储单元阵列中设置的多个电容器30共有相互共通的板状电极33的例子进行图示。板状电极34连接于板状电极33并且延伸到第2区域R2。可利用所述三维电容器减小存储单元MC的面积。
如图1及图2所示，电导体35连接存储单元阵列MCA1的板状电极34与存储单元阵列MCA2的板状电极34。电导体35例如包含与存储单元阵列MCA1、MCA2的板状电极34相同的导电体。此外，在本说明书中，电导体并不限定于导体，也包括例如含有施体或受体等杂质元素的半导体。
如图2所示，电导体35优选为在X-Y平面中不与电路11重叠，从存储单元阵列MCA1的板状电极34延伸到存储单元阵列MCA2的板状电极34。此外，电导体35的形状并不限定于直线状，也可为曲线状。
板状电极34及电导体35优选为薄层电阻比板状电极33小。板状电极34及电导体35例如包含钨、氮化钛等材料。
如图1、图4及图5所示，氧化物导电层41与单元电极31相接设置。氧化物导电层41例如包含铟-锡-氧化物(ITO)等金属氧化物。
如图1及图2所示，场效应晶体管51分别在第1区域R1及第3区域R3中，设置在半导体衬底的上方及电容器30的上方，构成存储单元MC的存储晶体管MTR。图1及图2对构成多个存储单元MC的多个场效应晶体管51进行图示。
如图4及图5所示，场效应晶体管51具有包含金属氧化物等氧化物半导体的通道层501、及包围通道层501的栅极绝缘膜502。通道层501的Z轴方向的一端经由氧化物导电层42连接于配线71，作为场效应晶体管51的源极或漏极中的一者发挥功能，另一端连接于氧化物导电层41，作为场效应晶体管51的源极或漏极中的另一者发挥功能。此时，氧化物导电层41设置在电容器30的单元电极31与场效应晶体管51的通道层501之间，作为场效应晶体管51的源电极或漏电极中的另一者发挥功能。因为氧化物导电层41与场效应晶体管51的通道层501同样地包含金属氧化物，所以能够降低场效应晶体管51与氧化物导电层41的连接电阻。
通道层501例如包含铟(In)。通道层501例如包含氧化铟与氧化镓、氧化铟与氧化锌、或氧化铟与氧化锡。作为一例，为包含铟、镓、及锌的氧化物(铟-镓-锌-氧化物)，即所谓IGZO(InGaZnO)。
栅极绝缘膜502例如包含氧化物或氮氧化物(作为一例为氧化硅)。
如图4及图5所示，配线61隔着栅极绝缘膜502与通道层501对向设置，作为场效应晶体管51的栅电极发挥功能。
如图4所示，场效应晶体管51是栅电极围绕通道层501配置的所谓环绕栅极晶体管(SGT，Surrounding Gate Transistor)。可利用SGT减小半导体存储装置的面积。
具有包含氧化物半导体的通道层的场效应晶体管的截止漏电流比设置在半导体衬底的场效应晶体管低。因此，能够长期地保存例如存储单元MC中保存的数据，因此能够减少更新动作的次数。另外，具有包含氧化物半导体的通道层的场效应晶体管可利用低温工艺形成，因此能够抑制对电容器30赋予热应力。
如图1及图2所示，配线61分别设置在第1区域R1及第3区域R3，在X轴方向上延伸，构成字线WL。图1及图2对多条配线61进行图示。多条配线61的数量并不限定于图2所示的数量。
配线61例如包含金属、金属化合物、或半导体。配线61例如包含选自由钨(W)、钛(Ti)、氮化钛(TiN)、钼(Mo)、钴(Co)、及钌(Ru)所组成的群中的至少一种材料。
如图1所示，电导体62在第2区域R2中设置在板状电极34与配线91之间。电导体62经由通孔连接于板状电极34。电导体62例如与配线61设置在同一层，可通过对一个导电层进行加工而与配线61在同一步骤中形成。
如图1、图4及图5所示，氧化物导电层42与场效应晶体管51的通道层501相接设置，作为场效应晶体管51的源电极或漏电极中的一者发挥功能。氧化物导电层42例如包含铟-锡-氧化物(ITO)等金属氧化物。因为氧化物导电层42与场效应晶体管51的通道层501同样地包含金属氧化物，所以能够降低场效应晶体管51与氧化物导电层42的连接电阻。
如图1及图2所示，配线71分别在第1区域R1及第3区域R3中设置在配线61的上方，与配线61交叉，在Y轴方向上延伸，构成位线BL。图2对多条配线71进行图示。多条配线71的数量并不限定于图2所示的数量。
如图4及图5所示，配线71在场效应晶体管51的上方与氧化物导电层42相接设置，经由氧化物导电层42连接于场效应晶体管51的通道层501。氧化物导电层42作为场效应晶体管51的源电极或漏电极中的一者发挥功能。
如图1所示，电导体72在第2区域R2中设置在电导体62与配线91之间。电导体72经由通孔连接于电导体62。电导体72例如与配线71设置在同一层，可通过对一个导电层进行加工而与配线71在同一步骤中形成。图2对多个电导体72进行图示。
如图1所示，电导体81在第2区域R2中设置在电导体72与配线91之间，连接电导体72与配线91。电导体81经由通孔连接于电导体72。电导体81例如包含铜。图2对多个电导体81进行图示。
电导体62、电导体72、及电导体81分别构成连接板状电极34与配线91的连接部101的第1部分、第2部分、及第3部分。图1及图2对多个连接部101进行图示，但多个连接部101的数量并不限定于图1及图2所示的数量。另外，也可多个连接部101的至少一个设置在电导体35的上方，经由电导体62、电导体72、及电导体81连接电导体35与配线91。
选自由多个连接部101的第1部分(电导体62)、多个连接部101的第2部分(电导体72)、及多个连接部101的第3部分(电导体81)所组成的群中的至少一个可相互连接。换句话说，多个连接部101可通过选自由相互共通的第1部分(电导体62)、相互共通的第2部分(电导体72)、及相互共通的第3部分(电导体81)所组成的群中的至少一个而连接。图6是用来说明半导体存储装置的另一构造例的剖视示意图，示出半导体存储装置的Y-Z截面的一部分。图6对多个连接部101的电导体62相互连接并且多个连接部101的电导体72相互连接的例子进行图示。
配线91设置在存储单元阵列MCA1的上方及存储单元阵列MCA2的上方，并延伸到第2区域R2。配线91在第1区域R1至第3区域R3中于Y轴方向上延伸，例如构成供给特定电位的电源线。如图1所示，配线91经由通孔连接于电导体81。图2对多条配线91进行图示。
如上所述，本实施方式的半导体存储装置具备电导体，该电导体连接一个存储单元阵列的存储电容器MCP的板状电极与另一个存储单元阵列的存储电容器MCP的板状电极。
在将存储电容器MCP设置在存储晶体管MTR的下方而减小存储单元阵列的面积的情况下，设置在存储单元阵列上方的电源线等配线与板状电极的连接路径较长，因此需要高纵横比的通孔，使得连接电阻增加。这会导致半导体存储装置的误动作。与此相对，在本实施方式的半导体存储装置中，通过连接多个存储单元阵列的板状电极彼此，能够减小板状电极间的电阻，从而恰当地保持板状电极的电位，因此能够抑制误动作。
(第2实施方式)
图7是用来说明半导体存储装置的另一构造例的剖视示意图，示出半导体存储装置的Y-Z截面的一部分。图8是用来说明半导体存储装置的另一构造例的俯视示意图，示出半导体存储装置的X-Y平面的一部分。
图7及图8对包含存储单元阵列MCA的第1区域R1、及与第1区域R1并列设置的第2区域R2进行图示。第1区域R1及第2区域R2具有电路11、阱12、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91。此外，电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91分别与第1实施方式的电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91相同，因此省略说明。另外，为了方便起见，图7对电路11的场效应晶体管进行图示。
阱12是与电路11同样地设置在半导体衬底的电导体。阱12设置在电容器30的板状电极34的下方。阱12含有施体或受体等杂质元素，具有N型或P型的导电类型。可在阱12的表面设置硅化物层。阱12例如可与电路11的场效应晶体管的源极区域及漏极区域通过同一步骤形成。
如图7所示，阱12经由阱12与板状电极34之间的触点111连接于电容器30的板状电极34。如图7及图8所示，阱12从第1区域R1延伸到第2区域R2，也可在第2区域R2中经由触点111连接于板状电极34。
触点111的形状并无特别限定。图9至图11是用来说明触点111的形状例的平面示意图。图9对点状的多个触点111进行图示，图10对线状的多个触点111进行图示，图11对格子状的触点111进行图示。通过增大触点111的面积，能够减小阱12与板状电极34的连接电阻。
如上所述，本实施方式的半导体存储装置具备电导体，该电导体包含连接于存储单元阵列的存储电容器MCP的板状电极的阱。
在将存储电容器MCP设置在存储晶体管MTR的下方而减小存储单元阵列的面积的情况下，设置在存储单元阵列上方的电源线等配线与板状电极的连接路径较长，因此需要高纵横比的通孔，使得连接电阻增加。这会导致半导体存储装置的误动作。与此相对，在本实施方式的半导体存储装置中，通过连接存储电容器MCP的板状电极与设置在半导体衬底的阱，能够减小板状电极的电阻，抑制板状电极内的电位分布的不均，因此能够抑制误动作。
本实施方式可与其它实施方式适当组合。
(第3实施方式)
图12是用来说明半导体存储装置的另一构造例的剖视示意图，示出半导体存储装置的Y-Z截面的一部分。图13是用来说明半导体存储装置的另一构造例的俯视示意图，示出半导体存储装置的X-Y平面的一部分。
图12及图13对包含存储单元阵列MCA的第1区域R1、及与第1区域R1并列设置的第2区域R2进行图示。第1区域R1及第2区域R2具有电路11、导电体13、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91。此外，电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91分别与第1实施方式的电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91相同，因此省略说明。另外，为了方便起见，图12对电路11的场效应晶体管进行图示。
导电体13是与电路11的场效应晶体管的栅电极设置在同一层的电导体。导电体13设置在电容器30的板状电极34的下方。导电体13例如可通过对一个导电层进行加工而与场效应晶体管的栅电极在同一步骤中形成。导电体13例如包含钨、氮化钛、多晶硅等材料。
导电体13经由导电体13与板状电极34之间的触点111连接于电容器30的板状电极34。如图12及图13所示，导电体13从第1区域R1延伸到第2区域R2，也可在第2区域R2中经由触点111连接于板状电极34。
导电体13的形状并无特别限定。图14至图16是用来说明导电体13的形状例的平面示意图。图14对平板状的导电体13进行图示，图15对线状的多个导电体13进行图示，图16对格子状的导电体13进行图示。通过增大导电体13的面积，能够减小导电体13与板状电极34的连接电阻。
如上所述，本实施方式的半导体存储装置具备电导体，该电导体包含连接于存储单元阵列的存储电容器MCP的板状电极的导电体。
在将存储电容器MCP设置在存储晶体管MTR的下方而减小存储单元阵列的面积的情况下，设置在存储单元阵列上方的电源线等配线与板状电极的连接路径较长，因此需要高纵横比的通孔，使得连接电阻增加。这会导致半导体存储装置的误动作。与此相对，在本实施方式的半导体存储装置中，通过连接存储电容器MCP的板状电极与导电体，能够减小板状电极的电阻，抑制板状电极内的电位分布的不均，因此能够抑制误动作。
本实施方式可与其它实施方式适当组合。
(第4实施方式)
图17是用来说明半导体存储装置的另一构造例的剖视示意图，示出半导体存储装置的Y-Z截面的一部分。图18是用来说明半导体存储装置的另一构造例的俯视示意图，示出半导体存储装置的X-Y平面的一部分。
图17及图18对包含存储单元阵列MCA的第1区域R1、及与第1区域R1并列设置的第2区域R2进行图示。第1区域R1及第2区域R2具有电路11、阱14、阱15、导电体16、电容器30、电容器36、电极37、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91。此外，电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91分别与第1实施方式的电路11、电容器30、氧化物导电层41、氧化物导电层42、场效应晶体管51、配线61、电导体62、配线71、电导体72、电导体81、及配线91相同，因此省略说明。另外，为了方便起见，图18以虚线对阱14、阱15、及导电体16进行图示。
阱14是与电路11同样地设置在半导体衬底的电导体。阱14设置在电容器30的板状电极34的下方。阱14含有施体或受体中的其中一个杂质元素，具有N型或P型的导电类型。可在阱14的表面设置硅化物层。如图17及图18所示，阱14可从第1区域R1延伸到第2区域R2。阱14例如可与电路11的场效应晶体管的源极区域及漏极区域通过同一步骤形成。
阱15是与电路11同样地设置在半导体衬底的电导体。如图17所示，阱15设置在导电体16的下方，且包围阱14。阱15含有施体或受体中的另一个杂质元素，具有N型或P型的导电类型。
阱14及阱15相互具有不同的导电类型。例如，当阱14具有N型的导电类型时，阱15具有P型的导电类型，当阱14具有P型的导电类型时，阱15具有N型的导电类型。
如图17及图18所示，阱15从第1区域R1延伸到第2区域R2，在第2区域R2中经由触点连接于电极37。触点的形状并无特别限定。
导电体16是与电路11的场效应晶体管的栅电极设置在同一层的电导体。导电体16设置在板状电极34的下方。导电体16例如可通过对一个导电层进行加工而与场效应晶体管的栅电极在同一步骤中形成。导电体16例如包含钨、氮化钛、多晶硅等材料。
导电体16经由触点连接于电容器30的板状电极34。如图17及图18所示，导电体16从第1区域R1延伸到第2区域R2，也可在第2区域R2中经由触点连接于板状电极34。导电体16的形状并无特别限定。
阱14及导电体16和阱14与导电体16之间的绝缘体一同构成电容器36。电容器36是具有包含导电体16的电极及包含阱14的电极的金属-绝缘体-半导体电容器(MIS电容器)。电容器36的容量例如大于电容器30的容量。
电极37设置在阱15的上方，经由触点连接于阱15。电极37例如连接于未图示的供给特定电位的配线。电极37例如可通过对一个导电层进行加工而与板状电极34在同一步骤中形成。
如上所述，本实施方式的半导体存储装置具备连接于存储单元阵列的存储电容器MCP的板状电极的MIS电容器。
在将存储电容器MCP设置在存储晶体管MTR的下方而减小存储单元阵列的面积的情况下，设置在存储单元阵列上方的电源线等配线与板状电极的连接路径较长，因此需要高纵横比的通孔，使得连接电阻增加。这会导致半导体存储装置的误动作。与此相对，在本实施方式的半导体存储装置中，通过将MIS电容器连接于存储电容器MCP的板状电极，能够降低噪音，因此能够抑制误动作。
本实施方式可与其它实施方式适当组合。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例提出的，并未意图限定发明的范围。这些新颖的实施方式可通过其他各种形态加以实施，且可在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明及其均等的范围内。
Claims (12)
1.一种半导体存储装置，其具备：
第1区域，包含第1存储单元阵列；
第2区域，与所述第1区域并列设置；及
第3区域，与所述第2区域并列设置，且包含第2存储单元阵列；
所述第1及第2存储单元阵列分别具备：
场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，所述栅极连接于第1配线，所述源极或所述漏极中的一者连接于第2配线；及
电容器，包含连接于所述场效应晶体管的所述源极或所述漏极中的另一者的第1电极、与所述第1电极对向的第2电极、以及连接于所述第2电极并且延伸到所述第2区域的第3电极，且设置在所述场效应晶体管的下方；
所述第2区域具备连接所述第1及第2存储单元阵列的所述第3电极的电导体。
2.根据权利要求1所述的半导体存储装置，其中所述第2区域具备连接第3配线与所述第3电极的多个连接部，所述第3配线设置在所述第1及第2存储单元阵列的上方并且延伸到所述第2区域，
所述多个连接部分别包含：
第1部分，设置在所述第3电极与所述第3配线之间，并连接于所述第3电极；
第2部分，设置在所述第1部分与所述第3配线之间，并连接于所述第1部分；及
第3部分，设置在所述第2部分与所述第3配线之间，并连接所述第2部分与所述第3配线；
选自由所述多个连接部的所述第1部分、所述多个连接部的所述第2部分、及所述多个连接部的所述第3部分所组成的群中的至少一个相互连接。
3.一种半导体存储装置，其具备：
第1区域，包含存储单元阵列；及
第2区域，与所述第1区域并列设置；
所述存储单元阵列具备：
场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，所述栅极连接于第1配线，所述源极或所述漏极中的一者连接于第2配线；
电容器，包含连接于所述场效应晶体管的所述源极或所述漏极中的另一者的第1电极、与所述第1电极对向的第2电极、及连接于所述第2电极并且延伸到所述第2区域的第3电极，且设置在所述场效应晶体管的下方；及
电导体，设置在所述第3电极的下方，且连接于所述第3电极。
4.根据权利要求3所述的半导体存储装置，其中所述电导体包含设置在所述半导体衬底的阱。
5.根据权利要求3所述的半导体存储装置，其中所述电导体包含与所述半导体衬底上设置的第2场效应晶体管的栅电极设置在同一层的导电体。
6.一种半导体存储装置，其具备：
第1区域，包含存储单元阵列；及
第2区域，与所述第1区域并列设置；
所述存储单元阵列具备：
场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，所述栅极连接于第1配线，所述源极或所述漏极中的一者连接于第2配线；
电容器，包含连接于所述场效应晶体管的所述源极或所述漏极中的另一者的第1电极、与所述第1电极对向的第2电极、及连接于所述第2电极并且延伸到所述第2区域的第3电极；及
第2电容器，包含设置在所述第3电极的下方并且连接于所述第3电极的第4电极、以及设置在所述第4电极的下方的第5电极。
7.根据权利要求6所述的半导体存储装置，其中所述第4电极包含与所述半导体衬底上设置的第2场效应晶体管的栅电极设置在同一层的导电体。
8.根据权利要求6或7所述的半导体存储装置，其中所述第5电极包含设置在所述半导体衬底的阱。
9.根据权利要求6至8中任一项所述的半导体存储装置，其中所述第2区域具备：第2阱，包围所述阱，且从所述第1区域延伸到所述第2区域；及第6电极，设置在所述第2阱的上方，且连接于所述第2阱；
所述阱及所述第2阱相互具有不同的导电类型。
10.根据权利要求1至9中任一项所述的半导体存储装置，其中所述场效应晶体管具有通道层，所述通道层含有氧化物半导体。
11.根据权利要求10所述的半导体存储装置，其中所述氧化物半导体包含铟-镓-锌-氧化物。
12.根据权利要求1至11中任一项所述的半导体存储装置，其为动态随机存取存储器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-007038 | 2020-01-20 | ||
| JP2020007038A JP2021114563A (ja) | 2020-01-20 | 2020-01-20 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113140567A true CN113140567A (zh) | 2021-07-20 |
| CN113140567B CN113140567B (zh) | 2024-03-08 |
Family
ID=76809328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010698665.XA Active CN113140567B (zh) | 2020-01-20 | 2020-07-20 | 半导体存储装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11665882B2 (zh) |
| JP (1) | JP2021114563A (zh) |
| CN (1) | CN113140567B (zh) |
| TW (1) | TWI757800B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240298435A1 (en) * | 2021-09-17 | 2024-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and storage device |
| KR20230122385A (ko) * | 2022-02-14 | 2023-08-22 | 삼성전자주식회사 | 반도체 메모리 장치 |
| JP2024000910A (ja) * | 2022-06-21 | 2024-01-09 | キオクシア株式会社 | 半導体記憶装置 |
| TW202425145A (zh) * | 2022-09-01 | 2024-06-16 | 日商半導體能源研究所股份有限公司 | 記憶體裝置 |
| WO2024057165A1 (ja) * | 2022-09-16 | 2024-03-21 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| WO2024194725A1 (ja) * | 2023-03-17 | 2024-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US20020075720A1 (en) * | 1998-02-27 | 2002-06-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device having plate lines and precharge circuits |
| US20020097621A1 (en) * | 1999-12-06 | 2002-07-25 | Ichiro Fujiwara | Nonvolatile semiconductor memory device and method of operation thereof |
| WO2009096001A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| US20100213525A1 (en) * | 2008-01-29 | 2010-08-26 | Unisantis Electronics (Japan) Ltd. | Semiconductor storage device and methods of producing it |
| US20130161730A1 (en) * | 2011-12-23 | 2013-06-27 | Liyang Pan | Memory array structure and method for forming the same |
| US20160049406A1 (en) * | 2011-09-16 | 2016-02-18 | Micron Technology, Inc. | Semiconductor devices and systems including memory cells and related methods of fabrication |
| US20160233297A1 (en) * | 2015-02-10 | 2016-08-11 | Micron Technology, Inc. | Semiconductor Device Having Shallow Trench Isolation Structure |
| US9698272B1 (en) * | 2016-03-16 | 2017-07-04 | Kabushiki Kaisha Toshiba | Transistor and semiconductor memory device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122065A (ja) | 1990-09-13 | 1992-04-22 | Sony Corp | 半導体メモリ |
| JPH04267558A (ja) | 1991-02-22 | 1992-09-24 | Toshiba Corp | 半導体装置 |
| JPH05267616A (ja) | 1992-03-18 | 1993-10-15 | Hitachi Ltd | 半導体記憶装置 |
| US6437401B1 (en) * | 2001-04-03 | 2002-08-20 | Infineon Technologies Ag | Structure and method for improved isolation in trench storage cells |
| JP4657681B2 (ja) * | 2004-06-03 | 2011-03-23 | シャープ株式会社 | 半導体記憶装置およびその製造方法並びに携帯電子機器 |
| US7700983B2 (en) * | 2005-12-15 | 2010-04-20 | Qimonda Ag | Transistor, memory cell, memory cell array and method of forming a memory cell array |
| US7382012B2 (en) * | 2006-02-24 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer |
| US20080061340A1 (en) * | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
| US7829410B2 (en) * | 2007-11-26 | 2010-11-09 | Micron Technology, Inc. | Methods of forming capacitors, and methods of forming DRAM arrays |
| JP5700907B2 (ja) * | 2008-06-26 | 2015-04-15 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置 |
| JP5642983B2 (ja) * | 2010-03-11 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| KR101087846B1 (ko) | 2010-11-04 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| CN103022012B (zh) * | 2011-09-21 | 2017-03-01 | 株式会社半导体能源研究所 | 半导体存储装置 |
| US10020360B1 (en) | 2017-01-06 | 2018-07-10 | Micron Technology, Inc. | Integrated memory |
| JP2019057545A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 磁気記憶装置 |
-
2020
- 2020-01-20 JP JP2020007038A patent/JP2021114563A/ja active Pending
- 2020-07-17 TW TW109124226A patent/TWI757800B/zh active
- 2020-07-20 CN CN202010698665.XA patent/CN113140567B/zh active Active
- 2020-09-04 US US17/012,676 patent/US11665882B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US20020075720A1 (en) * | 1998-02-27 | 2002-06-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device having plate lines and precharge circuits |
| US20020097621A1 (en) * | 1999-12-06 | 2002-07-25 | Ichiro Fujiwara | Nonvolatile semiconductor memory device and method of operation thereof |
| WO2009096001A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| US20100213525A1 (en) * | 2008-01-29 | 2010-08-26 | Unisantis Electronics (Japan) Ltd. | Semiconductor storage device and methods of producing it |
| US20160049406A1 (en) * | 2011-09-16 | 2016-02-18 | Micron Technology, Inc. | Semiconductor devices and systems including memory cells and related methods of fabrication |
| US20130161730A1 (en) * | 2011-12-23 | 2013-06-27 | Liyang Pan | Memory array structure and method for forming the same |
| US20160233297A1 (en) * | 2015-02-10 | 2016-08-11 | Micron Technology, Inc. | Semiconductor Device Having Shallow Trench Isolation Structure |
| US9698272B1 (en) * | 2016-03-16 | 2017-07-04 | Kabushiki Kaisha Toshiba | Transistor and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US11665882B2 (en) | 2023-05-30 |
| TW202129916A (zh) | 2021-08-01 |
| US20210225847A1 (en) | 2021-07-22 |
| TWI757800B (zh) | 2022-03-11 |
| CN113140567B (zh) | 2024-03-08 |
| JP2021114563A (ja) | 2021-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113140567B (zh) | 半导体存储装置 | |
| US11238919B2 (en) | Semiconductor storage device | |
| US8143656B2 (en) | High performance one-transistor DRAM cell device and manufacturing method thereof | |
| US20220367681A1 (en) | Semiconductor-element-including memory device | |
| CN113113417B (zh) | 存储器件 | |
| US20140284690A1 (en) | Semiconductor device | |
| CN113690239A (zh) | 包括半导体图案的半导体装置 | |
| US10804275B2 (en) | Memory array comprising memory cells of Z2-FET type | |
| WO2023175792A1 (ja) | 半導体を用いたメモリ装置 | |
| KR100688314B1 (ko) | 반도체 메모리 셀 | |
| US20240057314A1 (en) | Semiconductor device | |
| US20230309294A1 (en) | Semiconductor device and semiconductor memory device | |
| US20240090203A1 (en) | Semiconductor storage device | |
| US20240074151A1 (en) | Semiconductor device | |
| US20240306368A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240098976A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2024089132A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2023188006A1 (ja) | 半導体メモリ装置 | |
| TWI839184B (zh) | 鐵電記憶體結構 | |
| US20230091204A1 (en) | Semiconductor device and semiconductor storage device | |
| US20240096403A1 (en) | Memory core circuits having cell-on-periphery structures and memory devices including the same | |
| US20240099010A1 (en) | Semiconductor memory device | |
| US20240315007A1 (en) | Semiconductor device | |
| US20230328950A1 (en) | Semiconductor memory device | |
| WO2024042609A1 (ja) | 半導体素子を用いたメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |