CN113079630B - 一种电路板及其制备工艺 - Google Patents
一种电路板及其制备工艺 Download PDFInfo
- Publication number
- CN113079630B CN113079630B CN202010472682.1A CN202010472682A CN113079630B CN 113079630 B CN113079630 B CN 113079630B CN 202010472682 A CN202010472682 A CN 202010472682A CN 113079630 B CN113079630 B CN 113079630B
- Authority
- CN
- China
- Prior art keywords
- hole
- power
- power supply
- area
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供了一种电路板及其制备工艺,涉及通信设备领域。该电路板,包括:电源平面;受电区域,用于设置球栅阵列封装BGA芯片;受电区域中设置有第一电源孔和第二电源孔,第一孔段中的金属壁用于电性连接BGA芯片的引脚,第二电源孔比第一电源孔靠近BGA芯片的中心;第一电源孔包括第一孔段和第二孔段,第一孔段的孔径和第二电源孔的孔径大于第二孔段的孔径;其中,第二孔段中的金属壁和第二电源孔的金属壁分别与电源平面电性连接。基于上述结构,能够均衡BGA芯片核心电源区域的电压,提升电路板的可靠性。
Description
技术领域
本申请涉及通信设备领域,尤其涉及一种电路板及其制备工艺。
背景技术
在随着芯片不断更新换代,球栅阵列封装 (Ball Grid Array,BGA)芯片的核心电源都在向低电压大电流方向发展,动辄几百安培的通流需求给电路板设计过程中电源层的处理带来了很多挑战。由于BGA芯片的引脚数量的增加和密集程度的增加,电路板上的各类过孔所占用的空间也逐渐增加,因此,对于电源层通流也带来了巨大的影响,并且,通流量的减小同样会导致电路板上压降的增大。压降是指电路板上的电源到电路板上任一位置的电压差值。举例来说,BGA芯片上穿过过孔越多,压降越大,这是因为电源到引脚之间过孔越多,则会有更多的通流量被经过的过孔分走。
由于BGA芯片上不同引脚之间压降不同,从而会导致BGA芯片上存在电压不平衡的问题。在BGA芯片中,预制有一压降差值范围,当BGA芯片上两个引脚之间的压降差超出压降差值范围时,将导致BGA芯片无法工作,因此,如何在电路板上实现电压平衡是本领域技术人员亟待解决的问题。
发明内容
第一方面,本申请提供了一种电路板,包括:
电源平面;
受电区域,用于设置球栅阵列封装BGA芯片;
受电区域中设置有第一电源孔和第二电源孔,第一孔段中的金属壁用于电性连接BGA芯片的引脚,第二电源孔比第一电源孔靠近BGA芯片的中心;
第一电源孔包括第一孔段和第二孔段,第一孔段的孔径和第二电源孔的孔径大于第二孔段的孔径;
其中,第二孔段中的金属壁和第二电源孔的金属壁分别与电源平面电性连接。
进一步的,在受电区域外侧设置有信号孔;
第二孔段的孔径与信号孔的孔径相同。
进一步的,在受电区域还设置有接地孔,其中,接地孔的孔径与第二电源孔的孔径相同。
第二方面,本申请提供了一种电路板的制备工艺,用于制备第一方面任一种的电路板,包括:
由多块形成有预设图形的芯板压合形成压合板,其中,压合板中包括电源层;
在压合板上的第一区域和第二区域钻设通孔,其中,第一区域的通孔和第二区域中的通孔贯穿电源层;
针对第二区域的第一组通孔进行扩孔形成第一孔段和第二孔段,其中,第一孔段的孔径和第一区域的通孔的孔径大于第二孔段的孔径;
对压合板进行电镀,形成电路板,其中,第一区域的通孔中形成的金属壁与电源层形成电源平面,第二区域的第一组通孔形成第二孔段中的金属壁电性连接电源平面的第一电源孔,第二区域的第二组通孔形成金属壁电性连接电源平面的第二电源孔,第二区域的第二组通孔比第二区域的第一组通孔靠近第二区域的中心且第二区域的第二组通孔被第二区域的第一组通孔包围。
第三方面,本申请还提供了一种电路板,包括:
第一电源平面;
第二电源平面;
受电区域,用于设置BGA芯片;
受电区域内设置有第一电源孔和第二电源孔,第二电源孔比第一电源孔靠近BGA芯片的中心;
第一电源孔包括第一孔段和第二孔段,第一孔段中的金属壁用于电性连接BGA芯片的引脚,第一孔段的孔径和第二电源孔的孔径大于第二孔段的孔径;
其中,第一孔段中的金属壁与第一电源平面电性连接,第二电源孔的金属壁与第二电源平面电性连接。
可选的,在受电区域外侧设置有信号孔;
第二孔段的孔径与信号孔的孔径相同。
可选的,在受电区域内还设置有接地孔,其中,接地孔的孔径与第二电源孔的孔径相同。
第四方面,本申请还提供了一种电路板的制备工艺,用于制备第三方面任一种的电路板,包括:
由多块形成有预设图形的芯板压合形成压合板,其中,压合板中包括第一电源层和第二电源层;
在压合板上的第一区域、第二区域和第三区域钻设通孔,其中,第一区域的通孔贯穿第一电源层,第二区域的通孔贯穿第二电源层,第三区域中的第一组通孔贯穿第一电源层,第三区域中的第二组通孔贯穿第二电源层,第三区域中的第一组通孔包围第三区域中的第二组通孔;
针对第三区域的第一组通孔进行扩孔形成第一孔段和第二孔段,其中,第一孔段的孔径大于第二孔段的孔径、第一区域的通孔的孔径和第二区域的通孔的孔径;
对压合板进行电镀,形成电路板,其中,第一区域的通孔中形成的金属壁与第一电源层形成第一电源平面,第二区域的通孔中形成的金属壁与第二电源层形成第二电源平面,第三区域的第一组通孔形成第一孔段中的金属壁电性连接第一电源平面的第一电源孔,第三区域的第二组通孔形成金属壁电性连接第二电源平面的第二电源孔,第三区域的第二组通孔比第二区域的第一组通孔靠近第三区域的中心且第三区域的第三组通孔被第三区域的第一组通孔包围。
根据本申请提供的一种电路板及其制备工艺,根据实际的需求,将受电区域内的部分电源孔设置为孔径不同的两种孔段的形式,大孔径的部分连接BGA芯片的引脚,小孔径的部分远离BGA芯片引脚,从而能够提升小孔径部分电源平面的通流,维持BGA芯片不同引脚之间的电压平衡,提升电路板整体的可靠性。
附图说明
为了更加清楚地说明本申请实施例或者现有技术中的技术方案,下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据本申请实施例的这些附图获得其他的附图。
图1为本申请第一种实现方式所提供的一种电路板的侧视图;
图2为本申请第一种实现方式所提供的一种电路板的俯视图;
图3为图2中所提供的电路板沿X-X的截面图;
图4为本申请第一种实现方式所提供的一种电路板的制备工艺的流程图;
图5为本申请第一种实现方式所提供的一种电路板的制备工艺中压合板的截面图;
图6为本申请第一种实现方式所提供的一种电路板的制备工艺中对压合板进行钻孔后的截面图;
图7为本申请第二种实现方式所提供的一种电路板的侧视图;
图8为本申请第二种实现方式所提供的一种电路板的俯视图;
图9为图8中所提供的电路板沿Y-Y的截面图;
图10为本申请第二种实现方式所提供的一种电路板的制备工艺的流程图;
图11为本申请第二种实现方式所提供的一种电路板的制备工艺中压合板的截面图;
图12为本申请第二种实现方式所提供的一种电路板的制备工艺中对压合板进行钻孔后的截面图。
具体实施方式
在本申请实施例使用的术语仅仅是出于描述特定实施例的目的,而非限制本申请实施例。本申请实施例和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其它含义。本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供了一种电路板1A,如图1-3所示,包括:
电源平面,包括供电区域2A中所设置的供电孔20A以及在电路板1A内的电源层21A,该供电区域2A上用于设置电源3A,电源3A的引脚连接到供电孔20A,从而能够将电源3A的供电传输到电源层21A。
受电区域4A,用于设置BGA芯片5,并通过电源平面接收电源3A的供电。其中,电源3A的数量可以为一组、两组或多组,分别设置在电路板1A的外围。在电路板1A内还可以设置有电源层、线路层和接地层,之间通过绝缘材质进行隔离。在本例子中,电源为一组。
受电区域4A中设置有第一电源孔6A和第二电源孔7A,其中,第二电源孔7A比第一电源孔6A更靠近BGA芯片5的中心位置,即第一电源孔6A会包围第二电源孔7A。第一电源孔6A包括第一孔段60A和第二孔段61A,在图2中,受电区域4A可以包含第一电源孔6A(图中以黑色表示)和第二电源孔7A(图中以竖线表示)。在受电区域4A和供电区域2A之间还布设有其他过孔,例如,电源孔、接地孔以及用于传输信号的信号孔8。由于本申请主要是针对受电区域4A中的第一电源孔6A和第二电源孔7A进行改进,因此,对于在受电区域4A和供电区域2A之间的电源孔和接地孔,不做过多描述。
需要说明的是,受电区域4A是由BGA芯片5引脚的规定而划分的,该区域中的电源孔为BGA芯片5的核心电源,在该受电区域4A之外,BGA芯片5的其他引脚也可能包含电源引脚,但本申请的主要改进不在于这些受电区域4A之外的电源引脚。
图3为图2中X-X部分的截面图,其中,第一孔段60A的孔径和第二电源孔7A的孔径大于第二孔段61A的孔径,并且,第二孔段61A中的金属壁610A和第二电源孔7A的金属壁70A分别与电源平面电性连接。金属壁610A和金属壁70A与电源平面连接指金属壁610A和金属壁70A连接到电路板1A内层的电源层21A。另外,第一孔段60A中的金属壁600A和第二孔段61A中的金属壁610A一般会一体成型,即在电镀过程中,分别形成第一孔段60A中的金属壁600A和第二孔段61A中的金属壁610A。当然,第一孔段60A的孔径和第二电源孔7A的孔径可以相同也可以不同,但都大于第二电源孔61A的孔径。
在电路板1A正常工作时,电源3A通过电源平面将供电传输至BGA芯片5的中心位置。此时,供电区域2A的供电孔20A接收到电源3A输出的电流,并沿着供电孔20A的金属壁传输至电路板1A中的电源层21A,电源层21A上的电流传输呈平面传输形式。在电流到达受电区域4A时,最先到达第一电源孔6A,并且,孔径较小的第二孔段61A的金属壁610A电性连接到了电源层21A。
在第一电源孔6A中与电源层21A电性连接的第二孔段61A的孔径被缩小,使得第二孔段61A中金属壁61A的截面面积变小,由于电路中的通流量与传输电流时的介质的截面面积密切相关,因此,第二孔段61A所能接收的通流量下降。另外,由于BGA芯片5引脚的限制,在与BGA芯片5的引脚相连的位置,第一电源孔6A需要满足连接引脚的尺寸要求,因此,需要设置孔径大于第二孔段61A的第一孔段60A。此处,由于经由第二孔段61A流入的通流量固定,第一孔段60A中的金属壁600A的截面面积增加并不会导致通流量的提升,因此,BGA芯片5经由第一电源孔6A所接收的供电的压降增大。
之后,电流继续向BGA芯片5A的中心位置传输,由于第二孔段61A的孔径被缩小,在电源层21A上相邻第一电源孔6A之间的空隙L变大,使得穿过空隙L通流量增大,因此,到达受电区域4A的第二电源孔7A的通流量变大,从而降低BGA芯片5经由第二电源孔7A所接收的供电的压降。
举例来说,在现有的电路板上,BGA芯片上的核心电源中心的电压为9.4V,而中心外侧的电压为9.8V,相对于电源的电压10V分别存在0.6V和0.2V的压降,二者的电压差为0.4V,超出BGA芯片5预设的0.3V的电压差范围,导致BGA芯片5无法正常工作。当基于本实施例中第一电源孔6A和第二电源孔7A的结构设置后,第一电源孔6A位置的电压可以降为9.7V,而第二电源孔7A位置的电压可以提升为9.5V,相对于电源的电压10V分别存在0.3V和0.5V的压降,这样一来,便可以将二者的电压差降低为0.2V,从而使得电压差能够满足BGA芯片5中预设的电压差范围0.3V,从而使得BGA芯片能够正常工作。
根据实际的需求,第二电源孔7A的孔径R2可以设置为:R2≥10mil,例如可以设置为12mil;第一电源孔6A中第一孔段60A的孔径R10可以设置为:R10≥10mil,第二孔段61A的孔径R11可以设置为:10mil>R11≥6mil,例如,R10可以设置为12mil,R11可以设置为8mil。当然,第一电源孔6A和第二电源孔7A的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
基于本申请提供的一种电路板,根据实际的需求,将受电区域内的部分电源孔设置为孔径不同的两种孔段的形式,大孔径的部分连接BGA芯片的引脚,小孔径的部分远离BGA芯片引脚,从而能够提升小孔径部分电源平面的通流,维持BGA芯片不同引脚之间的电压平衡,提升电路板整体的可靠性。
进一步地,如图2所示,在受电区域4A外侧设置有信号孔8,第二孔段61A的孔径与信号孔8的孔径相同。信号孔8可以以盲孔或埋孔的形式设置,因此,可能并不会穿过电源层21A,但对于需要穿过电源层21A的信号孔8而言,会由于占用电源层21A上的空间而导致受电区域4A的通流量下降。为了增加受电区域4A和供电区域2A之间的通流量,可以将信号孔8的孔径R3设置为与第二孔段61A的孔径R11一致,即,10mil>R3≥6mil。当然,信号孔8的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
进一步地,如图2所示,在受电区域4A还设置有接地孔9,其中,接地孔9的孔径与第二电源孔7A的孔径相同。
受电区域4A中设置有与第一电源孔6A和第二电源孔7A数量接近一致的接地孔9(图2中仅示意出其中的部分进行说明,并不反映实际的接地孔数量,实际来说,受电区域4A的接地孔9的数量应该与受电区域4A的第一电源孔6A和第二电源孔7A的数量相当),从而将流入BGA芯片5的电流输出到接地平面。这些接地孔9需要最终将流入BGA芯片5的电流引导至地平面,因此,需要使接地孔9中的金属壁的截面面积与电源孔中最大的金属壁的截面面积相一致,即,接地孔9的孔径R4与第二电源孔7A的孔径R2相同,R4≥10mil。当然,接地孔9的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
与上述所提供的电路板相对应,本申请还提供了一种电路板的制备工艺,如图4所示,包括:
S100、由多块形成有预设图形的芯板压合形成压合板。
其中,如图5所示,压合板10A中包括电源层21A。当然,在多块芯板的预设图形中,还可以包括用于传输信号的线路层,用于形成地平面的接地层等等,在压合板10A中,还可以包括其他的电源层,在此不做赘述。
另外,需要进行说明的是,由于信号孔、电源孔和接地孔可能需要跨过线路层、电源层和接地层,为了避免之间形成短路,在预设图形中,需要包含有跨层所需要的反焊盘。举例来说,电源孔设置为从电路板的顶面延伸至底面时,必定需要跨越电路板中的接地层,那么,在对应该电源孔的位置,则需要设置反焊盘。反焊盘是指,金属壁与跨过的层之间一段绝缘空间。
S102、在压合板上的第一区域和第二区域钻设通孔。
S104、针对第二区域的第一组通孔进行扩孔形成第一孔段和第二孔段。
在制备芯板时,会预先布设好各个区域要实现的功能,其中,第一区域用于设置电源,第二区域对应于BGA芯片的核心电源。分别在第一区域和第二区域中钻设通孔,如图6所示,由于需求的通孔的孔径不同,需要分别进行钻设。在进行钻设时,先钻设孔径较小的通孔62A,钻设完成后,更换刀具再次进行钻孔。此时,需要进行两种钻设,第一是直接钻设通孔71A,第二是在通孔62A的一侧进行二次钻孔,实现扩孔,这样一来,通孔62A便会形成阶梯孔的形式。
在进行钻设时,需要有先后顺序,先在第二区域钻设通孔62A,此时,通孔62A的孔径是第二孔段61A的尺寸,之后,通过通孔71A的尺寸进行钻设,即分别钻设通孔71A,并通过控深钻对通孔62A进行扩孔。
钻设完成后,第一区域的通孔和第二区域中的通孔贯穿电源层21A,第二区域中的第一组通孔62A会被分割为孔径不同的第一孔段60A和第二孔段61A,第二区域中的第二组通孔71A的上下孔径一致。其中,第一孔段60A的孔径和第二区域的第二组通孔71A的孔径大于第二孔段61A的孔径。这里的贯穿是指直接钻除通孔所对应的电源层21A部分,从而使电源层21A在通孔中裸露。
另外,第二区域的第二组通孔71A比第二区域的第一组通孔62A靠近第二区域的中心且第二区域的第二组通孔71A被第二区域的第一组通孔62A包围。
S106、对压合板进行电镀,形成电路板。
在钻设通孔后,需要对压合板10A进行电镀,从而使通孔中形成的金属壁连接到所需要的部分。当然,压合板10A中的部分通孔,可能还需要其他工艺流程,例如,对于形成信号孔的通孔而言,可能需要进行背钻、塞孔等,由于本申请改进并不涉及,这里省略描述。
在进行电镀时,可以采用液体电镀等方式,此处为常规的形成镀层的方式,在此不再展开描述。
电镀完成后,如图1、3所示,第一区域对应形成供电区域2A,第二区域对应形成受电区域4A。第一区域的通孔中形成的金属壁与电源层21A形成电源平面;第二区域的第一组通孔62A形成第二孔段61A中的金属壁610A电性连接电源平面(即,连接到了电路板1A中的电源层21A)的第一电源孔6A,第一孔段60A中的金属壁600A与第二孔段61A中的金属壁610A一体成型;第二区域的第二组通孔71A形成金属壁70A电性连接电源平面的第二电源孔7A。另外,对于通孔而言,在电镀过程中还可以形成焊盘等结构。
经过上述工艺流程,最终形成图3所示的电路板1A。
通过上述提供的一种电路板及其制备工艺,将受电区域内的部分电源孔设置为孔径不同的两种孔段的形式,大孔径的部分连接BGA芯片的引脚,小孔径的部分远离BGA芯片引脚,从而能够提升小孔径部分电源平面的通流,维持BGA芯片不同引脚之间的电压平衡,提升电路板整体的可靠性。
在本实施例中,受电区域内边缘的电源孔与中心位置的电源孔通过相同的电源平面供电,因此,针对边缘的电源孔缩小与电源平面连接处的孔径,略微提高压降,增加向中心位置的通流,并且,针对与BGA芯片的连接,边缘的电源孔尺寸被扩大以适配BGA芯片的引脚需求,这样一来,便可以对边缘的电源孔和中心位置的电源孔进行电压均衡,提升电路板整体的可靠性。
另外,本申请还提供了一种电路板1B,如图7-9所示,包括:
第一电源平面,包括供电区域2B中所设置的供电孔20B以及在电路板1B内的第一电源层21B,该供电区域2B上用于设置电源3B,电源3B的引脚连接到供电孔20B,从而能够将电源3B的供电传输到第一电源层21B。
第二电源平面,包括供电区域2C中所设置的供电孔20C以及在电路板1C内的第二电源层21C,该供电区域2C上用于设置电源3C,电源3C的引脚连接到供电孔20C,从而能够将电源3C的供电传输到第二电源层21C。
也就是说,在电路板1B上,形成有两个电源平面分别通过不同的电源孔传输电流,一般来说,两个电源平面为BGA芯片5的不同引脚提供的电压不同。
受电区域4B,用于设置BGA芯片5,并通过第一电源平面和第二电源平面分别接收电源3B、3C的供电。在电路板1B内还可以设置有电源层、线路层和接地层,之间通过绝缘材质进行隔离。
受电区域4B内设置有第一电源孔6B和第二电源孔7B,第二电源孔7B比第一电源孔6B更靠近BGA芯片5的中心位置,即第一电源孔6B会包围第二电源孔7B。第一电源孔6B包括第一孔段60B和第二孔段61B,在图8中,受电区域4B可以包含第一电源孔6B(图中以黑色表示)和第二电源孔7B(图中以竖线表示)。在受电区域4B和供电区域2B之间还布设有其他过孔,例如,电源孔、接地孔以及用于传输信号的信号孔8。由于本申请主要是针对受电区域4B中的第一电源孔6B和第二电源孔7B进行改进,因此,对于受电区域4B和供电区域2B之间的电源孔和接地孔,不做过多描述。
需要说明的是,受电区域4B是由BGA芯片5引脚的规定而划分的,该区域中的电源孔为BGA芯片5的核心电源,在该受电区域4B之外,BGA芯片5的其他引脚也可能包含电源引脚,但本申请的主要改进不在于这些受电区域4B之外的电源引脚。
图9为图8中Y-Y部分的截面图,其中,第一孔段60B的孔径和第二电源孔7B的孔径大于第二孔段61B的孔径。第一孔段60B中的金属壁600B与第一电源平面电性连接,即金属壁600B连接到第一电源层21B,第二电源孔7B的金属壁70B与第二电源平面电性连接,即金属壁70B连接到第二电源层21C。另外,第一孔段60B中的金属壁600B和第二孔段61B中的金属壁610B一般会一体成型,即在电镀过程中,分别形成第一孔段中的金属壁600B和第二孔段61B中的金属壁610B。当然,第一孔段60B的孔径和第二电源孔7B的孔径可以相同也可以不同,但都大于第二电源孔61B的孔径。
在电路板1B正常工作时,电源3B通过第一电源平面将供电传输至BGA芯片5的中心位置。此时,供电区域2B的供电孔20B接收到电源3B输出的电流,并沿着供电孔20B的金属壁传输至电路板1B中的第一电源层21B,第一电源层21B上的电流传输呈平面传输形式。在电流到达受电区域4B时,最先到达第一电源孔6B,并且,孔径较大的第一孔段60B的金属壁600B电性连接到了第一电源层21B。
在第一电源孔6B中与第一电源层21B电性连接的第一孔段60B的孔径较大,第二孔段61B的孔径被缩小,使得金属壁610B的截面面积变小,即第一孔段60B的孔径设置为大于第二孔段61B的孔径。由于电路中的通流量与传输电流时的介质的截面面积密切相关,因此,第一孔段60B接收到的通流量被维持在相对较高的水平。
此处,由于第一电源孔6B中第二孔段61B的孔径被缩小,反焊盘也可以设置的较小,从而对于第二电源层21C而言,可以增加相邻的两个第一电源孔6B之间的截面面积,进而提升了第二电源层21C向BGA芯片5更加中心位置的第二电源孔7B的通流量,降低了BGA芯片5经由第二电源孔7B所接收的供电的压降。
举例来说,在现有的电路板上,BGA芯片上的核心电源中心的电压为9.4V,而中心外侧的电压为9.8V,相对于电源的电压10V分别存在0.6V和0.2V的压降,二者的电压差为0.4V,超出BGA芯片5预设的0.3V的电压差范围,导致BGA芯片5无法正常工作。当基于本实施例中第一电源孔6B和第二电源孔7B的结构设置后,第一电源孔6B位置的电压可以维持在9.8V,而第二电源孔7B位置的电压可以提升为9.5V,相对于电源的电压10V分别存在0.2V和0.5V的压降,这样一来,便可以将二者的电压差降低为0.3V,从而使得电压差能够满足BGA芯片5中预设的电压差范围0.3V,从而使得BGA芯片能够正常工作。
根据实际的需求,第二电源孔7B的孔径R5可以设置为:R5≥10mil,例如可以设置为12mil;第一电源孔6B中第一孔段60B的孔径R50可以设置为:R50≥10mil,第二孔段61B的孔径R51可以设置为:10mil>R51≥6mil,例如,R50可以设置为12mil,R51可以设置为8mil。当然,第一电源孔6B和第二电源孔7B的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
进一步地,如图8所示,在受电区域4B外侧设置有信号孔8,第二孔段61B的孔径与信号孔8的孔径相同。信号孔8可以以盲孔或埋孔的形式设置,因此,可能并不会穿过第一电源层21B和第二电源层21C,但对于需要穿过第一电源层21B和/或第二电源层21C的信号孔8而言,会由于占用第一电源层21B和第二电源层21C上的空间而导致受电区域4B的通流量下降。为了增加受电区域4B和供电区域2B之间的通流量,可以将信号孔8的孔径R6设置为与第二孔段61B的孔径R51一致,即,10mil>R6≥6mil。当然,信号孔8的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
进一步地,如图8所示,在受电区域4B还设置有接地孔9,其中,接地孔9的孔径与第二电源孔7B的孔径相同。
受电区域4B中设置有与第一电源孔6B和第二电源孔7B数量接近一致的接地孔9(图8中仅示意出其中的部分进行说明,并不反映实际的接地孔数量,实际来说,受电区域4B的接地孔9的数量应该与受电区域4B的第一电源孔6B和第二电源孔7B的数量相当),从而将流入BGA芯片5的电流输出到接地平面。这些接地孔9需要最终将流入BGA芯片5的电流引导至地平面,因此,需要使接地孔9中的金属壁的截面面积与电源孔中最大的金属壁的截面面积相一致,即,接地孔9的孔径R8与第二电源孔7B的孔径R5相同,R8≥10mil。当然,接地孔9的孔径需要根据电路板实际的需求出发以及当前的工艺极限设置,并不限于此。
与上述所提供的电路板相对应,本申请还提供了一种电路板的制备工艺,如图10所示,包括:
S200、由多块形成有预设图形的芯板压合形成压合板。
其中,如图11所示,压合板中包括第一电源层21B和第二电源层21C。当然,在多块芯板的预设图形中,还可以包括用于传输信号的线路层,用于形成地平面的接地层等等,在压合板10B中,还可以包括其他的电源层,在此不做赘述。
另外,需要进行说明的是,由于信号孔、电源孔和接地孔可能需要跨过线路层、电源层和接地层,为了避免之间形成短路,在预设图形中,需要包含有跨层所需要的反焊盘。举例来说,电源孔设置为从电路板的顶面延伸至底面时,必定需要跨越电路板中的接地层,那么,在对应该电源孔的位置,则需要设置反焊盘。反焊盘是指,金属壁与跨过的层之间一段绝缘空间。
S202、在压合板上的第一区域、第二区域和第三区域钻设通孔。
S204、针对第三区域的第一组通孔进行扩孔形成第一孔段和第二孔段。
在制备芯板时,会预先布设好各个区域要实现的功能,其中,第一区域用于设置第一电源,第二区域用于设置第二电源,第三区域对应于BGA芯片的核心电源。位于第一区域的通孔贯穿第一电源层21B,位于第二区域的通孔贯穿第二电源层21C,第三区域中的第一组通孔62B贯穿第一电源层21B,第三区域中的第二组通孔71B贯穿第二电源层21C,第三区域中的第一组通孔62B包围第三区域中的第二组通孔71B。如图12所示,由于需求的通孔的孔径不同,需要分别进行钻设。此时,需要进行两种钻设,第一是直接钻设通孔71B,第二是在通孔62B的一侧进行二次钻孔,实现扩孔,这样一来,通孔62B便会形成阶梯孔的形式。
在进行钻设时,需要有先后顺序,先在第三区域钻设通孔62B,此时,通孔62B的孔径是第二孔段61B的尺寸,之后,通过通孔71B的尺寸进行钻设,即分别钻设通孔71B,并通过控深钻对通孔62B进行扩孔。
钻设完成后,第一区域的通孔贯穿第一电源层21B,第二区域的通孔贯穿第二电源层21C。第三区域中的第一组通孔62B会被分割为孔径不同的第一孔段60B和第二孔段61B,第三区域中的第二组通孔71B的上下孔径一致。其中,第一孔段60B的孔径和第三区域的第二组通孔71B的孔径大于第二孔段61B的孔径。这里的贯穿是指直接钻除通孔所对应的电源层21A部分,从而使电源层21A在通孔中裸露。
需要说明的是,第一区域的通孔、第二区域的通孔以及第三区域的通孔是压合板10B顶面到底面延伸的通孔,其中,第一区域的通孔需要跨过第二电源层21C,第二区域的通孔需要跨过第一电源层21B,第三区域的第一组通孔要跨过第二电源层21C,第三区域的第二组通孔要跨过第一电源层21B,这里所说的跨过是指从截面上看穿过了电源层,但由于预先设置反焊盘,因此未打穿电源层,即电源层未能在通孔中裸露出来。举例来说,第一区域中的通孔中,第一电源层21B被贯穿,裸露在该区域的通孔中,但第二电源层21C仅被穿过,第二电源层21C并未裸露在该区域的通孔中。
另外,第三区域的第二组通孔71B比第三区域的第一组通孔62B靠近第三区域的中心,第三区域的第二组通孔71B被第三区域的第一组通孔62B包围。这样一来,针对同一个电源而言,第一组通孔62B比第二组通孔71B更靠近。
S206、对压合板进行电镀,形成电路板。
在钻设通孔后,需要对压合板10B进行电镀,从而使通孔中形成的金属壁连接到所需要的部分。当然,压合板10B中的部分通孔,可能还需要其他工艺流程,例如,对于形成信号孔的通孔而言,可能需要进行背钻、塞孔等,由于本申请改进并不涉及,这里省略描述。
在进行电镀时,可以采用液体电镀等方式,此处为常规的形成镀层的方式,在此不再展开描述。
电镀完成后,如图7-9所示,第一区域对应形成第一供电区域2B,第二区域对应形成第二供电区域2C,第三区域对应形成受电区域4B。第一区域的通孔中形成的金属壁与第一电源层21B形成第一电源平面,第二区域的通孔中形成的金属壁与第二电源层21C形成第二电源平面,第三区域的第一组通孔62B形成第一孔段60B中的金属壁600B电性连接第一电源平面的第一电源孔6B,第三区域的第二组通孔7B形成金属壁70B电性连接第二电源平面的第二电源孔7B。另外,对于通孔而言,在电镀过程中还可以形成焊盘等结构。
经过上述工艺流程,最终形成图9所示的电路板1B。
通过上述提供的一种电路板及其制备工艺,将受电区域内的部分电源孔设置为孔径不同的两种孔段的形式,大孔径的部分连接BGA芯片的引脚,小孔径的部分远离BGA芯片引脚,从而能够提升小孔径部分电源平面的通流,维持BGA芯片不同引脚之间的电压平衡,提升电路板整体的可靠性。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (8)
1.一种电路板,其特征在于,包括:
电源平面;
受电区域,用于设置球栅阵列封装BGA芯片;
所述受电区域中设置有第一电源孔和第二电源孔,所述第一电源孔包括第一孔段和第二孔段;
所述第一孔段中的金属壁用于电性连接所述BGA芯片的引脚,所述第二电源孔比所述第一电源孔靠近所述BGA芯片的中心;
所述第一孔段的孔径和所述第二电源孔的孔径大于所述第二孔段的孔径;
其中,所述第二孔段中的金属壁和所述第二电源孔的金属壁分别与所述电源平面电性连接。
2.根据权利要求1所述的电路板,其特征在于,在所述受电区域外侧设置有信号孔;
所述第二孔段的孔径与所述信号孔的孔径相同。
3.根据权利要求1所述的电路板,其特征在于,在所述受电区域还设置有接地孔,其中,所述接地孔的孔径与所述第二电源孔的孔径相同。
4.一种电路板的制备工艺,其特征在于,用于制备权利要求1-3任一项所述的电路板,所述工艺,包括:
由多块形成有预设图形的芯板压合形成压合板,其中,所述压合板中包括电源层;
在所述压合板上的第一区域和第二区域钻设通孔,其中,第一区域的通孔和第二区域中的通孔贯穿所述电源层;
针对所述第二区域的第一组通孔进行扩孔形成第一孔段和第二孔段,其中,所述第一孔段的孔径和第二区域的通孔的孔径大于所述第二孔段的孔径;
对所述压合板进行电镀,形成电路板,其中,所述第一区域的通孔中形成的金属壁与所述电源层形成电源平面,所述第二区域的第一组通孔形成所述第二孔段中的金属壁电性连接所述电源平面的第一电源孔,所述第二区域的第二组通孔形成金属壁电性连接所述电源平面的第二电源孔,所述第二区域的第二组通孔比所述第二区域的第一组通孔靠近所述第二区域的中心且所述第二区域的第二组通孔被所述第二区域的第一组通孔包围,第一区域对应形成供电区域,用于设置电源,第二区域对应形成受电区域,用于对应BGA芯片的核心电源。
5.一种电路板,其特征在于,包括:
第一电源平面;
第二电源平面;
受电区域,用于设置BGA芯片;
所述受电区域内设置有第一电源孔和第二电源孔,所述第二电源孔比所述第一电源孔靠近所述BGA芯片的中心;
所述第一电源孔包括第一孔段和第二孔段,所述第一孔段中的金属壁用于电性连接所述BGA芯片的引脚,所述第一孔段的孔径和所述第二电源孔的孔径大于所述第二孔段的孔径;
其中,所述第一孔段中的金属壁与所述第一电源平面电性连接,所述第二电源孔的金属壁与第二电源平面电性连接。
6.根据权利要求5所述的电路板,其特征在于,在所述受电区域外侧设置有信号孔;
所述第二孔段的孔径与所述信号孔的孔径相同。
7.根据权利要求5所述的电路板,其特征在于,在所述受电区域内还设置有接地孔,其中,所述接地孔的孔径与所述第二电源孔的孔径相同。
8.一种电路板的制备工艺,其特征在于,用于制备权利要求5-7任一项所述的电路板,所述工艺,包括:
由多块形成有预设图形的芯板压合形成压合板,其中,所述压合板中包括第一电源层和第二电源层;
在所述压合板上的第一区域、第二区域和第三区域钻设通孔,其中,第一区域的通孔贯穿所述第一电源层,第二区域的通孔贯穿所述第二电源层,第三区域中的第一组通孔贯穿所述第一电源层,第三区域中的第二组通孔贯穿所述第二电源层,所述第三区域中的第一组通孔包围所述第三区域中的第二组通孔;
针对所述第三区域的第一组通孔进行扩孔形成第一孔段和第二孔段,其中,所述第一孔段的孔径大于所述第二孔段的孔径、所述第一区域的通孔的孔径和所述第二区域的通孔的孔径;
对所述压合板进行电镀,形成电路板,其中,所述第一区域的通孔中形成的金属壁与所述第一电源层形成第一电源平面,所述第二区域的通孔中形成的金属壁与所述第二电源层形成第二电源平面,所述第三区域的第一组通孔形成所述第一孔段中的金属壁电性连接所述第一电源平面的第一电源孔,所述第三区域的第二组通孔形成金属壁电性连接所述第二电源平面的第二电源孔,所述第三区域的第二组通孔比所述第三区域的第一组通孔靠近所述第三区域的中心且所述第三区域的第二组通孔被所述第三区域的第一组通孔包围,第一区域形成第一供电区域,用于设置第一电源,第二区域形成第二供电区域,用于设置第二电源,第三区域形成受电区域,对应于BGA芯片的核心电源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010472682.1A CN113079630B (zh) | 2020-05-29 | 2020-05-29 | 一种电路板及其制备工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010472682.1A CN113079630B (zh) | 2020-05-29 | 2020-05-29 | 一种电路板及其制备工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113079630A CN113079630A (zh) | 2021-07-06 |
CN113079630B true CN113079630B (zh) | 2022-12-20 |
Family
ID=76608996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010472682.1A Active CN113079630B (zh) | 2020-05-29 | 2020-05-29 | 一种电路板及其制备工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113079630B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
CN102595776A (zh) * | 2012-03-06 | 2012-07-18 | 京信通信系统(中国)有限公司 | 一种印刷电路板 |
CN107548243A (zh) * | 2017-08-22 | 2018-01-05 | 新华三技术有限公司 | 一种印刷电路板制备工艺和印刷电路板 |
CN110446329A (zh) * | 2019-07-31 | 2019-11-12 | 新华三技术有限公司合肥分公司 | 一种电路板及电路板制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4195883B2 (ja) * | 2004-02-04 | 2008-12-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層モジュール |
US7863724B2 (en) * | 2008-02-12 | 2011-01-04 | International Business Machines Corporation | Circuit substrate having post-fed die side power supply connections |
-
2020
- 2020-05-29 CN CN202010472682.1A patent/CN113079630B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
CN102595776A (zh) * | 2012-03-06 | 2012-07-18 | 京信通信系统(中国)有限公司 | 一种印刷电路板 |
CN107548243A (zh) * | 2017-08-22 | 2018-01-05 | 新华三技术有限公司 | 一种印刷电路板制备工艺和印刷电路板 |
CN110446329A (zh) * | 2019-07-31 | 2019-11-12 | 新华三技术有限公司合肥分公司 | 一种电路板及电路板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113079630A (zh) | 2021-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107394366A (zh) | 一种大规模mimo天线结构及制造工艺 | |
CN102281702B (zh) | 基板布局与其形成方法 | |
CN103117264A (zh) | 布线基板及其制造方法 | |
US8264249B2 (en) | Vertical probe card | |
CN109845413B (zh) | 用于制造印刷电路板的方法 | |
CN101309559B (zh) | 多层印刷电路板及其设计方法和终端产品主板 | |
CN100581314C (zh) | 线路板的立体图案化结构及其工艺 | |
CN207052750U (zh) | 一种大规模mimo天线结构 | |
CN113079630B (zh) | 一种电路板及其制备工艺 | |
CN203313514U (zh) | 多层数线路板 | |
CN101247699A (zh) | 具有内埋电阻的电路板 | |
CN115219866A (zh) | 用于半导体测试的电路板 | |
CN113079634B (zh) | 一种电路板及其制备工艺 | |
US11903146B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
CN113543485A (zh) | 一种印制电路板的制造方法以及印制电路板 | |
CN208402212U (zh) | 一种不与金手指连接的金手指引线 | |
US20180156841A1 (en) | Structure and Method of Making Circuitized Substrate Assembly | |
CN105451429B (zh) | 一种电路板的加工方法和电路板 | |
CN210670756U (zh) | 一种电路板的焊垫导通结构 | |
CN110785003A (zh) | 一种阶梯状多层pcb结构及其制备方法 | |
CN201571253U (zh) | 高层数线路板 | |
US20200053870A1 (en) | Systems and methods for interconnecting and isolating antenna system components | |
US11792928B2 (en) | Printed circuit boards with plated blind slots for improved vertical electrical and/or thermal connections | |
CN104080268A (zh) | 一种pcb板 | |
CN104270885A (zh) | 具有聚合物基质的插件框架及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |