CN113030609A - 串扰效应测试方法、电路和装置 - Google Patents
串扰效应测试方法、电路和装置 Download PDFInfo
- Publication number
- CN113030609A CN113030609A CN202110210378.4A CN202110210378A CN113030609A CN 113030609 A CN113030609 A CN 113030609A CN 202110210378 A CN202110210378 A CN 202110210378A CN 113030609 A CN113030609 A CN 113030609A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- capacitor
- crosstalk effect
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 191
- 230000000694 effects Effects 0.000 title claims abstract description 150
- 239000003990 capacitor Substances 0.000 claims abstract description 115
- 230000008878 coupling Effects 0.000 claims abstract description 38
- 238000010168 coupling process Methods 0.000 claims abstract description 38
- 238000005859 coupling reaction Methods 0.000 claims abstract description 38
- 238000004088 simulation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000000630 rising effect Effects 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000002452 interceptive effect Effects 0.000 description 5
- 101710176296 Switch 2 Proteins 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种串扰效应测试方法、电路和装置。所述串扰效应测试方法包括获取测试信号和干扰输入信号，将所述测试信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测集成电路存在过度的串扰效应。所述串扰效应测试电路包括第一电路、N个第二电路和N个电容。第一电路用于模拟被测试集成电路中被干扰的第一信号电路；N个第二电路用于模拟被测试集成电路中对第一信号电路进行干扰的N个第二信号电路；电容的电容值是根据测得的第二信号电路和第一信号电路之间的耦合电容值确定的。本申请的方法可以对集成电路的串扰效应进行准确和高效的测试。
Description
技术领域
本申请涉及集成电路技术，尤其涉及一种串扰效应测试方法、电路和装置。
背景技术
串扰效应在电子学上是指两条信号线之间的耦合效应，即空间距离近的两条信号线之间出现电感性和电容性耦合，从而引发两条信号线之间的互相干扰。近些年，随着集成电路的发展，集成电路的金属层增加、线宽减小且电路的密度越来越大，从而使得集成电路的串扰效应越来越严重，并最终影响了集成电路输出信号的质量。
基于此，研究人员在集成电路的设计流程中会通过版图后仿真来评估串扰效应对电路性能的影响。版图后仿真包括提取寄生参数并将寄生参数加入仿真。但是实际上串扰效应的影响一方面和寄生电容的大小有关，另一方面和输入测试用例有关。输入测试用例不同，最终的结果也不同。目前来讲，集成电路的版图后仿真的测试用例不可能100％覆盖所有应用场景，另外即使测试用例能够100％覆盖，包含寄生耦合电容的全芯片版图后仿真网表(RCC SPF)规模非常大(>20G)，仿真时间非常长，这样从时间角度上来讲也无法满足实际项目需求。除此之外，通过全芯片版图输出的脉冲信号不仅受串扰效应的影响，还可能受其他因素的影响。
因此，如何对集成电路的串扰效应进行测试，仍然是需要研究的问题。
发明内容
本申请提供一种串扰效应测试方法、电路和装置，用以对集成电路的串扰效应进行测试。
一方面，本身提供一种串扰效应测试方法，包括：
获取测试信号和干扰输入信号；
将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容，所述第一电路用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出所述被干扰信号；所述N个第二电路用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收所述干扰输入信号，所述第二电路的输出端用于输出干扰信号；
N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的；
当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
其中一个实施例中，还包括：
根据所述第一信号电路模拟出所述第一电路，并根据N个所述第二信号电路模拟出N个所述第二电路；
获取所述第二信号电路与所述第一信号电路之间的耦合电容值，并根据所述耦合电容值创建所述电容。
其中一个实施例中，
所述第一电路包括：
反相单元，所述反相单元的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号；
第一驱动单元，所述第一驱动单元的输入端与所述反相单元的输出端连接，所述第一驱动单元的输出端用于输出所述被干扰信号；
第一负载单元，所述第一负载单元的输入端与所述第一驱动单元的输出端连接。
其中一个实施例中，
所述第二电路包括：
第二驱动单元，所述第二驱动单元的输入端用于接收所述干扰输入信号，所述第二驱动单元的输出端用于输出所述干扰信号；
第二负载单元，所述第二负载单元的输入端与所述第二驱动单元的输出端连接；
所述电容的一个极板与所述第二驱动单元的输出端连接，且与所述第二负载单元的输入端连接，所述电容的另一个极板与所述第一电路连接。
其中一个实施例中，还包括：
创建控制开关，其中，所述控制开关的一端连接所述电容的一个极板，所述控制开关的另一端与所述第一电路或所述第二电路连接，所述控制开关与所述电容串联连接。
其中一个实施例中，所述测试信号和所述干扰输入信号为同相位的脉冲信号，所述干扰输入信号的上升时间和下降时间均为预设时间。
其中一个实施例中，还包括：
根据所述第一信号电路和多个所述第二信号电路之间耦合电容的电容值大小，选取N个电容连接到所述串扰效应测试电路中，模拟N个所述第二电路。
另一方面，本申请提供一种串扰效应测试电路，包括：
第一电路，用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出被干扰信号；
N个第二电路，用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收干扰输入信号，所述第二电路的输出端用于输出干扰信号；
N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的。
其中一个实施例中，所述第一电路包括：
反相单元，所述反相单元的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号；
第一驱动单元，所述第一驱动单元的输入端与所述反相单元的输出端连接，所述第一驱动单元的输出端用于输出所述被干扰信号；
第一负载单元，所述第一负载单元的输入端与所述第一驱动单元的输出端连接。
其中一个实施例中，所述第二电路包括：
第二驱动单元，所述第二驱动单元的输入端用于接收所述干扰输入信号，所述第二驱动单元的输出端用于输出所述干扰信号；
第二负载单元，所述第二负载单元的输入端与所述第二驱动单元的输出端连接；
所述电容的一个极板与所述第二驱动单元的输出端连接，且与所述第二负载单元的输入端连接，所述电容的另一个极板与所述第一电路连接。
其中一个实施例中，还包括：
控制开关，所述控制开关的一端连接所述电容的一个极板，所述控制开关的另一端与所述第一电路或所述第二电路连接，所述控制开关与所述电容串联连接。
其中一个实施例中，所述测试信号和所述干扰输入信号为同相位的脉冲信号，所述干扰输入信号的上升时间和下降时间均为预设时间。
另一方面，本申请提供一种串扰效应测试装置，包括：
获取模块，用于获取测试信号和干扰输入信号；
输入模块，用于将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容，所述第一电路用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出所述被干扰信号；所述N个第二电路用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收所述干扰输入信号，所述第二电路的输出端用于输出干扰信号；N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的；
处理模块，用于当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
另一方面，本申请提供一种终端设备，包括存储器，处理器和收发器，所述存储器用于存储指令，所述收发器用于和其他设备通信，所述处理器用于执行所述存储器中存储的指令，以使所述终端设备执行如第一方面所述的串扰效应测试方法。
另一方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行如第一方面所述的串扰效应测试方法。
另一方面，本申请提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时，实现如第一方面所述的串扰效应测试方法。
本申请提供的串扰效应测试方法包括获取测试信号和干扰输入信号，将所述测试信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测集成电路存在过度的串扰效应。其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容。所述第一电路可以用来模拟被测试集成电路中的待测试信号电路，即第一信号电路。所述N个第二电路用于模拟所述被测试集成电路中容易对所述第一信号电路产生信号干扰的N个第二信号电路。所述电容的一个极板连接所述第一电路，另一个极板连接所述第二电路，即一个所述第二电路通过一个所述电容和所述第一电路连接。其中，所述电容的电容值来源于被提取的第二信号电路和第一信号电路之间的耦合电容值。即，本申请提供的所述串扰效应测试电路可以模拟被测试集成电路，并将被测试集成电路中的干扰第一信号电路的耦合电容对应设置在所述串扰效应测试电路的电容上，以连接于所述第一电路和所述第二电路之间的所述电容来模拟所述第一信号电路受到的耦合电容影响。此时，所述第一电路输出的所述被干扰信号就可以完全反映所述第一电路受到的串扰效应的影响，即反映所述被测试集成电路的所述第一信号电路受到的串扰效应的影响。除此之外，测试信号和干扰输入信号为同相位的脉冲信号，能模拟出最坏情况下的串扰效应。本申请提供的所述串扰效应测试方法可以准确得反映被测试集成电路受到的串扰效应的影响。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1为本申请实施例一提供的串扰效应测试电路的示意图。
图2为本申请实施例二提供的串扰效应测试电路的示意图。
图3为本申请实施例三提供的串扰效应测试电路的示意图。
图4为本申请实施例四提供的串扰效应测试方法的应用场景示意图。
图5为本申请实施例四提供的串扰效应测试方法的流程示意图。
图6为本申请实施例五提供的串扰效应测试装置的示意图。
图7为本申请实施例六提供的终端设备的示意图。
附图标记说明
串扰效应测试电路 10
第一电路 100
反相单元 110
第一驱动单元 120
第一负载单元 130
第二电路 200
第二驱动单元 210
第二负载单元 220
电容 300
控制开关 400
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
近些年，随着集成电路的发展，集成电路的金属层增加、线宽减小且电路的密度越来越大，从而使得集成电路的串扰效应越来越严重，并最终影响了集成电路输出信号的质量。为了提高集成电路输出信号的质量，必须对集成电路的串扰效应进行分析和克服。
基于此，研究人员在集成电路的设计流程中会通过软件对集成电路进行版图后仿真来评估串扰效应对电路性能的影响。版图后仿真包括提取寄生参数并将寄生参数加入仿真。但是实际上串扰效应的影响一方面和寄生电容的大小有关，另一方面和输入测试用例有关。输入测试用例不同，最终的结果也不同。目前来讲，集成电路的版图后仿真的测试用例不可能100％覆盖所有应用场景，另外即使测试用例能够100％覆盖，包含寄生耦合电容的全芯片版图后仿真网表(RCC SPF)规模非常大(>20G)，仿真时间非常长，这样从时间角度上来讲也无法满足实际项目需求。除此之外，通过全芯片版图输出的脉冲信号不仅受串扰效应的影响，还可能受其他因素的影响。
综上，现有技术在进行集成电路的串扰效应测试时存在以下三个问题：
1.现有的版图后仿真提取的寄生参数比较全面，还包括串扰效应以外的其他寄生参数。
2.串扰效应与测试用例有关，即，干扰信号和被干扰信号之间的相位不同，干扰信号的上升下降时间不同，都会导致被干扰信号的上升下降时间不同。不可能覆盖所有测试情况。所以本申请根据项目实际情况，模拟了一种干扰效应最大的情况。
3.因为版图后仿真提取的寄生参数比较全面，所以版图后仿真的网表规模非常大，导致仿真时间非常长，不利于设计的进程。
基于此，本申请提供一种准确高效，适合于实际项目设计开发的串扰效应测试方法、电路和装置。由所述串扰效应测试方法创建的所述串扰效应测试电路可以只对被测试集成电路实际所处的串扰环境进行模拟，除去了所述被测试集成电路中其他寄生参数的影响。将测试信号输入至所述串扰效应测试电路后得到被干扰信号，所述被干扰信号可以只反映所述测试信号受串扰效应影响时的变化，终端设备可以通过所述被干扰信号准确判定所述被测试集成电路的串扰效应。
请参考图1，本申请实施例一提供一种串扰效应测试电路10，包括第一电路100、N个第二电路200和N个电容300，N为大于0的整数。
如图1所示，所述第一电路100用于模拟被测试集成电路中被干扰的第一信号电路，所述N个第二电路200用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路。所述第二信号电路指的是对所述第一信号电路造成串扰效应干扰的信号电路。串扰效应发生在同方向走线的信号之间，离得越近的两条信号线之间的串扰效应越大。因此所述第二信号电路是与所述第一信号电路同方向走线且距离较近的信号线。所述第二信号电路的数量可以根据实际需要选择。可选的，所述第二信号电路可以选择对所述第一信号电路容易造成干扰程度较大的前5个信号电路。
所述N个第二信号电路是从所有对所述第一信号电路进行干扰的信号电路中提取的N个干扰较大的信号电路。所述第二信号电路的选择和每个信号电路与所述第一信号电路之间的耦合电容值有关，可选的，所述第二信号电路与所述第一信号电路之间的耦合电容值超过预设电容值，所述预设电容值可以由研究人员根据实际情况进行设置。可选的，可以通过版图寄生效应提取工具提取不同信号电路与所述第一信号电路之间的耦合电容，例如通过Star-RC软件提取耦合电容。
被测试集成电路中存在耦合电容很多、干扰电路(第二信号电路)很多的情况，不能全部模拟在该串扰效应测试电路里。该串扰效应测试电路对该被测试集成电路模拟得越仔细时，得到的该被测试集成电路的串扰效应测试结果越准确，对应得到的被干扰信号的精度越高。但是这样也会耗费大量的仿真测试时间。因此，本申请选择对该第一信号电路影响最大的耦合电容放置到该串扰效应测试电路中，以平衡测试精度和测试时间。
具体的，N个所述电容300是对所述第一信号电路和N个所述第二信号电路之间的耦合电容的模拟。在所述串扰效应测试电路10中，所述电容300的一个极板连接所述第一电路100、所述电容300的另一个极板连接所述第二电路200，所述电容的电容值是根据提取的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的。如图1所示，N个所述电容300分别为电容CC1、电容CC2、电容CC3、电容CC4和电容CC5为模拟的5个所述第二信号电路和所述第一信号电路之间的耦合电容。其中，电容CC1对应的电容值为5个耦合电容中最大的电容值，电容CC1、电容CC2、电容CC3、电容CC4和电容CC5对应的电容值依次减小。
所述第一电路100的输入端用于接收测试信号，所述第二电路200的输入端用于接收干扰输入信号，所述第二电路的输出端用于输出干扰信号。当所述第二电路200有所述干扰输入信号流入时，所述被测试信号通过所述电容300接收所述干扰信号的影响后成为被干扰信号。所述第一电路的输出端输出被干扰信号，所述被干扰信号可以反映所述测试信号受到的串扰效应的影响，进而反映所述被测试集成电路中的第一信号电路受到的串扰效应的影响。
本实施例提供的所述串扰效应测试电路10可以模拟被测试集成电路，并将被测试集成电路中的干扰第一信号电路的耦合电容对应设置在所述串扰效应测试电路10的电容300上，以连接于所述第一电路100和所述第二电路200之间的所述电容300来模拟所述第一信号电路受到的耦合电容影响。由此，所述串扰效应测试电路10只对耦合电容进行提取，去除了串扰效应以外的其他寄生参数，这样通过所述被干扰信号确定的串扰效应更加准确。除此以外，所述串扰效应测试电路10无需占用很多的仿真时间，也有利于集成电路设计的进程发展。
请参考图2，本申请提供的实施例二在实施例一的基础上对所述第一电路100和所述第二电路200进行进一步的描述。所述第一电路100包括反相单元110、第一驱动单元120和第一负载单元130，所述第二电路200包括第二驱动单元210和第二负载单元220。
所述反相单元110的输入端用于接收测试信号，并对所述测试信号进行反相处理后输出反相测试信号，所述第一驱动单元120的输入端与所述反相单元110的输出端连接，所述第一驱动单元120的输出端输出所述被干扰信号。所述第一负载单元130的输入端与所述第一驱动单元120的输出端连接。
所述第二驱动单元210的输入端用于接收所述干扰输入信号，所述第二驱动单元210的输出端用于输出所述干扰信号。所述第二负载单元220的输入端与所述第二驱动单元210的输出端连接。
所述电容300的一个极板与所述第二驱动单元210的输出端连接，且与所述第二负载单元220的输入端连接，所述电容300的另一个极板与所述第一电路100连接。具体的，所述电容300的另一个极板与所述第一驱动单元120的输出端连接，且与所述第一负载单元130的输入端连接。如图2所示，电容CC1的一个极板连接在第二驱动单元210和第二负载单元220之间，所述电容CC1的另一个极板连接在第一驱动单元210和第一负载单元220之间。
所述第一电路100包括反相单元110，而所述第二电路不包括反相单元。所以，当所述测试信号和所述干扰输入信号为同相位的脉冲信号，在所述测试信号输入至所述第一电路100，同时将所述干扰输入信号输入至所述第二电路200时，被干扰信号与干扰信号反相，所述串扰效应对所述被干扰信号的上升时间和下降时间影响最大。
可选的，所述反相单元110可以是工艺数字标准单元库中的核心部件(coredevice)组成的典型反相器单元。所述反相单元110的主要作用是产生一个所述串扰效应测试电路10的测试用例，即串扰效应最强的时候的测试用例。研究人员可以通过调整所述干扰输入信号的上升时间和下降时间，由此产生所述串扰效应测试电路10的不同测试用例。可选的，所述干扰输入信号的上升时间和下降时间均为预设时间20皮秒(picosecond，简称ps)。
根据实验发现，当所述干扰输入信号的上升时间和下降时间均为20皮秒，经过第二驱动单元输出的干扰信号有最快的上升时间和下降时间，且N个所述干扰信号几乎同一时刻作用于所述被干扰信号，且所述被干扰信号和所述干扰信号同频率且反相时，所述干扰信号对所述被干扰信号造成的串扰效应最强，得到的所述被干扰信号的上升时间和下降时间受串扰效应影响最大。
本实施例提供的所述串扰效应测试电路10可以输出串扰效应最大时的所述被干扰信号，从而帮助研究人员分析所述被测试集成电路串扰效应最大时输出信号的变化。
请参考图3，本申请实施例三提供一种串扰效应测试电路10，在实施例一或实施例二提供的串扰效应测试电路10的基础上增加控制开关400。
所述控制开关400的一端连接所述电容300的一个极板，所述控制开关400的另一端与所述第一电路100或所述第二电路200连接，所述控制开关400与所述电容300串联连接。可选的，本实施例提供的所述串扰效应测试电路10包括N个所述控制开关400，所述N个所述控制开关400对应于所述N个电容300进行设置。
如图3所示，控制开关Switch1的一端连接电容CC1，所述控制开关Switch1的另一端连接所述第二电路L1，所述第二电路L1即与所述电容CC1连接的第二电路200，可选的，所述控制开关Switch1的另一端也可以连接所述第一电路100。控制开关Switch2的一端连接电容CC2，所述控制开关Switch2的另一端连接所述第一电路100，可选的，所述控制开关Switch2的另一端也可以连接所述第二电路L2，所述第二电路L2即与所述电容CC2连接的第二电路200。以此类推，控制开关Switch5的一端连接电容CC5，所述控制开关Switch5的另一端连接所述第一电路100，可选的，所述控制开关Switch5的另一端也可以连接所述第二电路L5，所述第二电路L5即与所述电容CC5连接的第二电路200。
所述控制开关400主要用于控制所述串扰效应测试电路10的两种不同的工作模式。其中一种工作模式就是当所述串扰效应测试电路10中的所有所述控制开关400都关断时，N个所述第二电路200和N个所述电容300对所述被干扰信号是没有串扰效应的影响的。而另一种工作模式就是所述串扰效应测试电路100中的部分所述控制开关400或全部所述控制开关400都闭合，此时所述被干扰信号受到串扰效应干扰。比较所述第一电路100输出的所述被干扰信号在两种工作模式下的上升时间和下降时间，可以反映所述被干扰信号受到串扰效应干扰情况下的变化。
可选的，在所述另一种工作模式中，可以通过选择闭合不同的所述控制开关400确定不同的所述第二电路200和所述第一电路100之间的干扰。例如，将控制开关Switch1闭合，并将其他控制开关，如控制开关Switch2、控制开关Switch3、控制开关Switch4和控制开关Switch5关断，此时就可以根据所述被干扰信号在两种工作模式下的上升时间和下降时间的区别，获知第二电路L1和所述第一电路L0之间存在的串扰效应。
本实施例提供的所述串扰效应测试电路10在实施例一或实施例二提供的所述串扰效应测试电路10的基础上增加了所述控制开关400。所述控制开关400可以控制所述串扰效应测试电路10进入两种不同的工作模式，且可以通过所述控制开关400的闭合和关断测试不同所述第二电路200和所述第一电路100之间的串扰效应，或者测试多个所述第二电路200和所述第一电路100之间的串扰效应。本实施例提供的所述串扰效应测试电路10更加方便了研究人员在进行串扰效应测试时更改测试模式，使得串扰效应测试结果更丰富，更具有针对性。
本申请实施例四提供一种串扰效应测试方法，应用于终端设备，所述终端设备例如实验室专用的服务器、计算机或手机等设备。
图4为本申请提供的所述串扰效应测试方法的应用场景示意图，所述终端设备可以对所述被测试集成电路的串扰效应进行模拟，生成所述串扰效应测试电路10。所述终端设备上还可以设置各种输入框和按键，例如图4所示的测试信号参数设置框、干扰输入信号参数设置框、测试结果记录按键、测试结果保存按键等。研究人员可以在所述终端设备上对所述测试信号的参数和所述干扰输入信号的参数进行设置，再通过控制按键将所述测试信号和所述干扰输入信号输入至所述串扰效应测试电路10，得到所述被干扰信号，并对所述被干扰信号进行分析后确定所述被测试集成电路的串扰效应的测试结果。
请参见图5，所述串扰效应测试方法包括：
S510，获取测试信号和干扰输入信号。
所述测试信号和所述干扰输入信号可以由工作人员在所述终端设备上进行设置，优选的，所述干扰输入信号可以设置为接近理想的脉冲信号，即所述干扰输入信号的上升时间和下降时间可以为20皮秒。
S520，将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号。
所述模拟得到的串扰效应测试电路即为所述串扰效应测试电路10，所述串扰效应测试电路10可以是如实施例一，或实施例二，或实施例三描述的测试电路。所述串扰效应测试电路10为模拟电路，设置于所述终端设备。
所述终端设备在模拟得到如实施例一描述的所述串扰效应测试电路10时，可以根据所述第一信号电路模拟出所述第一电路100，并根据N个所述第二信号电路模拟出N个所述第二电路200。所述终端设备再获取所述第二信号电路与所述第一信号电路之间的耦合电容值，并根据所述耦合电容值创建所述电容300。具体的，该终端设备根据该第一信号电路和N个该第二信号电路之间耦合电容的电容值大小，选取N个电容连接到该串扰效应测试电路中。
所述终端设备在模拟得到如实施例二描述的所述串扰效应测试电路10时，所述第一电路100包括所述反相单元110、所述第一驱动单元120和所述第一负载单元130。其中，所述反相单元110的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号。所述第一驱动单元120的输入端与所述反相单元110的输出端连接，所述第一驱动单元120的输出端用于输出所述被干扰信号。所述第一负载单元130的输入端与所述第一驱动单元120的输出端连接。
所述第二电路200包括第二驱动单元210和第二负载单元220。所述第二驱动单元210的输入端用于接收所述干扰输入信号，所述第二驱动单元220的输出端用于输出所述干扰信号。
所述第二负载单元220的输入端与所述第二驱动单元210的输出端连接。所述电容300的一个极板与所述第二驱动单元210的输出端连接，且与所述第二负载单元220的输入端连接，所述电容300的另一个极板与所述第一电路100连接。
所述终端设备在模拟得到如实施例三描述的所述串扰效应测试电路10时，所述终端设备创建控制开关400，其中，所述控制开关400的一端连接所述电容300的一个极板，所述控制开关400的另一端与所述第一电路100或所述第二电路200连接，所述控制开关400与所述电容300串联连接。
所述串扰效应测试电路10包括N个所述第二电路200，可以给每个所述第二电路200输入所述干扰输入信号，也可以给N个所述第二电路200中的部分第二电路200输入所述干扰输入信号。如果本实施例提供的方法应用于实施例三提供的串扰效应测试电路10，当所述控制开关400闭合时，所述第二电路200输出的干扰信号对所述第一电路100的被干扰信号造成干扰。当所述控制开关400关断时，所述第二电路200不对所述第一电路100产生信号干扰。
S530，当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
所述被干扰信号的上升时间或下降时间越长，证明所述被测试集成电路存在越严重的串扰效应。所述预设时间阈值可以根据实际情况设置，不同的被测试集成电路对应的所述预设时间阈值也可以不同。假设所述预设时间阈值为1纳秒，则当所述被干扰信号的上升时间或下降时间大于1纳秒时，确定所述被测试集成电路存在过度的串扰效应。
所述终端设备可以将多个所述被干扰信号的上升时间和下降时间进行存储，存储的方式可以根据实际需要选择，本申请不做限定。
请参见图6，本申请实施例五提供一种串扰效应测试装置30，包括：
获取模块31，用于获取测试信号和干扰输入信号。所述测试信号和所述干扰输入信号为同相位的脉冲信号，所述干扰输入信号的上升时间和下降时间均为预设时间。
输入模块32，用于将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容，所述第一电路用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出所述被干扰信号；所述N个第二电路用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收所述干扰输入信号，所述第二电路的输出端用于输出干扰信号；N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的。
处理模块33，用于当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
所述串扰效应测试装置30还包括：
模拟模块34，用于根据所述第一信号电路模拟出所述第一电路，并根据N个所述第二信号电路模拟出N个所述第二电路；获取所述第二信号电路与所述第一信号电路之间的耦合电容值，并根据所述耦合电容值创建所述电容。
所述第一电路包括：反相单元，所述反相单元的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号；第一驱动单元，所述第一驱动单元的输入端与所述反相单元的输出端连接，所述第一驱动单元的输出端用于输出所述被干扰信号；第一负载单元，所述第一负载单元的输入端与所述第一驱动单元的输出端连接。
所述第二电路包括：第二驱动单元，所述第二驱动单元的输入端用于接收所述干扰输入信号，所述第二驱动单元的输出端用于输出所述干扰信号；第二负载单元，所述第二负载单元的输入端与所述第二驱动单元的输出端连接；所述电容的一个极板与所述第二驱动单元的输出端连接，且与所述第二负载单元的输入端连接，所述电容的另一个极板与所述第一电路连接。
所述模拟模块34还用于创建控制开关，其中，所述控制开关的一端连接所述电容的一个极板，所述控制开关的另一端与所述第一电路或所述第二电路连接，所述控制开关与所述电容串联连接。
所述模拟模块34还用于根据所述第一信号电路和多个所述第二信号电路之间耦合电容的电容值大小，选取N个电容连接到所述串扰效应测试电路中，模拟N个所述第二电路。
请参见图7，本申请实施例六还提供一种终端设备40，包括存储器41，处理器42和收发器43，所述存储器41用于存储指令，所述收发器43用于和其他设备通信，所述处理器42用于执行所述存储器41中存储的指令，以使所述终端设备40执行如上实施例四提供的串扰效应测试方法，具体实现方式和技术效果类似，这里不再赘述。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行指令被处理器执行时用于实现如上实施例四提供的所述串扰效应测试方法，具体实现方式和技术效果类似，这里不再赘述。
本申请还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时，实现如上实施例四提供的串扰效应测试方法，具体实现方式和技术效果类似，这里不再赘述。
需要说明的是，上述计算机可读存储介质可以是只读存储器(Read Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性随机存取存储器(Ferromagnetic Random Access Memory，FRAM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory，CD-ROM)等存储器。也可以是包括上述存储器之一或任意组合的各种电子设备，如移动电话、计算机、平板设备、个人数字助理等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，所述计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所描述的方法。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在所述计算机可读存储器中的指令产生包括指令装置的制造品，所述指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (16)
1.一种串扰效应测试方法，其特征在于，包括：
获取测试信号和干扰输入信号；
将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容，所述第一电路用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出所述被干扰信号；所述N个第二电路用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收所述干扰输入信号，所述第二电路的输出端用于输出干扰信号；
N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的；
当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
2.根据权利要求1所述的方法，其特征在于，还包括：
根据所述第一信号电路模拟出所述第一电路，并根据N个所述第二信号电路模拟出N个所述第二电路；
获取所述第二信号电路与所述第一信号电路之间的耦合电容值，并根据所述耦合电容值创建所述电容。
3.根据权利要求2所述的方法，其特征在于，所述第一电路包括：
反相单元，所述反相单元的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号；
第一驱动单元，所述第一驱动单元的输入端与所述反相单元的输出端连接，所述第一驱动单元的输出端用于输出所述被干扰信号；
第一负载单元，所述第一负载单元的输入端与所述第一驱动单元的输出端连接。
4.根据权利要求2所述的方法，其特征在于，所述第二电路包括：
第二驱动单元，所述第二驱动单元的输入端用于接收所述干扰输入信号，所述第二驱动单元的输出端用于输出所述干扰信号；
第二负载单元，所述第二负载单元的输入端与所述第二驱动单元的输出端连接；
所述电容的一个极板与所述第二驱动单元的输出端连接，且与所述第二负载单元的输入端连接，所述电容的另一个极板与所述第一电路连接。
5.根据权利要求1-4任一项所述的方法，其特征在于，还包括：
创建控制开关，其中，所述控制开关的一端连接所述电容的一个极板，所述控制开关的另一端与所述第一电路或所述第二电路连接，所述控制开关与所述电容串联连接。
6.根据权利要求1-4任一项所述的方法，其特征在于，所述测试信号和所述干扰输入信号为同相位的脉冲信号，所述干扰输入信号的上升时间和下降时间均为预设时间。
7.根据权利要求1-4任一项所述的方法，其特征在于，还包括：
根据所述第一信号电路和多个所述第二信号电路之间耦合电容的电容值大小，选取N个电容连接到所述串扰效应测试电路中，模拟N个所述第二电路。
8.一种串扰效应测试电路，其特征在于，包括：
第一电路，用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出被干扰信号；
N个第二电路，用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收干扰输入信号，所述第二电路的输出端用于输出干扰信号；
N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的。
9.根据权利要求8所述的电路，其特征在于，所述第一电路包括：
反相单元，所述反相单元的输入端用于接收所述测试信号，并对所述测试信号进行反相处理后输出反相测试信号；
第一驱动单元，所述第一驱动单元的输入端与所述反相单元的输出端连接，所述第一驱动单元的输出端用于输出所述被干扰信号；
第一负载单元，所述第一负载单元的输入端与所述第一驱动单元的输出端连接。
10.根据权利要求8所述的电路，其特征在于，所述第二电路包括：
第二驱动单元，所述第二驱动单元的输入端用于接收所述干扰输入信号，所述第二驱动单元的输出端用于输出所述干扰信号；
第二负载单元，所述第二负载单元的输入端与所述第二驱动单元的输出端连接；
所述电容的一个极板与所述第二驱动单元的输出端连接，且与所述第二负载单元的输入端连接，所述电容的另一个极板与所述第一电路连接。
11.根据权利要求8-10任一项所述的电路，其特征在于，还包括：
控制开关，所述控制开关的一端连接所述电容的一个极板，所述控制开关的另一端与所述第一电路或所述第二电路连接，所述控制开关与所述电容串联连接。
12.根据权利要求8-10任一项所述的电路，其特征在于，所述测试信号和所述干扰输入信号为同相位的脉冲信号，所述干扰输入信号的上升时间和下降时间均为预设时间。
13.一种串扰效应测试装置，其特征在于，包括：
获取模块，用于获取测试信号和干扰输入信号；
输入模块，用于将所述测试信号和所述干扰输入信号输入至模拟得到的串扰效应测试电路，得到被干扰信号，其中，所述串扰效应测试电路包括第一电路、N个第二电路和N个电容，所述第一电路用于模拟被测试集成电路中被干扰的第一信号电路，所述第一电路的输入端用于接收测试信号，所述第一电路的输出端用于输出所述被干扰信号；所述N个第二电路用于模拟所述被测试集成电路中对所述第一信号电路进行干扰的N个第二信号电路，N为大于0的整数，所述第二电路的输入端用于接收所述干扰输入信号，所述第二电路的输出端用于输出干扰信号；N个电容，所述电容的一个极板连接所述第一电路，所述电容的另一个极板连接所述第二电路，所述电容的电容值是根据测得的所述第二信号电路和所述第一信号电路之间的耦合电容值确定的；
处理模块，用于当所述被干扰信号的上升时间或所述被干扰信号的下降时间大于预设时间阈值时，确定所述被测试集成电路存在过度的串扰效应。
14.一种终端设备，其特征在于，包括存储器，处理器和收发器，所述存储器用于存储指令，所述收发器用于和其他设备通信，所述处理器用于执行所述存储器中存储的指令，以使所述终端设备执行如权利要求1-7中任一项所述的串扰效应测试方法。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行如权利要求1-7中任一项所述的串扰效应测试方法。
16.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求1-7中任一项所述的串扰效应测试方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110210378.4A CN113030609B (zh) | 2021-02-25 | 2021-02-25 | 串扰效应测试方法、电路和装置 |
| PCT/CN2021/105273 WO2022179036A1 (zh) | 2021-02-25 | 2021-07-08 | 串扰效应测试方法、电路和装置 |
| US17/449,532 US11860222B2 (en) | 2021-02-25 | 2021-09-30 | Method, circuit and apparatus for testing crosstalk effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110210378.4A CN113030609B (zh) | 2021-02-25 | 2021-02-25 | 串扰效应测试方法、电路和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113030609A true CN113030609A (zh) | 2021-06-25 |
| CN113030609B CN113030609B (zh) | 2023-03-14 |
Family
ID=76461582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110210378.4A Active CN113030609B (zh) | 2021-02-25 | 2021-02-25 | 串扰效应测试方法、电路和装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113030609B (zh) |
| WO (1) | WO2022179036A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114567956A (zh) * | 2022-03-09 | 2022-05-31 | 北京中瑞方兴科技有限公司 | 直流照明供电中应对轻载直流载波信号畸变的方法及系统 |
| WO2022179036A1 (zh) * | 2021-02-25 | 2022-09-01 | 长鑫存储技术有限公司 | 串扰效应测试方法、电路和装置 |
| CN115828058A (zh) * | 2022-10-31 | 2023-03-21 | 芯思杰技术(深圳)股份有限公司 | 消除串扰信号的方法及其装置、电子设备 |
| US11860222B2 (en) | 2021-02-25 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method, circuit and apparatus for testing crosstalk effect |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507935B1 (en) * | 2000-02-25 | 2003-01-14 | Sun Microsystems, Inc. | Method of analyzing crosstalk in a digital logic integrated circuit |
| US6536022B1 (en) * | 2000-02-25 | 2003-03-18 | Sun Microsystems, Inc. | Two pole coupling noise analysis model for submicron integrated circuit design verification |
| CN1484294A (zh) * | 2002-09-20 | 2004-03-24 | 中国科学院微电子中心 | 消除深亚微米工艺中连线耦合电容造成的信号串扰的方法 |
| CN110717310A (zh) * | 2019-10-10 | 2020-01-21 | 中国科学院微电子研究所 | 一种电路布图的调整方法及装置 |
| CN110912557A (zh) * | 2019-12-04 | 2020-03-24 | 电子科技大学 | 一种adc多输入信号串扰模型电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113030609B (zh) * | 2021-02-25 | 2023-03-14 | 长鑫存储技术有限公司 | 串扰效应测试方法、电路和装置 |
-
2021
- 2021-02-25 CN CN202110210378.4A patent/CN113030609B/zh active Active
- 2021-07-08 WO PCT/CN2021/105273 patent/WO2022179036A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507935B1 (en) * | 2000-02-25 | 2003-01-14 | Sun Microsystems, Inc. | Method of analyzing crosstalk in a digital logic integrated circuit |
| US6536022B1 (en) * | 2000-02-25 | 2003-03-18 | Sun Microsystems, Inc. | Two pole coupling noise analysis model for submicron integrated circuit design verification |
| CN1484294A (zh) * | 2002-09-20 | 2004-03-24 | 中国科学院微电子中心 | 消除深亚微米工艺中连线耦合电容造成的信号串扰的方法 |
| CN110717310A (zh) * | 2019-10-10 | 2020-01-21 | 中国科学院微电子研究所 | 一种电路布图的调整方法及装置 |
| CN110912557A (zh) * | 2019-12-04 | 2020-03-24 | 电子科技大学 | 一种adc多输入信号串扰模型电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179036A1 (zh) * | 2021-02-25 | 2022-09-01 | 长鑫存储技术有限公司 | 串扰效应测试方法、电路和装置 |
| US11860222B2 (en) | 2021-02-25 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method, circuit and apparatus for testing crosstalk effect |
| CN114567956A (zh) * | 2022-03-09 | 2022-05-31 | 北京中瑞方兴科技有限公司 | 直流照明供电中应对轻载直流载波信号畸变的方法及系统 |
| CN114567956B (zh) * | 2022-03-09 | 2024-02-20 | 北京中瑞方兴科技有限公司 | 直流照明供电中应对轻载直流载波信号畸变的方法及系统 |
| CN115828058A (zh) * | 2022-10-31 | 2023-03-21 | 芯思杰技术(深圳)股份有限公司 | 消除串扰信号的方法及其装置、电子设备 |
| CN115828058B (zh) * | 2022-10-31 | 2023-10-13 | 芯思杰技术(深圳)股份有限公司 | 消除串扰信号的方法及其装置、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022179036A1 (zh) | 2022-09-01 |
| CN113030609B (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113030609B (zh) | 串扰效应测试方法、电路和装置 | |
| US8302046B1 (en) | Compact modeling of circuit stages for static timing analysis of integrated circuit designs | |
| US20080155483A1 (en) | Database-aided circuit design system and method therefor | |
| US20150370955A1 (en) | Method for adjusting a timing derate for static timing analysis | |
| CN112241617B (zh) | 一种pcb电源完整性仿真方法及相关装置 | |
| US20170185709A1 (en) | Method and apparatus for adjusting a timing derate for static timing analysis | |
| KR20020079320A (ko) | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램 | |
| US9390219B2 (en) | System for and method of semiconductor fault detection | |
| US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
| CN117391019B (zh) | Emi电源滤波器的仿真测试方法、装置、设备以及介质 | |
| CN118862771A (zh) | 时钟加扰测试方法、装置和系统 | |
| JP2013140549A (ja) | 半導体試験装置、半導体試験方法及びそのプログラム | |
| US11860222B2 (en) | Method, circuit and apparatus for testing crosstalk effect | |
| Bradde et al. | Enabling fast power integrity transient analysis through parameterized small-signal macromodels | |
| US9651621B2 (en) | System for and method of semiconductor fault detection | |
| Roche et al. | Machine learning for grey box modelling of electrical components for circuit-and EMC-simulation | |
| US7707524B2 (en) | Osculating models for predicting the operation of a circuit structure | |
| CN112131811A (zh) | 一种fpga的时序参数提取方法 | |
| CN111967208B (zh) | 一种测试性评估仿真模型的构建方法及装置 | |
| CN104199771A (zh) | 一种中央处理器性能测试方法及系统 | |
| Ceperic et al. | Black-box modelling of conducted electromagnetic immunity by support vector machines | |
| JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 | |
| US7293250B2 (en) | Method of modeling physical layout of an electronic component in channel simulation | |
| US8307312B2 (en) | Simulation method of logic circuit | |
| US10635848B1 (en) | System and method for electrically and spatially aware parasitic extraction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231212 Address after: 2800 Wanyuan Road, Minhang District, Shanghai 201100 Patentee after: Changxin Minke Storage Technology (Shanghai) Co.,Ltd. Address before: No.388 Xingye Avenue, Airport Industrial Park, Hefei Economic Development Zone, Anhui Province, 230011 Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc. |