[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113016053A - 气泡缺陷减少 - Google Patents

气泡缺陷减少 Download PDF

Info

Publication number
CN113016053A
CN113016053A CN201980075195.7A CN201980075195A CN113016053A CN 113016053 A CN113016053 A CN 113016053A CN 201980075195 A CN201980075195 A CN 201980075195A CN 113016053 A CN113016053 A CN 113016053A
Authority
CN
China
Prior art keywords
layer
light
exposing
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980075195.7A
Other languages
English (en)
Inventor
阿希尔·N·辛格尔
巴特·简·范施拉芬迪克
吉里什·A·迪克西特
大卫·C·史密斯
西瓦·克里希南·卡纳卡萨巴帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN113016053A publication Critical patent/CN113016053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在一些示例中，一种处理衬底的方法包括：在衬底的表面上施加光致抗蚀剂(PR)，在PR上沉积或蚀刻金属氧化物(MO)层之前，将PR预先暴露于紫外线(UV)光，然后在将PR预先暴露于UV光之后，在PR上沉积或蚀刻MO层。

Description

气泡缺陷减少
优先权主张
本申请要求于2018年11月16日申请的美国专利申请No.62/768,641的优先权，其全部内容都通过引用合并于此。
技术领域
本公开总体上涉及在衬底上的光致抗蚀剂上沉积和/或蚀刻金属氧化物(MO)层中的气泡缺陷减少。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
原子层沉积(ALD)是一种沉积方法，其具有将形成在半导体衬底上的薄膜的厚度控制在一个原子单层的数量级的能力。等离子体增强ALD(PEALD)是进一步的增强，其使得能在较低的温度下改善膜性能。PEALD在RF感应的等离子体中使用化学前体(如ALD)来产生必要的化学反应，从而以高度可控的方式形成薄膜。PEALD具有许多优势，包括低温处理、出色的沉积层保形性和厚度控制以及预沉积、以及后沉积原位处理的能力。
多重图案化是一种技术，其用于提高集成电路(IC)的特征密度，使其超出光刻技术的限制。这样的多图案化技术包括例如节距分割、侧壁图像转印、自对准接触、通孔图案化、布局分割以及自对准双或四重图案化。预期，对于10nm和7nm节点半导体工艺及以后的工艺，必须进行多重图案化。
自对准四重图案化(SAQP)本质上是双重图案化技术的两个循环，双重图案化技术通常称为自对准双重图案化(SADP)。SAQP和SADP都需要上面形成有多层的衬底。例如，衬底上的各层可以从底层开始向上包括被称为可灰化硬掩模(AHM)或旋涂碳层(SOC)的第一碳膜、氧化硅(SiO2)层、第二碳(AHM/SOC)层和抗反射层(ARL)。
SADP使用光刻步骤和额外的蚀刻步骤来在衬底上限定类似间隔物的特征。在SADP工艺中，第一步是沉积抗蚀剂材料(也称为光致抗蚀剂或光致抗蚀剂层，在本文中称为PR)，然后使用光刻法将“芯轴”在衬底上的顶部ARL层上图案化。芯轴通常具有等于或接近光刻极限的间距。接下来，芯轴上覆盖有沉积层，例如氧化硅(SiO2)。随后执行“间隔物蚀刻”，从而去除(a)SiO2层的水平表面和(b)PR。结果，仅SiO2的竖直表面保留在ARL层上。这些竖直表面限定了“间隔物”，其间距比常规光刻法可以实现的间距更精细。
SAQP是双重图案化工艺的延续。使用SAQP，SiO2间隔物在蚀刻步骤中用作掩模，以除去下伏的ARL层和第二AHM层，但被掩盖的区域除外。之后，去除SiO2间隔物，在AHM层中形成第二芯轴。然后沉积另一SiO2层，然后进行另一个“间隔物蚀刻”，以去除(a)SiO2层的水平部分和(b)第二芯轴。结果是具有在下伏的SiO2层上形成的SiO2间隔物的结构。通过SAQP工艺，第二SiO2间隔物的间距比第一间隔物更精细，并且大大超出了传统光刻的极限。
虽然多重图案化提供了显著的益处并且有助于将常规光刻技术的用途扩展到下一代集成电路，但是各种工艺都有其局限性。特别地，多重图案化需要大量的沉积、光刻和蚀刻步骤以形成间隔物。间隔物的间距越精细，通常涉及的光刻蚀刻循环就越多。这些额外的步骤显著增加了半导体制造的成本和复杂性。
随着半导体制造商越来越多地寻求采用SAQP和SADP来进一步缩小节点，他们也正在寻找降低采用该技术的成本的方法。一种可能的方法是采用MO形成间隔物并将其直接沉积在PR层的顶部。MO比常规的二氧化硅更硬且具有更高的模量，并且使得能产生和使用更薄的间隔物，并且还具有能够用作第二芯轴的第二作用。这种先使用MO间隔物作为间隔物的方法，然后再将其用作芯轴，这种方法称为间隔物接间隔物(spacer-on-spacer)技术。达到必要的SAQP性能的间隔物接间隔物技术的某些方法可能在成本上非常有益，因为它们可以消除许多沉积、光刻和蚀刻步骤，因此可以用于弥补该技术的成本优势。
作为该间隔物接间隔物技术的一部分，某些MO可以用作间隔物材料，以直接沉积在PR层的顶部。一些示例表明，可以做到这一点而不会损坏PR材料。但是在某些情况下，特别是当在某些晶片上执行间隔物蚀刻时，会出现明显的缺陷。一个问题涉及不想要的气泡缺陷的产生。本公开试图至少解决这个问题。
附图说明
在附图的图中，通过示例而非限制的方式示出了一些实施方案：
图1是根据一些示例示出气泡缺陷的示意图。
图2是根据示例实施方案示出方法中的操作的框图。
具体实施方式
以下的描述包括体现本公开内容的说明性实施方案的系统、方法和技术。在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对示例性实施方案的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明主题。
本专利文件的公开内容的一部分含有受版权保护的材料。版权所有者不反对由任何人对专利文件或专利公开内容进行传真复制，因为其出现在专利和商标局的专利档案或记录中，但在任何其他方面保留所有版权。以下声明适用于如下面所述以及在形成本文件的一部分的附图中的软件和数据：版权人LAM Research Corporation，2018-2019，保留所有权利。
如上所述，在某些半导体制造操作中，气泡缺陷的形成可能是一个问题。当缩小以适应不断缩小的技术节点时，当前使用氧化硅(SiO2)间隔物的制造技术有时会受到限制。在一些示例中，涉及MO间隔物的其他技术允许可扩展性，但是仍然存在与在沉积阶段下游的MO的蚀刻期间在PR层中出现的气泡缺陷的形成有关的问题。在蚀刻过程中，此类缺陷的存在会限制或阻止本来有用的MO(例如锡氧化物(SnO2))用于较小规模的操作或在PR层上充当芯轴的第二作用。
不希望受到理论的束缚，据信气泡缺陷的形成可能是由于在干法刻蚀化学过程中等离子体气体中存在的紫外(UV)光或辐射与由MO层发射的电子在MO层和PR之间的界面处的相互作用而引起的。在某些情况下，PR层可以是正性PR，其在固化过程中在施加UV时会软化。当在PR层上存在MO时，相信来自MO层的二次电子发射与正性PR相互作用并且在所施加的UV的作用下使其软化。当使用诸如锡氧化物之类的高发射MO时，气泡缺陷的形成可能特别显著，因为该材料具有非常高的二次电子发射系数。据信，PR层的软化导致材料破裂时的脱气，从而在固化期间形成气泡缺陷。在附图中的图1中可以看到出现在三个示例图片(panes)100中的气泡缺陷的示意图。
在一些示例中，执行UV预固化或预先暴露操作。参考图2，示例性方法200包括在诸如包括PR的硅晶片(Si)之类的衬底上执行预固化或预先暴露操作。在将MO层沉积到PR上之前，将包括PR的晶片暴露于UV。在一些示例中，预固化或预先暴露操作可以在如上所述的SAQP工艺、SADP工艺或间隔物接间隔物工艺期间或作为所述的SAQP工艺、SADP工艺或间隔物接间隔物工艺的补充来执行。在一些示例中，在将MO层沉积到PR上之前，将PR暴露于UV光或辐射中，并且在MO层的沉积期间或之后，使PR不受等离子体UV暴露的影响。如图2中的示例性图片202所示，使用该方法的一些测试示例完全或至少基本上消除了气泡缺陷的形成发生。
例如，可以在具有UV源的现有工具中、在装配有UV源的外部室中或在具有等离子体源的晶片处理室中进行初步或预固化的UV暴露。其他布置也是可能的。合适的等离子体源可以包括氦、氩或氮，其量足以产生用于预固化目的的UV。
以上示例仅是示例性的，不应视为限制性的。因此，在其他示例中，可以在半导体制造操作中的其他阶段期间或相对于其他阶段执行气泡缺陷减少。在一些示例中，例如在涉及使用等离子体的沉积阶段、光刻阶段、蚀刻阶段或其他晶片处理阶段期间或相对于该沉积阶段、光刻阶段、蚀刻阶段或其他晶片处理阶段进行包括预固化或预先暴露操作的气泡缺陷减少。在一些示例中，在阶段的组合期间或相对于这些阶段的组合，执行包括预固化或预先暴露操作在内的气泡缺陷减少。
此外，尽管以上讨论的一些示例提到锡氧化物作为示例性的MO层，但是本公开内容可以在其他类型的膜或层上使用，其中膜或层中的一些可以包括MO、金属氮化物、金属碳化物、金属等等。进一步的示例性层或膜还包括金属或非金属材料的介电材料。相对于图2描述的示例性晶片包括硅材料(Si)层或膜。构成或包括在所示的Si、PR和MO层中的其他成分或材料也是可能的。
因此，一些实施方案可以包括以下示例中的一个或多个。
1.一种处理衬底的方法，所述方法包括：在所述衬底的表面上施加光致抗蚀剂(PR)；在所述PR上沉积或蚀刻金属氧化物(MO)层之前将所述PR预先暴露于紫外线(UV)光；以及在将所述PR预先暴露于UV光之后，在所述PR上沉积或蚀刻MO层。
2.根据示例1所述的方法，其中在所述预暴露于UV光之后立即执行：在所述PR上沉积或蚀刻MO层。
3.根据示例1或2所述的方法，其中，所述衬底包括硅晶片。
4.根据示例1-3中任一项所述的方法，其中，在自对准四重图案化(SAQP)工艺期间或作为对所述自对准四重图案化(SAQP)工艺的补充，执行将所述PR预先暴露于UV光。
5.根据示例1-4中任一项所述的方法，其中，在自对准双图案化(SADP)工艺期间或作为对所述自对准双图案化(SADP)工艺的补充，执行将所述PR预先暴露于UV光。
6.根据示例1-5中任一项所述的方法，其中，在间隔物接间隔物工艺期间或作为对所述间隔物接间隔物工艺的补充，执行将所述PR预先暴露于UV光。
7.根据示例1-6中任一项所述的方法，其还包括在所述PR上沉积或蚀刻MO层的过程中或之后，使所述PR不受UV暴露的影响。
8.根据示例1-7中任一项所述的方法，其中使所述PR不受UV暴露的影响包括使所述PR不受等离子体UV暴露的影响。
9.根据示例1-8中任一项所述的方法，其中，在所述PR上沉积或蚀刻MO层(later)之前将所述PR预先暴露于UV光是在具有UV光源的现有衬底处理工具中执行。
10.根据示例1-9中任一项所述的方法，其中，在所述PR上沉积或蚀刻MO层之前将所述PR预先暴露于紫外线(UV)光是在装配有UV光源的外部室中执行。
11.根据示例1-10中任一项所述的方法，其中，在衬底处理工具中处理所述衬底，所述衬底处理工具包括用于产生等离子体的等离子体源，所述等离子体包括数量足以产生UV光的成分，以将所述PR预先暴露于所述UV光。
12.根据示例11所述的方法，其中所述等离子体成分包括一种或多种成分，所述一种或多种成分包括氦、氩和氮。
13.根据示例1-12中任一项所述的方法，其中，所述MO层包括锡氧化物。
14.一种处理衬底的方法，所述方法包括：在所述衬底的表面上施加PR；在所述PR上沉积或蚀刻层之前，将所述PR预先暴露于紫外线(UV)光；以及在将所述PR预先暴露于UV光之后，在所述PR上沉积或蚀刻层。
15.根据示例14所述的方法，其中，所述层包括MO层、金属氮化物层、金属碳化物层和金属层中的一种或多种。
尽管已经参考特定的示例性实施方案和示例描述了多种实施方案和示例，但是显而易见的是，可以对这些实施方案进行各种修改和改变，而不背离本公开内容的更广的范围。因此，说明书和附图应被认为是说明性的而不是限制性的。形成其一部分的附图以说明而非限制的方式示出了可以实践本主题的特定实施方案。足够详细地描述了所示的实施方案，以使本领域技术人员能够实践本文所公开的教导。其他实施方案可以被利用并从中得出，使得可以在不脱离本公开内容的范围的情况下进行结构和逻辑上的替换和改变。因此，不应在限制意义上理解此详细描述，并且各种实施方案的范围仅由所附权利要求书以及这些权利要求书所赋予的等同方案的全部范围来限定。
在此，仅为了方便起见，本发明主题的这些实施方案可以单独地和/或共同地由术语“发明”来指代，并且不意图自愿地将本申请的范围限制为任何单个发明或发明构思(如果实际上公开了多个的话)。因此，尽管本文中已经图示和描述了特定的实施方案，但是应当理解，被计算为实现相同目的的任何布置都可以代替所示的特定实施方案。本公开旨在覆盖各种实施方案的任何和所有改编或变型。通过阅读以上描述，以上实施方案的组合以及本文中未具体描述的其他实施方案对于本领域技术人员将是显而易见的。

Claims (15)

1.一种处理衬底的方法，所述方法包括：
在所述衬底的表面上施加光致抗蚀剂(PR)；
在所述PR上沉积或蚀刻金属氧化物(MO)层之前将所述PR预先暴露于紫外线(UV)光；以及
在将所述PR预先暴露于UV光之后，在所述PR上沉积或蚀刻MO层。
2.根据权利要求1所述的方法，其中在所述预暴露于UV光之后立即执行：在所述PR上沉积或蚀刻MO层。
3.根据权利要求1所述的方法，其中，所述衬底包括硅晶片。
4.根据权利要求1所述的方法，其中，在自对准四重图案化(SAQP)工艺期间或作为对所述自对准四重图案化(SAQP)工艺的补充，执行将所述PR预先暴露于UV光。
5.根据权利要求1所述的方法，其中，在自对准双图案化(SADP)工艺期间或作为对所述自对准双图案化(SADP)工艺的补充，执行将所述PR预先暴露于UV光。
6.根据权利要求1所述的方法，其中，在间隔物接间隔物工艺期间或作为对所述间隔物接间隔物工艺的补充，执行将所述PR预先暴露于UV光。
7.根据权利要求1所述的方法，其还包括在所述PR上沉积或蚀刻MO层的过程中或之后，使所述PR不受UV暴露的影响。
8.根据权利要求7所述的方法，其中使所述PR不受UV暴露的影响包括使所述PR不受等离子体UV暴露的影响。
9.根据权利要求1所述的方法，其中，在所述PR上沉积或蚀刻MO层之前将所述PR预先暴露于紫外线(UV)光是在具有UV光源的现有衬底处理工具中执行。
10.根据权利要求1所述的方法，其中，在所述PR上沉积或蚀刻MO层之前将所述PR预先暴露于紫外线(UV)光是在装配有UV光源的外部室中执行。
11.根据权利要求1所述的方法，其中，在衬底处理工具中处理所述衬底，所述衬底处理工具包括用于产生等离子体的等离子体源，所述等离子体包括数量足以产生UV光的成分，以将所述PR预先暴露于所述UV光。
12.根据权利要求11所述的方法，其中所述等离子体成分包括一种或多种成分，所述一种或多种成分包括氦、氩和氮。
13.根据权利要求1所述的方法，其中，所述MO层包括锡氧化物。
14.一种处理衬底的方法，所述方法包括：
在所述衬底的表面上施加PR；
在所述PR上沉积或蚀刻层之前，将所述PR预先暴露于紫外(UV)光；以及
在将所述PR预先暴露于UV光之后，在所述PR上沉积或蚀刻层。
15.根据权利要求14所述的方法，其中，所述层包括MO层、金属氮化物层、金属碳化物层和金属层中的一种或多种。
CN201980075195.7A 2018-11-16 2019-11-15 气泡缺陷减少 Pending CN113016053A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862768641P 2018-11-16 2018-11-16
US62/768,641 2018-11-16
PCT/US2019/061891 WO2020102783A1 (en) 2018-11-16 2019-11-15 Bubble defect reduction

Publications (1)

Publication Number Publication Date
CN113016053A true CN113016053A (zh) 2021-06-22

Family

ID=70731725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980075195.7A Pending CN113016053A (zh) 2018-11-16 2019-11-15 气泡缺陷减少

Country Status (4)

Country Link
US (1) US20220004103A1 (zh)
KR (1) KR20210078569A (zh)
CN (1) CN113016053A (zh)
WO (1) WO2020102783A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US20090136877A1 (en) * 2005-08-30 2009-05-28 Pioneer Corporation Method for organic material layer formation
CN102610524A (zh) * 2012-03-13 2012-07-25 广州新视界光电科技有限公司 一种具有埋入式栅极结构的金属氧化物薄膜晶体管的制作方法
US20170243991A1 (en) * 2014-10-07 2017-08-24 Newsouth Innovations Pty Limited A method of patterning a layer

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1054748A (en) * 1912-09-05 1913-03-04 Howard D Cook Feed device for rolling-mills.
JP2712407B2 (ja) * 1988-10-28 1998-02-10 日本電気株式会社 ２層フォトレジストを用いた微細パターンの形成方法
JPH03183134A (ja) * 1989-12-12 1991-08-09 Sony Corp 薄膜パターンの形成方法
US5108870A (en) * 1990-08-02 1992-04-28 Morton International, Inc. Positive-working photoresist composition containing purified broadband dye and process of using
JP3724592B2 (ja) * 1993-07-26 2005-12-07 ハイニックス セミコンダクター アメリカ インコーポレイテッド 半導体基板の平坦化方法
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
US5394735A (en) * 1993-12-20 1995-03-07 National Science Council Gas sensor
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
KR100216732B1 (ko) * 1996-05-17 1999-09-01 김충환 알루미늄 박막의 식각방법
US5962192A (en) * 1996-06-19 1999-10-05 Printing Developments, Inc. Photoresists and method for making printing plates
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices
US6420101B1 (en) * 2000-06-21 2002-07-16 Infineon Technologies A G Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
JP2002040251A (ja) * 2000-07-27 2002-02-06 Matsushita Electric Ind Co Ltd 機能性有機薄膜、その製造方法およびその製造装置、ならびに液晶配向膜、その製造方法およびその製造装置
JP3895224B2 (ja) * 2001-12-03 2007-03-22 東京応化工業株式会社 ポジ型レジスト組成物及びそれを用いたレジストパターン形成方法
JP2004020820A (ja) * 2002-06-14 2004-01-22 Nec Kagoshima Ltd ドライフィルムレジスト剥離装置および基板搬送機構
JP2004354433A (ja) * 2003-05-27 2004-12-16 Toppan Printing Co Ltd 液晶表示装置用カラーフィルタ側パネル基板の製造方法および液晶表示装置用カラーフィルタ側パネル基板およびカラーフィルタ印刷装置
JP2006108564A (ja) * 2004-10-08 2006-04-20 Renesas Technology Corp 電子デバイスの製造方法および露光システム
KR100669344B1 (ko) * 2004-11-18 2007-01-16 삼성전자주식회사 건식 식각 내성이 우수한 포토레지스트 형성 방법 및 이를이용한 반도체 소자 형성 방법
JP2006162841A (ja) * 2004-12-06 2006-06-22 Konica Minolta Holdings Inc 液晶表示素子および液晶表示素子の製造方法
KR20060081454A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 포토레지스트 식각 내성 강화방법
CN101467100B (zh) * 2006-06-15 2012-06-06 日产化学工业株式会社 含有具有环结构的高分子化合物的正型感光性树脂组合物
JP4805283B2 (ja) * 2007-03-22 2011-11-02 信越化学工業株式会社 マイクロアレイ作製用基板の製造方法
CN100485975C (zh) * 2007-03-29 2009-05-06 上海大学 带有电容栅的共面栅阳极碲锌镉探测器及其制备方法
TW200921297A (en) * 2007-09-25 2009-05-16 Renesas Tech Corp Method and apparatus for manufacturing semiconductor device, and resist material
US7935464B2 (en) * 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
US8124326B2 (en) * 2009-03-03 2012-02-28 Micron Technology, Inc. Methods of patterning positive photoresist
US8124319B2 (en) * 2010-04-12 2012-02-28 Nanya Technology Corp. Semiconductor lithography process
US9892917B2 (en) * 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
KR20120026314A (ko) * 2010-09-09 2012-03-19 삼성전자주식회사 미세 패턴 형성 방법
TWI520177B (zh) * 2010-10-26 2016-02-01 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及電腦可讀取的記錄媒體
JP5821816B2 (ja) * 2012-09-13 2015-11-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
CN103794475B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
US9437443B2 (en) * 2013-06-12 2016-09-06 Globalfoundries Inc. Low-temperature sidewall image transfer process using ALD metals, metal oxides and metal nitrides
JP2015189155A (ja) * 2014-03-28 2015-11-02 富士フイルム株式会社 機能性積層材料、機能性積層材料の製造方法、および機能性積層材料を含む有機電界発光装置、ならびに重合性組成物
US9740104B2 (en) * 2014-05-02 2017-08-22 Lam Research Corporation Plasma dry strip pretreatment to enhance ion implanted resist removal
JP6650517B2 (ja) * 2016-06-02 2020-02-19 富士フイルム株式会社 硬化膜の製造方法、積層体の製造方法および半導体素子の製造方法
US9892946B1 (en) * 2016-07-27 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Processing apparatus and method
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
US10074543B2 (en) * 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US20200111846A1 (en) * 2017-03-30 2020-04-09 Qualtec Co., Ltd. EL Display-Panel Manufacturing Method, EL Display-Panel Manufacturing Apparatus, EL Display panel, and EL Display Device
CN111771264A (zh) * 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
JP7320085B2 (ja) * 2019-06-27 2023-08-02 ラム リサーチ コーポレーション 交互のエッチングプロセスおよび不動態化プロセス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US20090136877A1 (en) * 2005-08-30 2009-05-28 Pioneer Corporation Method for organic material layer formation
CN102610524A (zh) * 2012-03-13 2012-07-25 广州新视界光电科技有限公司 一种具有埋入式栅极结构的金属氧化物薄膜晶体管的制作方法
US20170243991A1 (en) * 2014-10-07 2017-08-24 Newsouth Innovations Pty Limited A method of patterning a layer

Also Published As

Publication number Publication date
US20220004103A1 (en) 2022-01-06
WO2020102783A1 (en) 2020-05-22
KR20210078569A (ko) 2021-06-28

Similar Documents

Publication Publication Date Title
CN108475640B (zh) 用于侧向硬模凹槽减小的混合碳硬模
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
US10014174B2 (en) Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US11887846B2 (en) Deposition tool and method for depositing metal oxide films on organic materials
TWI625784B (zh) 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US7273815B2 (en) Etch features with reduced line edge roughness
US8048813B2 (en) Method of reducing delamination in the fabrication of small-pitch devices
KR20060129412A (ko) 다양한 에칭 및 리소 집적 설계를 위한 비결정형탄소(ａｐｆ)의 사용 기술
KR102460794B1 (ko) 극자외선 (euv) 에칭 내성을 강화시키기 위한 보호 캡의 선택적 원자 층 증착 (ald)
JP2000091318A (ja) 半導体装置の製造方法
CN111508827A (zh) 用于处理基底的方法
US20200050113A1 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
CN113016053A (zh) 气泡缺陷减少
KR20220156881A (ko) 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법
KR100800165B1 (ko) 반도체 소자의 제조방법
US11537049B2 (en) Method of line roughness improvement by plasma selective deposition
CN112687528B (zh) 半导体结构及其形成方法
US7022622B2 (en) Method and structure to improve properties of tunable antireflective coatings
US20080038462A1 (en) Method of forming a carbon layer on a substrate
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
US20190080924A1 (en) Selective nitride etching method for self-aligned multiple patterning
KR20220110390A (ko) 영역 선택적 원자층 증착 방법
TW495908B (en) Forming method of dual damascene pattern for preventing photoresist residual from causing via hole to become blind hole

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination