[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112992783A - 用于在微电子组件处理期间保护电介质膜的方法及设备 - Google Patents

用于在微电子组件处理期间保护电介质膜的方法及设备 Download PDF

Info

Publication number
CN112992783A
CN112992783A CN202011457206.9A CN202011457206A CN112992783A CN 112992783 A CN112992783 A CN 112992783A CN 202011457206 A CN202011457206 A CN 202011457206A CN 112992783 A CN112992783 A CN 112992783A
Authority
CN
China
Prior art keywords
protective film
segment
ncf
die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011457206.9A
Other languages
English (en)
Inventor
A·M·贝利斯
B·P·沃兹
周卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112992783A publication Critical patent/CN112992783A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本申请案涉及用于在微电子组件处理期间保护电介质膜的方法及设备。揭示用于保护微电子组件上的电介质膜免于与单切晶片，从晶片拾取经单切微电子组件及处置经单切微电子组件以与其它组件组装在一起相关联的污染的方法及设备。

Description

用于在微电子组件处理期间保护电介质膜的方法及设备
优先权主张
本申请案主张2019年12月16日申请、名为“用于在微电子组件处理期间保护电介质膜的方法及设备(Methods and Apparatus for Protection of Dielectric FilmsDuring Microelectronic Component Processing)”的第16/715,540号美国专利申请案的申请日期的权益。
技术领域
本文中所揭示的实施例涉及用于在微电子组件处理期间保护电介质膜的方法及设备。更特定来说，本文中所揭示的实施例涉及用于在堆叠微电子组件以形成组合件之前及期间保护电介质膜免于表面污染的方法及设备。
背景技术
随着电子装置及系统的性能增加，相关联需求是改进此类系统的微电子组件的性能，同时维持或甚至缩小形状因子。此类需求通常但并非唯一地与移动装置及高性能装置相关联。为了维持或减小呈微电子装置(例如，半导体裸片)形式的组件的组合件的占用面积及高度，配备有用于堆叠的组件之间的垂直电(即，信号、功率、接地/偏压)通信的所谓穿硅通路(TSV)的堆叠式组件的三维(3D)组合件已变得更加普遍，因为在组件之间的接合线中采用预成形电介质膜会减小接合线厚度同时增加接合线均匀性。此类膜包含例如所谓的非导电膜(NCF)及晶片级底部填充物(WLUF)，此类术语通常可互换地使用。包括呈存储器裸片的形式的堆叠式组件的微电子装置的非限制性实例包含所谓的高带宽存储器(HBMx)、混合存储器立方体(HBM)及芯片到晶片(C2W)组合件。
在实践中，且为了方便起见而使用术语NCF，将NCF粘合在通常呈例如硅晶片的晶片的形式的块状半导体衬底的有源表面上方且粘合到所述有源表面。接着在支撑在膜框架上支撑的切割胶带上的同时，例如通过金刚石涂覆的切割刀片沿着晶片上的邻近半导体裸片位置之间的所谓的“切割道”单切晶片以提供个别半导体裸片，每一半导体裸片具有在其有源表面上的NCF。即使NCF可在运输及处置期间层压到保护膜，一旦将NCF层压到晶片，就在单切发生之前剥离那个保护膜，从而在后续裸片处置及堆叠期间将NCF的上、经暴露表面暴露于污染物。
具体来说，已发现由单切工艺产生且偶然沉积在NCF的经暴露表面上的颗粒可引起每个晶片的裸片成品率显著减小。此类颗粒可为无机物(例如硅碎片)，或有机物(例如NCF残留物、切割胶带残留物或来自洁净室环境内的其它来源的微粒)。当颗粒大小超过接合线厚度时，硅颗粒可例如引起裸片开裂，而有机颗粒如果位于导电元件(例如焊料加盖的导电支柱或焊料凸块的凸块下金属(UBM))上，那么可引起焊料不润湿，从而损害堆叠式裸片之间的电通信。
附图中的图1是当具有大于接合线厚度的大小的硅颗粒经插入在两个堆叠式半导体裸片之间时由于接合线中的硅颗粒所致的裸片裂纹的示意图。图2的左手侧是两个邻近、堆叠式半导体裸片之间的接合线的示意图且右手侧是左侧圆形支柱到垫布置的放大视图，其展示由于在支柱到垫界面上存在外来有机材料O所致的支柱不润湿及所得开路连接。图3是展示切割胶带上的切割所致的裸片背侧碎屑残留物的示意图，而图4是切割所致的裸片背侧碎屑的示意图。
已确定经暴露NCF表面上的两种前述类型的微粒污染物引起裸片成品率的显著降低，特别是在采用刀片切割(即，单切)工艺的情况下，产生可观且众多的微粒碎片。应注意，NCF污染物所致的裸片成品率在处理期间逐渐变差，这是在晶片开槽之后(即，后)、在将晶片层压到支撑在膜框架上的切割胶带之后及在切割后，从所述晶片与载体晶片的去接合开始。如果使用60μm污染物颗粒大小作为确定受损裸片(即，裸片残害)的基线，那么成品率从去接合后的几乎100％逐渐减少到切割后的90％以上，其中晶片的有缺陷裸片的约一半受硅(即，固体)颗粒损害，且约一半受有机(即，透明)颗粒损害。然而，如果将20μm污染物颗粒大小用作基线，那么成品率从去接合后的95％以上下降到切割后的75％以下，其中同样地晶片的有缺陷裸片的约一半受硅(即，固体)颗粒损害，且约一半受有机(即，透明)颗粒损害。
因此，本发明人已认识到，将期望持续保护经暴露NCF表面直到在拾取及放置操作中拾起每一个别裸片以与其它裸片堆叠在一起不久之前。
发明内容
在实施例中，一种方法包括：提供具有在其上的非导电膜(NCF)及在所述NCF上的保护膜的衬底；对所述保护膜进行分段以对应于所述衬底的微电子装置位置；将所述衬底分离成对应于所述微电子装置位置的微电子装置；从所述微电子装置提起所述经分段保护膜；及移除所述经分段保护膜已从其提起的微电子装置。
在实施例中，一种方法包括：提供具有在其上的非导电膜(NCF)及在所述NCF上的保护膜的衬底；对所述保护膜进行分段以对应于所述衬底的微电子装置位置；将所述衬底分离成对应于所述微电子装置位置的微电子装置；从所述微电子装置提起所述经分段保护膜；及移除所述经分段保护膜已从其提起的微电子装置。
在实施例中，一种系统包括：支撑件，其用于配置有微电子装置位置的衬底；切割锯，其经编程以将所述衬底单切成微电子装置；用于从在所述微电子装置上的NCF段移除保护膜段的设备；拾取工具，其用于提起及反转个别微电子装置以放置在其它组件上以形成组件堆叠；及接合头，其用于热压接合所述组件堆叠的导电元件。
附图说明
图1是由于接合线中的硅颗粒所致的晶片裂纹的示意图；
图2的左手侧是两个邻近、堆叠式半导体裸片之间的接合线的示意图且右手侧是左侧圆形支柱到垫布置的放大视图，其展示由于存在外来有机材料所致的支柱不润湿及所得开路连接；
图3是展示切割胶带上切割所致的裸片背侧切屑残留物的示意图；
图4是展示切割所致的裸片背侧碎屑的示意图；
图5A到5D2是根据本发明的实施例的描绘用于在拾取半导体晶片的半导体裸片之前保护所述晶片上的NCF免于污染的工艺且说明其两个实施方案的一系列示意性横截面视图；
图6A到6D是根据本发明的其它实施例的描绘用于在拾取半导体晶片的半导体裸片之前保护所述晶片上的NCF免于污染的工艺且说明其两个实施方案的一系列示意性横截面视图；
图7A及7B是用于在从晶片拾取个别半导体裸片之前从个别半导体裸片移除保护膜段的方法及设备的示意性部分截面侧视图；
图8是呈根据本发明的实施例处理且安装到衬底的半导体裸片的形式的微电子组件的堆叠的示意性侧视横截面；及
图9A1到9D是用于实施本发明的实施例的系统的示意性说明的组合。
具体实施方式
以下描述提供例如大小、形状、材料组合物及定向的具体细节以便提供对本发明的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可实践本发明的实施例而不一定采用这些具体细节。可结合工业中采用的常规制造技术来实践本发明的实施例。另外，下文所提供的描述未形成用于制造此工艺中采用的3D微电子装置或设备的完整工艺流程。下文仅详细地描述理解本发明的实施例所必需的那些工艺动作及结构。可通过常规制造工艺来执行用于形成包含多个堆叠式组件的完整3D微电子装置或完整结构、或完整3D微电子装置的额外动作。
本文中所呈现的附图仅用于说明性目的且并非意在是任何特定材料、组件、结构、装置或系统的实际视图。预期由于例如制造技术及/或公差所引起的附图中所描绘的形状变动。因此，本文中所描述的实施例不应被解释为限于如所说明的特定形状或区，而是包含例如由制造所引起的形状偏差。例如，被说明或描述为盒形的区可具有粗糙及/或非线性特征，且被说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，所说明表面之间的锐角可被修圆，且反之亦然。因此，图中所说明的区本质上是示意性的，且其形状并非意在说明区的精确形状且不限制本权利要求书的范围。附图不一定按比例绘制。
为了方便及清楚起见，如本文中所描述的本发明的各个实施例中的类似元件及特征由相同或类似参考数字及其它标识符指示。
如本文中所使用，术语“包括”、“包含”、“含有”、“以…为特征”及其语法等效词是包含性或开放性术语，其不排除额外、未叙述元件或方法动作，而且包含更具限制性的术语“由…组成”及“本质上由…组成”及其语法等效词。如本文中所使用，关于材料、结构、特征或方法动作的术语“可”指示此被预期用于实施本发明的实施例中且此术语优先于更具限制性的术语“是”使用以便避免应或必须排除可组合其使用的其它兼容材料、结构、特征及方法的任何暗示。
如本文中所使用，术语“纵向”、“垂直”、“横向”及“水平”是参照衬底(例如，基底材料、基底结构、基底构造等)的主平面(一或多个结构及/或特征经形成在其中或上)且不一定由地球的重力场界定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对较大面积的衬底的表面界定。
如本文中所使用，空间相对术语，例如“在…下面”、“在…下方”、“下”、“底部”、“在…上面”、“在…上方”、“上”、“顶部”、“前”、“后”、“左”、“右”等为了便于描述可用于描述一个元件或特征与另一(些)或元件或特征的关系，如图中所说明。除非另有指定，否则空间相对术语意在涵盖除图中所描绘的定向之外的材料的不同定向。例如，如果图中的材料反转，那么被描述为“在其它元件或特征上方”或“在其它元件或特征上面”或“在其它元件或特征上”或“在其它元件或特征的顶部上”的元件将经定向“在其它元件或特征下方”或“在其它元件或特征下面”或“在其它元件或特征下”或“在其它元件或特征的底部上”。因此，术语“在…上方”可取决于其中使用所述术语的上下文而涵盖上面及下方两个定向，这对于所属领域的一般技术人员来说将是显而易见的。材料可以其它方式定向(例如，旋转90度、反转、翻转)且相应地解释本文中所使用的空间相对描述语。
如本文中所使用，单数形式“一”、“一个”及“所述”意在也包含复数形式，除非上下文另有明确地指示。
如本文中所使用，术语“经配置”及“配置”是指至少一个结构及至少一个设备中的一或多者以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物、定向及布置。
如本文中所使用，关于给定参数、性质或条件的术语“基本上”在一定程度上表示及包含所属领域的一般技术人员将理解以一变化程度(例如在可接受制造公差内)满足给定参数、性质或条件。举例来说，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可为至少90.0％满足，至少95.0％满足，至少99.0％满足，或甚至至少99.9％满足。
如本文中所使用，关于特定参数的数值的“约”或“近似”包含所述数值及所属领域的一般技术人员将理解的在特定参数的可接受公差内的与数值的偏差程度。例如，关于数值的“约”或“近似”可包含在从数值的90.0％到110.0％的范围内(例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内)的额外数值。
如本文中所使用，术语“层”及“膜”意指及包含驻留在结构上的材料的层级、片材或涂层，所述层级或涂层在材料的部分之间可为连续的或不连续的，且可为保形的或非保形的，除非另有指示。
如本文中所使用，术语“衬底”意指及包含在其上形成额外材料的基底材料或构造。衬底可为半导体衬底、在支撑结构上的基底半导体层、金属电极或在其上形成有一或多种材料、层、结构或区的半导体衬底。半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。衬底可为常规硅衬底或包括半导电材料层的其它块状衬底。如本文中所使用，术语“块状衬底”不仅意指及包含硅晶片，而且意指及包含绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底、基底半导体基座上的硅外延层及其它半导体或光电材料，例如硅锗、锗、砷化镓、氮化镓及磷化铟。衬底可为掺杂的或非掺杂的。
如本文中所使用，术语“包括”、“包含”、“含有”、“以…为特征”及其语法等效词是包含性或开放性术语，其不排除额外、未叙述元件或方法动作，而且包含更具限制性的术语“由…组成”及“本质上由…组成”及其语法等效词。
如本文中所使用，关于材料、结构、特征或方法动作的术语“可”指示此被预期用于实施本发明的实施例中且此术语优先于更具限制性的术语“是”使用以便避免应或必须排除可组合其使用的其它兼容材料、结构、特征及方法的任何暗示。
实施例可根据被描绘为流程图、作业图、结构图或框图的工艺来描述。尽管流程图可将操作动作描述为顺序工艺，但是许多这些动作可以另一顺序、并行或基本上同时执行。另外，可重新布置动作的次序。工艺可对应于方法、线程、功能、程序、子例程、子程序、其它结构或其组合。
本文中使用例如“第一”、“第二”等的称号对元件的任何引用不限制那些元件的数量或次序，除非明确地陈述此限制。相反，这些称号在本文中可用作区分两个或更多个元件或元件例子的便利方法。因此，对第一及第二元件的引用并不意味着在那里可采用仅两个组件，或第一组件必须以某种方式在第二组件之前。另外，除非另有陈述，否则一组元件可包括一或多个元件。
本文中描述及说明本发明的方法的各个实施例。然而，所述实施例共享共同的初始实施方案，如图6A中所说明，其中半导体(例如，硅)晶片具有层压在有源表面上方的NCF，所述NCF被保护膜覆盖。
图5A到5E示意性地描绘根据本发明的实施例的具有层压在其有源表面上方的NCF的半导体晶片的晶片单切及半导体裸片拾取处理序列。当将从晶片单切的半导体裸片与NCF堆叠在一起时采用此布置，从而在在邻近裸片之间的接合线中提供电介质。
如图5A中所展示，将半导体晶片100以其有源表面102面朝上的方式安装在支撑在膜框架106上的切割胶带104上。导电支柱108从有源表面102突出，且被具有可大于、等于或小于所述导电支柱的高度的厚度的NCF 110覆盖。作为非限制性实例，图5A说明具有大于导电支柱108的厚度的NCF 110。粘合到NCF 110的保护膜112覆盖NCF 110以防止其污染。此保护膜112可经设置在如从供货商接收的NCF 110上，或可为可光界定的且以干膜光致抗蚀剂或可光界定聚酰亚胺的形式在层压到晶片100之后施加到NCF 110。合适干膜光致抗蚀剂可从众多来源购得，包含日矿材料有限公司(Nikko-Materials Co.,Ltd)、杜邦电子及成像、工程材料系统有限公司(DuPont Electronics&Imaging,Engineered Materials Systems,Inc.)等等。
常规地，在单切半导体晶片100之前从NCF 110剥落保护膜112。然而，如图5B中所展示，代替在将NCF 110层压到晶片100之后移除保护膜112的是，使用无掩膜对准器来在延伸到NCF 110中的保护膜112中光刻地开放裸片切割道ST。此类无掩模对准器可从例如总部位于奥地利且在美国各地设有办事处的EV集团(且标识为MLE Technology)及从加利福尼亚州，托伦斯，海德堡仪器有限公司(Heidelberg Instruments,Inc.)(且标识为MLA 150)购得。因此，保护膜段112S保留在半导体晶片100的每一半导体裸片位置114L上方的NCF110上方。
如图5C中所展示，根据本发明的实施例使用例如金刚石涂覆的切割刀片，从而得到也可被称为切口的划线116，将NCF 110及晶片100分别分段成NCF段110S及半导体裸片114，延伸到切割胶带104来在分离裸片位置114L的切割道ST内实现将晶片100单切成半导体裸片114。作为这个工艺的结果，来自半导体晶片100的材料的无机颗粒I以及来自切割胶带104及NCF 110的有机颗粒O经沉积(为了清楚起见，被展示为极大地放大)在保护膜段112S而非NCF段110S上。其它微粒也可分散在保护膜段112S上，从而在拾起期间从相邻裸片以及从晶片100驻留在其中的环境掉落。
如图5D1中所展示，在本发明的这个实施例的一个实施方案中，使用常规去胶设备(例如举例来说，来自康涅狄格州，谢尔顿市，GTI技术有限公司(GTI Technologies,Inc.ofShelton,CT)的高鸟半导体工艺设备或来自新泽西州，提内克市，日东有限公司(NittoInc.of Teaneck,NJ)的各种去胶器)来基本上同时从经单切晶片100的半导体裸片114移除保护膜段112S。在移除保护膜段112S后，使用热压接合工具的常规拾取及放置设备来移除具有NCF段110S的每一半导体裸片114，将所述半导体裸片114反转且堆叠在基底晶片100或其它基底衬底上，如图8中所展示。使用这种方法，当在拾取半导体裸片114之前从NCF段110S剥离保护膜段112S时，移除单切沉积在保护膜段112S上的半导体晶片100所致的呈无机及有机颗粒的形式的污染物，使得如由箭头P所展示的裸片拾取不会导致来自经拾取裸片114的NCF段110S的污染物残留物掉落在另一裸片114上。
如图5D2中所展示，在本发明的这个实施例的另一实施方案中，允许保护膜段112s保留在NCF段110S上直到紧接在从切割胶带104移除每一半导体裸片114之前。在这个实施方案中，对用于从切割胶带104移除每一半导体裸片114的热压接合工具的拾取及放置设备的工具修改(关于图7A及7B所描述)允许紧接在如由箭头P所展示般从切割胶带104拾取每一半导体裸片114之前从此半导体裸片114个别地移除保护膜段112S以在热压接合堆叠式半导体裸片114或在一些例子中配置有半导体裸片位置的基底晶片之前堆叠在另一裸片或晶片上。因此，如果污染物残留物存在于保护膜段112S上，如果其在移除保护膜段112S期间掉落同时从待拾取的半导体裸片114移除，那么其将掉落在保留在其它半导体裸片114上的保护膜段112S而非相关联NCF段110S上。
为了提供进一步细节，图7A展示拾取及放置设备(例如，拾取工具)的所谓的“翻转器头”200，其与热压接合工具协作地相关联且用于从切割胶带104移除具有NCF段110S的每一半导体裸片114且反转组合件以堆叠在另一半导体裸片114或半导体晶片上。拾取及放置设备已利用膜辅助接合(FAB)单元进行修改，例如配合热压接合器的接合头采用以在接合头与经历热压接合的半导体裸片的背侧之间放置膜以防止接合头的污染。然而，在本发明的实施例中，FAB单元配备有具有粘合剂涂层204的膜202，为了方便起见所述膜202可被称为粘合剂膜。在操作中，FAB单元经配置以在翻转器头200与保护膜段112S之间放置具有面对半导体裸片114的粘合剂204的膜202的段202S以允许翻转器头200在第一遍中利用粘合剂204接触保护膜段112S且在如由箭头124所指示般抵靠翻转器头200向上按压半导体裸片114时从NCF段110S提离或“去胶”保护膜段112S。可将膜202作为连续胶带从FAB单元的辊源206馈送以提供具有粘合剂204的新鲜膜段202S以在目标半导体裸片114的NCF段110S上方接触保护膜段112s以从NCF段110S拉离那个保护膜段112S，此后通过驱动辊208使膜202前进足够距离以呈现新鲜膜段202S。
如图7B中所展示，在第一遍移除保护膜段112S之后，在一个实施例中接着可如所展示般将翻转器头200绕轴A旋转180°，以将翻转器头200的拾取面208放置在适当位置以在如由箭头124所指示般向上按压右侧半导体裸片114时，在翻转器头200的第二遍中从切割胶带104取回那个裸片以促进从切割胶带104释放。在拾取半导体裸片114之后，接着再次将翻转器头200绕轴A旋转180°以反转经拾取半导体裸片114使得其背侧面朝上且导电支柱108面朝下以呈现及堆叠半导体裸片114以进行热压接合。在放置经反转半导体裸片114之后，拾取及放置设备将翻转器头200返回到半导体晶片100，翻转器头再次旋转180°，且另一目标半导体裸片114的保护膜段112s与新鲜膜段202S接触。当然，可在从晶片100拾取给定目标半导体裸片114之前或之后使膜202前进。所属领域的一般技术人员将理解及明白，用于拾取从晶片单切的半导体裸片且反转所述半导体裸片以便放置的设备可包括与热压接合工具的接合头分离的拾取及放置工具，或可与接合头整合，两个配置均是已知的。类似地，保护膜段112S的移除可通过与用于拾取、提起及反转每一经单切半导体裸片114的设备分离的设备来实现。一旦完成裸片堆叠或裸片堆叠阵列，就将热压接合头施加到每一裸片堆叠的顶部且施加热及压力(即，法向力)以引起每一半导体裸片114的导电支柱108被迫穿过NCF的材料且与所述堆叠中的下一下裸片或晶片的上表面上的经对准导电垫接合，同时使接合线中的NCF的树脂材料固化。仅举例来说，支柱到垫接合可在焊料尖端支柱的情况下通过焊料回流，或通过抵靠兼容金属垫扩散接合金属(例如，铜)支柱来实现。
图6A到6D示意性地描绘根据本发明的实施例的具有层压在其有源表面上方的NCF以准备堆叠所得半导体裸片的半导体晶片的晶片单切及半导体裸片拾取工艺序列。为了清楚地理解这个实施例而放大图6A到6D。
如图6A中所展示，将半导体晶片100以其有源表面102面朝上的方式安装在支撑在膜框架106上的切割胶带104上。导电支柱108从有源表面102突出，且可被具有大于所述导电支柱的高度的厚度的NCF 110覆盖，或替代地被与导电支柱108的高度相称的NCF厚度覆盖。呈厚度均匀、B阶、高度填充(具有，例如，受控大小的硅石颗粒)膜的形式的合适NCF仅举例来说可从纳米技术、陶氏电子材料及汉高电子材料公司(Namics,Dow ElectronicMaterials and Henkel Electronic materials)购得。预成形保护膜112覆盖且粘合到NCF110以防止其污染。此保护膜112可在将NCF 110层压到晶片100之后施加到NCF 110，或可在将NCF 110施加到半导体晶片100之前预先施加到NCF 110以在运输及处置期间保护NCF110。
常规地，在单切半导体晶片100之前从NCF 110剥落预成形保护膜112。然而，如图6B中所展示，根据本发明的实施例使用例如金刚石涂覆的切割刀片，从而得到也可被称为切口的划线116，将保护膜112、NCF 110及晶片100分别分段成保护膜段112S、NCF段110S及半导体裸片114，且延伸到并稍微进入切割胶带104来实现将晶片100单切成半导体裸片114。作为这个工艺的结果，来自半导体晶片100的材料的无机颗粒I以及来自切割胶带104、保护膜段112S及NCF段110S的有机颗粒O经沉积在保护膜段112S上。其它微粒也可分散在保护膜段112S上，从而在拾起期间从相邻裸片以及从晶片100驻留在其中的环境掉落。
如图6C中所展示，移除右侧半导体裸片114上方的保护膜段112S，如箭头118所指示。在移除保护膜段112S之前，且取决于保护膜112的组合物，这个保护膜段112S可如由椭圆120所指示般被局部加热，以弱化那个保护膜段112S与其下伏NCF段110S或例如在低温烤箱中加热的所有保护膜段112S之间的粘合。合适保护膜包含例如来自日东电工集团(NittoDenko Corporation)的REVALPHA热释放胶带，从而提供低温(例如，90℃)、零力释放及无残留物移除。类似产品，Xinst6011-15度热释放胶带可从中华人民共和国深圳的深圳市信斯特科技有限公司(Shenzhen Xinst Technology Co.,Ltd.of Shenzen,Peoples Republicof China)购得。替代地且作为另一实例，可将具有合适组合物且包括基础聚合物、低聚物及光引发剂的保护膜段112S毯覆式暴露于250nm到360nm波长的紫外线(UV)辐射(即，光)以弱化粘合。此类膜例如可从在世界各地设有办事处的加利福尼亚州穆尔帕克的奥创系统有限公司(Ultron Systems,Inc.of Moorpark,CA)及古河电工集团(Furukawa ElectricGroup)购得。
如图6D中所展示，如由箭头122及椭圆120所指示般从切割胶带104移除具有NCF段110S的右侧半导体裸片114以便放置及堆叠以进行热压接合以形成如例如图8中所说明的半导体装置，图8描绘基底晶片100或其它基底衬底上的半导体裸片114的堆叠。由于移除右侧半导体裸片114，故在NCF段110S上不存在大量残留物掉落在左侧半导体裸片114上。然而，在一定程度上呈无机颗粒I及有机物颗粒O的形式的任何额外残留物存在于右侧半导体裸片114的NCF段110S或裸片本身上，此残留物将掉落到左侧半导体裸片114的保护膜段112S而非其经暴露NCF段110S上。
为了提供进一步细节，图7A展示拾取及放置设备(例如，拾取工具)的所的谓“翻转器头”200，其与热压接合工具协作地相关联且用于从切割胶带104移除具有NCF段110的每一半导体裸片114且反转组合件以堆叠在另一半导体裸片114或半导体晶片上。拾取及放置设备已利用膜辅助接合(FAB)单元进行修改，例如配合热压接合器的接合头采用以在接合头与经历热压接合的半导体裸片的背侧之间放置膜以防止接合头的污染。然而，在本发明的实施例中，FAB单元配备有具有粘合剂涂层204的膜202，为了方便起见所述膜202可被称为粘合剂膜。在操作中，FAB单元经配置以在翻转器头200与保护膜段112S之间放置具有面对半导体裸片114的粘合剂204的膜202的段202S以允许翻转器头200在第一遍中利用粘合剂204接触保护膜段112S且在如由箭头124所指示般抵靠翻转器头200向上按压半导体裸片114时从NCF段110S提离或“去胶”保护膜段112S。可将膜202作为连续胶带从FAB单元的辊源206馈送以提供具有粘合剂204的新鲜膜段202S以在目标半导体裸片114的NCF段110S上方接触保护膜段112S以从NCF段110S拉离那个保护膜段112S，此后通过驱动辊208使膜202前进足够距离以呈现新鲜膜段202S。
如图7B中所展示，在第一遍移除保护膜段112S之后，在一个实施例中接着可如所展示般将翻转器头200绕轴A旋转180°，以将翻转器头200的拾取面208放置在适当位置以在如由箭头124所指示般向上按压右侧半导体裸片114时，在翻转器头200的第二遍中从切割胶带104取回那个裸片以促进从切割胶带104释放。在拾取半导体裸片114之后，接着再次将翻转器头200绕轴A旋转180°以反转经拾取半导体裸片114使得其背侧面朝上且导电支柱108面朝下以呈现及堆叠半导体裸片114以进行热压接合。在放置经反转半导体裸片114之后，拾取及放置设备将翻转器头200返回到半导体晶片100，翻转器头再次旋转180°，且另一目标半导体裸片114的保护膜段112s与新鲜膜段202S接触。当然，可在从晶片100拾取给定目标半导体裸片114之前或之后使膜202前进。所属领域的一般技术人员将理解及明白，用于拾取从晶片单切的半导体裸片且反转所述半导体裸片以便放置的设备可包括与热压接合工具的接合头分离的拾取及放置工具，或可与接合头整合，两个配置均是已知的。类似地，保护膜段112S的移除可通过与用于拾取、提起及反转每一经单切半导体裸片114的设备分离的设备来实现。一旦完成裸片堆叠或裸片堆叠阵列，就将热压接合头施加到每一裸片堆叠的顶部且施加热及压力(即，法向力)以引起每一半导体裸片114的导电支柱108被迫穿过NCF的材料且与所述堆叠中的下一下裸片或晶片的上表面上的经对准导电垫接合，同时使接合线中的NCF的树脂材料固化。仅举例来说，支柱到垫接合可在焊料尖端支柱的情况下通过焊料回流，或通过抵靠兼容金属垫扩散接合金属(例如，铜)支柱来实现。
现在参考图9A1到9D且首先参考图9A1，系统300包括支撑件302，例如切割胶带，其由经配置以支撑例如半导体晶片100的衬底的膜框架支撑，所述衬底配置有例如半导体裸片位置114L的微电子装置位置。半导体晶片100具有在其有源表面102上的NCF 110及位于NCF 110上的保护膜112。在实施例中，采用无掩模对准器304来对保护膜112进行分段，所述保护膜112在此实施例中可包括干光致抗蚀剂。如图9A2中所展示，切割锯306经安装及经配置以将半导体裸片位置114L单切成微电子装置，例如半导体裸片114，如图9B中所展示。切割锯将晶片100分离成各自具有NCF段110S及在其上的保护膜段的半导体裸片114。保护膜112取决于实施例而可经分段或可尚未经分段。此外，如果保护膜112包括热释放胶带或UV敏感膜，那么可利用适当设备将热或紫外线辐射施加到保护膜112以弱化到NCF 110的粘合且促进移除。在图9B中，可采用去胶设备308来从NCF段110S基本上同时提起所有保护膜段112S。替代地且如图9C中所展示，可使用在其上具有粘合剂204的胶带202来修改膜辅助接合(FAB)单元310以个别地接触每一保护膜段112S且将其从下伏NCF段110S提起，此后如图9D中所展示，通过与热压接合设备协作地相关联的拾取工具312从支撑件302移除下伏NCF段110S及其相关联半导体裸片114。接着将具有半导体裸片114及NCF段110S的拾取工具312反转且呈现给接合头314以移动到另一组件且堆叠在另一组件上，如所属领域的一般技术人员已知。替代地，所述拾取工具可经配置以不仅将半导体裸片114反转而且移动裸片并独立于接合头而堆叠裸片。当然，如先前所描述，使用FAB单元310来移除保护膜段可经并入拾取工具312的功能中。无关于所实施的实施例，无论是基本上同时还是个别地移除所有保护膜段112S，明显地降低(如果未消除)NCF段110S的污染的可能性。
通过显著地降低在层压在半导体晶片上之后直到从切割胶带拾取且堆叠从所述晶片单切的半导体裸片之前的短时间内或甚至紧接在其之前NCF的表面污染的可能性，可通过接合线处的裸片开裂的可能性的明显降低以及邻近裸片的导电支柱与垫之间的开路的明显降低来显著地改进包括根据本发明的实施例处理的堆叠式裸片的半导体装置的成品率。应注意，本发明的实施例允许来自同一晶片的半导体裸片的多遍拾取，而没有来自裸片的污染物颗粒掉落在仍在切割胶带上的同一晶片的其它裸片上的风险。此外，本发明的实施例无需将在处理队列中等待单切的NCF层压的未单切半导体晶片存储在填充有惰性(例如，N2)气氛的腔室中以降低污染可能性，因此减少处置时间、处理费用，从而消除设备及气体成本，且减少晶圆厂中的空间要求。
在实施例中，一种方法包括：提供具有在其上的非导电膜(NCF)及在所述NCF上的保护膜的衬底；对所述保护膜进行分段以对应于所述衬底的微电子装置位置；将所述衬底分离成对应于所述微电子装置位置的微电子装置；从所述微电子装置提起所述经分段保护膜；及移除所述经分段保护膜已从其提起的微电子装置。
在实施例中，一种方法包括：提供具有在其上的非导电膜(NCF)及在所述NCF上的保护膜的衬底；对所述保护膜进行分段以对应于所述衬底的微电子装置位置；将所述衬底分离成对应于所述微电子装置位置的微电子装置；从所述微电子装置提起所述经分段保护膜；及移除所述经分段保护膜已从其提起的微电子装置。
在实施例中，一种系统包括：支撑件，其用于配置有微电子装置位置的衬底；切割锯，其经编程以将所述衬底单切成微电子装置；用于从在所述微电子装置上的NCF段移除保护膜段的设备；拾取工具，其用于提起及反转个别微电子装置以放置在其它组件上以形成组件堆叠；及接合头，其用于热压接合所述组件堆叠的导电元件。
虽然已结合图描述某些说明性实施例，但是所属领域的一般技术人员将认识到及明白，本发明所涵盖的实施例不限于本文中明确地展示及描述的那些实施例。相反，可在不背离本发明所涵盖的实施例的范围的情况下对本文中所描述的实施例进行许多添加、删除及修改，例如后文中所主张的实施例，包含合法等效物。另外，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合，同时仍被涵盖在本发明的范围内。

Claims (30)

1.一种方法，其包括：
将保护膜施加到位于半导体晶片的有源表面上方的非导电膜NCF；
将所述保护膜分离成在所述半导体晶片上的裸片位置之间的保护膜段；
将所述半导体晶片上的所述裸片位置单切成各自具有在其上方的NCF段的半导体裸片；
从所述半导体裸片移除所述保护膜段；及
拾取个别半导体裸片。
2.根据权利要求1所述的方法，其进一步包括：
基本上同时从所述半导体裸片移除所述保护膜段；及
在从所述半导体裸片移除所有保护膜段之后拾取所述个别半导体裸片。
3.根据权利要求1所述的方法，其进一步包括：
一次一段地从所述半导体裸片移除所述保护膜段；及
在已从每一个别半导体裸片移除相关联保护膜段之后且在从另一半导体裸片移除保护膜段之前拾取所述每一个别半导体裸片。
4.根据权利要求1到3中任一权利要求所述的方法，其中在将所述半导体晶片上的所述裸片位置单切成各自具有在其上方的NCF段的半导体裸片之前实现将所述保护膜分离成保护膜段。
5.根据权利要求1到3中任一权利要求所述的方法，其中基本上同时实现将所述保护膜分离成保护膜段及将所述半导体晶片上的所述裸片位置单切成各自具有在其上方的NCF段的半导体裸片。
6.根据权利要求1所述的方法，其中通过与热压接合设备协作地相关联的拾取工具或通过承载所述拾取工具的接合头来实现拾取个别半导体裸片。
7.根据权利要求6所述的方法，其进一步包括在拾取每一个别半导体裸片之后反转所述每一个别半导体裸片且将所述每一个别半导体裸片堆叠在另一组件上。
8.根据权利要求1到3中任一权利要求所述的方法，其中将保护膜施加到位于半导体晶片的有源表面上方的非导电膜NCF包括将干膜光致抗蚀剂施加到所述NCF且将所述保护膜分离成在所述半导体晶片上的裸片位置之间的段包括利用无掩模对准器来对所述干膜光致抗蚀剂进行图案化。
9.根据权利要求8所述的方法，其中使用去胶设备来基本上同时从所述半导体裸片移除所述保护膜段。
10.根据权利要求8所述的方法，其中通过将粘合剂膜段仅施加到每一半导体裸片的保护膜段且从所述NCF段提起所述相应半导体裸片的所述保护膜段，紧接在拾取所述相应裸片之前从所述相应裸片移除所述保护膜段。
11.根据权利要求1或3所述的方法，其中：
将保护膜施加到位于半导体晶片的有源表面上方的非导电膜NCF包括将预成形保护膜粘合到所述NCF；及
在切割动作中基本上同时实现将所述预成形保护膜分离成在所述半导体晶片上的裸片位置之间的段及将在所述半导体晶片上的所述裸片位置单切成各自具有在其上方的NCF段的半导体裸片。
12.根据权利要求11所述的方法，其进一步包括在移除所述保护膜段之前将热及紫外线辐射中的至少一者施加到所述预成形保护膜，以减弱所述预成形保护膜到所述NCF的粘合。
13.根据权利要求12所述的方法，其进一步包括紧接在拾取每一相应半导体裸片之前，使用仅接触所述相应半导体裸片的保护膜段的粘合剂膜段以从所述NCF段提起所述相应半导体裸片的所述保护膜段来从所述相应裸片移除所述保护膜段。
14.一种方法，其包括：
提供具有在其上的非导电膜NCF及在所述NCF上的保护膜的衬底；
对所述保护膜进行分段以对应于所述衬底的微电子装置位置；将所述衬底分离成对应于所述微电子装置位置的微电子装置；
从所述微电子装置提起所述经分段保护膜；及
移除所述经分段保护膜已从其提起的微电子装置。
15.根据权利要求14所述的方法，其进一步包括：
基本上同时从所述微电子装置提起所述经分段保护膜；及
在已提起所有所述经分段保护膜之后拾取所述微电子装置。
16.根据权利要求14所述的方法，其进一步包括：
个别地提起所述经分段保护膜的段；及
在从每一微电子装置提起其相关联保护膜段之后在提起另一保护膜段之前拾取所述每一微电子装置。
17.根据权利要求14到16中任一权利要求所述的方法，其进一步包括在将所述衬底分离成微电子装置之前对所述保护膜进行分段。
18.根据权利要求14到16中任一权利要求所述的方法，其进一步包括基本上同时地对所述保护膜进行分段及将所述衬底分离成微电子装置。
19.根据权利要求14所述的方法，其中提供具有在其上的非导电膜NCF及在所述NCF上的保护膜的衬底包括以干膜光致抗蚀剂的形式提供所述保护膜且对所述保护膜进行分段包括利用无掩模对准器对所述干膜光致抗蚀剂进行图案化。
20.根据权利要求19所述的方法，其中基本上同时使用去胶设备提起所述经分段保护膜的段。
21.根据权利要求19所述的方法，其进一步包括通过与可移动元件的粘合接触一次一段地提起所述经分段保护膜及通过可移动元件提起所述经分段保护膜。
22.根据权利要求14所述的方法，其中：
提供具有在其上的非导电膜NCF及在所述NCF上的保护膜的衬底包括在所述NCF上提供预成形保护膜；且
基本上同时实现对所述预成形保护膜进行分段及将所述衬底分离成微电子装置。
23.根据权利要求22所述的方法，其中将所述保护膜粘合到所述NCF，且所述方法进一步包括在移除所述保护膜的段之前施加热及紫外线辐射中的至少一者以弱化粘合。
24.根据权利要求23所述的方法，其进一步包括通过紧接在移除微电子装置之前与粘合剂膜段接触来从那个微电子装置移除保护膜的每一段。
25.一种系统，其包括：
支撑件，其用于配置有微电子装置位置的衬底；
切割锯，其经编程以将所述衬底单切成微电子装置；
用于从在所述微电子装置上的NCF段移除保护膜段的设备；
拾取工具，其用于提起及反转个别微电子装置以放置在其它组件上以形成组件堆叠；及
接合头，其用于热压接合所述组件堆叠的导电元件。
26.根据权利要求25所述的系统，其中用于从在所述微电子装置上的NCF段移除保护膜段的所述设备包括可操作以基本上同时移除所述保护膜段的去胶设备。
27.根据权利要求25所述的系统，其中用于从NCF段移除保护膜段的所述设备包括经配置以一次一个地提起个别保护膜段的膜辅助接合单元。
28.根据权利要求27所述的系统，其中所述膜辅助接合单元与所述拾取工具相关联。
29.根据权利要求25所述的系统，其进一步包括用于在移除所述保护膜段之前弱化保护膜段与NCF段的粘合的设备。
30.根据权利要求29所述的系统，其中用于减弱保护膜段与NCF段的粘合的所述设备包括热源或紫外线辐射源。
CN202011457206.9A 2019-12-16 2020-12-11 用于在微电子组件处理期间保护电介质膜的方法及设备 Pending CN112992783A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/715,540 2019-12-16
US16/715,540 US11289360B2 (en) 2019-12-16 2019-12-16 Methods and apparatus for protection of dielectric films during microelectronic component processing

Publications (1)

Publication Number Publication Date
CN112992783A true CN112992783A (zh) 2021-06-18

Family

ID=76318196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011457206.9A Pending CN112992783A (zh) 2019-12-16 2020-12-11 用于在微电子组件处理期间保护电介质膜的方法及设备

Country Status (2)

Country Link
US (1) US11289360B2 (zh)
CN (1) CN112992783A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11911904B2 (en) * 2020-07-15 2024-02-27 Micron Technology, Inc. Apparatus and methods for enhanced microelectronic device handling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141330A1 (en) * 2004-08-03 2007-06-21 The Furukawa Electric Co., Ltd. Method of producing a semiconductor device, and wafer-processing tape
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
US8883615B1 (en) * 2014-03-07 2014-11-11 Applied Materials, Inc. Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US10217637B1 (en) * 2017-09-20 2019-02-26 International Business Machines Corporation Chip handling and electronic component integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762074B1 (en) * 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
US20140069989A1 (en) 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
CH707378A1 (de) 2012-12-21 2014-06-30 Besi Switzerland Ag Thermokompressionsverfahren und Vorrichtung für die Montage von Halbleiterchips auf einem Substrat.
TWI490956B (zh) 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
US9093549B2 (en) 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9426898B2 (en) 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
GB2541970B (en) * 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141330A1 (en) * 2004-08-03 2007-06-21 The Furukawa Electric Co., Ltd. Method of producing a semiconductor device, and wafer-processing tape
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
US8883615B1 (en) * 2014-03-07 2014-11-11 Applied Materials, Inc. Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US10217637B1 (en) * 2017-09-20 2019-02-26 International Business Machines Corporation Chip handling and electronic component integration

Also Published As

Publication number Publication date
US20210183682A1 (en) 2021-06-17
US11289360B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
EP3803972B1 (en) Die stacking for multi-tier 3d integration
KR102320674B1 (ko) 처리된 적층 다이들
CN105514038B (zh) 切割半导体晶片的方法
EP3610501B1 (en) Method of die to wafer bonding of dissimilar thickness die
TW201533813A (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
US10679967B2 (en) Systems enabling lower-stress processing of semiconductor device structures and related structures
US11069652B2 (en) Method of manufacturing semiconductor structure
US9484239B2 (en) Sacrificial carrier dicing of semiconductor wafers
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
KR101960982B1 (ko) 사전 절단되어 웨이퍼상에 도포된 언더필 필름
US8652939B2 (en) Method and apparatus for die assembly
TWI837796B (zh) 經塗佈聚合物的半導體裝置及混合接合以形成半導體組件
CN112992783A (zh) 用于在微电子组件处理期间保护电介质膜的方法及设备
US20240006179A1 (en) Microelectronic devices and related methods of fabricating microelectronic devices
US10559495B2 (en) Methods for processing semiconductor dice and fabricating assemblies incorporating same
CN113299563A (zh) 制造电子装置的混合面板方法和由此制造的电子装置
CN110993489B (zh) 制造半导体装置封装的晶片级方法和相关的封装
US20240055366A1 (en) Spacer for chips on wafer semiconductor device assemblies
CN114628262B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination